CN102693976B - 具有静电防护能力的集成电路 - Google Patents

Abstract

本发明提供了一种具有静电防护能力的集成电路，其具有较佳的静电防护能力并且能降低电路布局面积，该集成电路包含有：一内部电路、一第一连接垫以及至少一第一阻抗匹配单元。该第一阻抗匹配单元耦接于该内部电路与该第一连接垫之间，并且该第一阻抗匹配单元包含有：一第一开关单元以及一第一电阻单元。该第一开关单元耦接于该内部电路，以及该第一电阻单元耦接于该第一开关单元与该第一连接垫之间，其中该第一电阻单元具有一第一端点及一第二端点，该第一端点直接电连接于该第一连接垫，以及该第二端点耦接于该第一开关单元。

Description

具有静电防护能力的集成电路

技术领域

本发明涉及一种集成电路，尤指一种具有较佳的静电防护能力并且能降低电路布局面积的集成电路。

背景技术

请参考图1，图1所示出的为一种传统的集成电路100的简化方块示意图，其中集成电路100应用于一通讯装置中。如图1所示，集成电路100包含有：一内部电路102、一连接垫104、一第二电阻单元106以及两个阻抗匹配单元110，其中这两个阻抗匹配单元110彼此并联。第二电阻单元106耦接于内部电路102与连接垫104之间以及并联于这两个阻抗匹配单元110，每一个阻抗匹配单元110均耦接于内部电路102与连接垫104之间，并且每一个阻抗匹配单元110均包含有：一开关单元112以及一第一电阻单元114。第一电阻单元114耦接于开关单元112与内部电路102之间，而开关单元112直接电连接于连接垫104，因此，传统的集成电路100具有良好的线性度，然而，当静电打入连接垫104的时候，开关单元112会直接受到伤害。另外，当开关单元112由一MOS开关来实现时，由于开关单元112直接电连接至连接垫104，所以需要使用符合静电防护规则的方式来布局，如此一来，开关单元112以MOS开关所实现时就会需要很大的面积。

请参考图2，图2所示出的为另一种传统的集成电路200的简化方块示意图，其中集成电路200也是应用于一通讯装置中。如图2所示，集成电路200包含有：一内部电路202、一第一连接垫204、一第二连接垫206、两个第一阻抗匹配单元210、两个第二阻抗匹配单元220、一第三开关单元230、一第三电阻单元240以及一第四电阻单元250，其中这两个第一阻抗匹配单元210彼此并联，以及这两个第二阻抗匹配单元220彼此并联。每一个第一阻抗匹配单元210均耦接于内部电路202与第一连接垫204之间，并且每一个第一阻抗匹配单元210均包含有：一第一开关单元212以及一第一电阻单元214，其中第一开关单元212直接电连接于第一连接垫204。每一个第二阻抗匹配单元220均耦接于内部电路202与第二连接垫206之间，并且每一个第二阻抗匹配单元220均包含有：一第二开关单元222以及一第二电阻单元224，其中第二开关单元222直接电连接于第二连接垫206。同样地，当静电打入第一连接垫204的时候，第一开关单元212会直接受到伤害，而当静电打入第二连接垫206的时候，第二开关单元222会直接受到伤害。此外，当第一开关单元212以及第二开关单元222分别由一MOS开关来实现时，由于第一开关单元212以及第二开关单元222分别直接电连接至第一连接垫204以及第二连接垫206，所以需要使用符合静电防护规则的方式来布局，如此一来，第一开关单元212以及第二开关单元222分别以MOS开关所实现时就会需要很大的面积。另外，传统的集成电路200在某些省电模式下可以关闭内部电路202，并且利用第三开关单元230来达到校正阻抗的功能，其中第三开关单元230的耗电量比较低，然而，由于两个第一阻抗匹配单元210以及第三电阻单元240彼此并联之后的电阻值很小，以及两个第二阻抗匹配单元220以及第四电阻单元250彼此并联之后的电阻值也很小，当静电打入第一连接垫204与/或第二连接垫206的时候，第三开关单元230很容易就会直接受到伤害。

发明内容

有鉴于此，本发明的目的之一在于提供一种可以具有较佳的静电防护能力并且能降低电路布局面积的集成电路，以解决上述的问题。

依据本发明的权利要求书，其揭露一种集成电路，该集成电路包含有：一内部电路、一第一连接垫以及至少一第一阻抗匹配单元。该第一阻抗匹配单元耦接于该内部电路与该第一连接垫之间，并且该第一阻抗匹配单元包含有：一第一开关单元以及一第一电阻单元。该第一开关单元耦接于该内部电路，以及该第一电阻单元耦接于该第一开关单元与该第一连接垫之间，其中该第一电阻单元具有一第一端点及一第二端点，该第一端点直接电连接于该第一连接垫，以及该第二端点耦接于该第一开关单元。

综上所述，本发明所提供的集成电路具有较佳的静电防护能力并且能降低电路布局面积。

附图说明

图1所示出的为一种传统的集成电路的简化方块示意图。

图2所示出的为另一种传统的集成电路的简化方块示意图。

图3所示出的为本发明的一第一实施例的集成电路的简化方块示意图。

图4所示出的为本发明的一第二实施例的集成电路的简化方块示意图。

图5所示出的为图4中第一阻抗匹配单元的静电防护能力以及线性度的变化与第一电阻单元的电阻值R1以及第二电阻单元的电阻值R2的变化之间的关系图。

图6所示出的为本发明的一第三实施例的集成电路的简化方块示意图。

图7所示出的为本发明的一第四实施例的集成电路的简化方块示意图。

图8所示出的为本发明的一第五实施例的集成电路的简化方块示意图。

图9所示出的为本发明的一第六实施例的集成电路的简化方块示意图。

图10所示出的为本发明的一第七实施例的集成电路的简化方块示意图。

图11所示出的为本发明的一第八实施例的集成电路的简化方块示意图。

主要元件符号说明

100：集成电路                102：内部电路

104：连接垫                  106：第二电阻单元

110：阻抗匹配单元            112：开关单元

114：第一电阻单元            200：集成电路

202：内部电路                204：第一连接垫

206：第二连接垫              210：第一阻抗匹配单元

212：第一开关单元            214：第一电阻单元

220：第二阻抗匹配单元        222：第二开关单元

224：第二电阻单元            230：第三开关单元

240：第三电阻单元            250：第四电阻单元

300：集成电路                302：内部电路

304：第一连接垫              310：第一阻抗匹配单元

312：第一开关单元            314：第一电阻单元

316：第二电阻单元            318：第三电阻单元

400：集成电路                402：内部电路

404：第一连接垫              406：第二连接垫

410：第一阻抗匹配单元        412：第一开关单元

414：第一电阻单元            416：第二电阻单元

420：第二阻抗匹配单元        422：第二开关单元

424：第四电阻单元            426：第八电阻单元

430：第三开关单元            440：第四开关单元

450：第三电阻单元            452：第七电阻单元

460：第五电阻单元            462：第六电阻单元

具体实施方式

在本说明书以及后续的权利要求书当中使用了某些词汇来指称特定的元件，而所属领域中的普通技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件，本说明书及后续的权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则，在通篇说明书及后续的权利要求当中所提及的“包含有”为一开放式的用语，故应解释成“包含有但不限定于”，此外，“耦接”一词在此包含有任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可以直接电气连接于该第二装置，或通过其它装置或连接手段间接地电气连接至该第二装置。

请参考图3，图3所示出的为本发明的一第一实施例的集成电路300的简化方块示意图，其中集成电路300可以应用于一通讯装置中。如图3所示，集成电路300包含有：一内部电路302、一第一连接垫304以及两个第一阻抗匹配单元310，其中这两个第一阻抗匹配单元310彼此并联。每一个第一阻抗匹配单元310均耦接于内部电路302与第一连接垫304之间，并且每一个第一阻抗匹配单元310均包含有：一第一开关单元312以及一第一电阻单元314。第一开关单元312耦接于内部电路302，以及第一电阻单元314耦接于第一开关单元312与第一连接垫304之间，其中第一电阻单元314具有直接电连接于第一连接垫304的一第一端点以及耦接于第一开关单元312的一第二端点，并且第一电阻单元314的电阻值可以介于10欧姆～10000欧姆之间，在此请注意，这只是本发明的举例说明，而不是本发明的限制条件。如此一来，位于第一开关单元312与第一连接垫304之间的第一电阻单元314就可以用来防止当静电打入第一连接垫304的时候直接伤害到第一开关单元312。另外，当第一开关单元312由一MOS开关来实现时，由于第一开关单元312没有直接电连接至第一连接垫304，所以不需要使用符合静电防护规则的方式来布局，如此一来就可以降低第一开关单元312以MOS开关所实现时所需要的面积。在此请注意，上述的实施例仅作为本发明的举例说明，而不是本发明的限制条件，举例来说，第一阻抗匹配单元310的数量以及第一电阻单元314的电阻值可以依据不同的设计需求而改变，例如本发明的集成电路300也可以只包含有一个第一阻抗匹配单元310。

在本发明的一第二实施例中，图3中的第一阻抗匹配单元310可以还包含有一第二电阻单元316，并且耦接于第一开关单元312与内部电路302之间，如图4所示，其中第一电阻单元314以及第二电阻单元316之间的电阻值比例可以决定第一阻抗匹配单元310的线性度以及静电防护能力，更具体地来说，假设第一电阻单元314的电阻值为R1以及第二电阻单元316的电阻值为R2，当R1/R2较大时，第一阻抗匹配单元310会具有较差的线性度以及较佳的静电防护能力；反之，当R1/R2较小时，第一阻抗匹配单元310会具有较佳的线性度以及较差的静电防护能力，举例来说，假设第一电阻单元314的电阻值R1与第二电阻单元316的电阻值R2的总和为一固定值，例如R1+R2＝1000欧姆，当R1等于100欧姆时第一阻抗匹配单元310的静电防护能力会优于当R1等于50欧姆时第一阻抗匹配单元310的静电防护能力，请参考图5，图5所示出的为本发明中第一阻抗匹配单元310的静电防护能力以及线性度的变化与第一电阻单元314的电阻值R1以及第二电阻单元316的电阻值R2的变化之间的关系图，如图5所示，当R1变大与R2变小时，第一阻抗匹配单元310的线性度会降低以及第一阻抗匹配单元310的静电防护能力会提升；反之，当R2变大与R1变小时，第一阻抗匹配单元310的线性度会提升以及第一阻抗匹配单元310的静电防护能力会降低。在此请注意，上述的实施例仅作为本发明的举例说明，而不是本发明的限制条件，举例来说，第一电阻单元314的电阻值R1与第二电阻单元316的电阻值R2的总和不一定需要是一固定值，这部分可以依据不同的设计需求而改变。此外，在本发明中，第一电阻单元314的电阻值R1通常只要超过10欧姆以上就可以使得第一阻抗匹配单元310具有基本的静电防护能力，当然，如果其它设计需求中需要让第一阻抗匹配单元310具有更高的静电防护能力，本发明就可以通过提高第一电阻单元314的电阻值R1来达到上述的目标。因此，本发明可以依据不同的设计需求来调整第一电阻单元314以及第二电阻单元316之间的电阻值比例。

接着，在本发明的一第三实施例中，图4中的集成电路300可以还包含有一第三电阻单元318，耦接于内部电路302与第一连接垫304之间以及并联于第一阻抗匹配单元310，如图6所示；在本发明的一第四实施例中，图3中的集成电路300可以还包含有第三电阻单元318，耦接于内部电路302与第一连接垫304之间以及并联于第一阻抗匹配单元310，如图7所示。

请参考图8，图8所示出的为本发明的一第五实施例的集成电路400的简化方块示意图，其中集成电路400可以应用于一通讯装置中。如图8所示，集成电路400包含有：一内部电路402、一第一连接垫404、一第二连接垫406、两个第一阻抗匹配单元410、两个第二阻抗匹配单元420、一第三开关单元430、一第四开关单元440、一第三电阻单元450、一第七电阻单元452、一第五电阻单元460以及一第六电阻单元462，其中这两个第一阻抗匹配单元410彼此并联，以及这两个第二阻抗匹配单元420彼此并联。每一个第一阻抗匹配单元410均耦接于内部电路402与第一连接垫404之间，并且每一个第一阻抗匹配单元410均包含有：一第一开关单元412、一第一电阻单元414以及一第二电阻单元416。第二电阻单元416耦接于第一开关单元412与内部电路402之间，并且第一开关单元412耦接于第一电阻单元414与第三电阻单元416之间，以及第一电阻单元414耦接于第一开关单元412与第一连接垫404之间，其中第一电阻单元414具有直接电连接于第一连接垫404的一第一端点A以及耦接于第一开关单元412的一第二端点B，并且第一电阻单元414的电阻值可以介于10欧姆～10000欧姆之间。如此一来，位于第一开关单元412与第一连接垫404之间的第一电阻单元414就可以用来防止当静电打入第一连接垫404的时候直接伤害到第一开关单元412。另外，当第一开关单元412由一MOS开关来实现时，由于第一开关单元412没有直接电连接至第一连接垫404，所以不需要使用符合静电防护规则的方式来布局，如此一来就可以降低第一开关单元412以MOS开关所实现时所需要的面积。

同样地，类似于每一个第一阻抗匹配单元410，每一个第二阻抗匹配单元420均耦接于内部电路402与第二连接垫406之间，第二阻抗匹配单元420包含有：一第二开关单元422、一第四电阻单元424以及一第八电阻单元426。第八电阻单元426耦接于第二开关单元422与内部电路402之间，并且第二开关单元422耦接于第四电阻单元424与第八电阻单元426之间，以及第四电阻单元424耦接于第二开关单元422与第二连接垫406之间，其中第四电阻单元424具有直接电连接于第一连接垫404的一第一端点C以及耦接于第一开关单元422的一第二端点D，并且第四电阻单元424的电阻值也可以介于10欧姆～10000欧姆之间。如此一来，位于第二开关单元422与第一连接垫404之间的第四电阻单元424就可以用来防止当静电打入第一连接垫404的时候直接伤害到第二开关单元422。另外，当第二开关单元422由一MOS开关来实现时，由于第二开关单元422没有直接电连接至第二连接垫406，所以不需要使用符合静电防护规则的方式来布局，如此一来就可以降低第二开关单元422以MOS开关所实现时所需要的面积。

第三电阻单元450具有一第一端点以及一第二端点，并且第七电阻单元452具有一第一端点E以及一第二端点F，其中第三电阻单元450的第一端点直接电连接于第一连接垫404与第一电阻单元414的第一端点A，第三电阻单元450的第二端点耦接于第七电阻单元452的第一端点E，以及第七电阻单元的第二端点F耦接于内部电路402与第一阻抗匹配单元410。第五电阻单元460具有一第一端点以及一第二端点，并且第六电阻单元462具有一第一端点G以及一第二端点H，其中第五电阻单元460的第一端点直接电连接于第二连接垫406与第四电阻单元424的第一端点C，第五电阻单元460的第二端点耦接于第六电阻单元462的第一端点G，以及第六电阻单元462的第二端点G耦接于内部电路402与第二阻抗匹配单元420。其中，第三电阻单元450、第七电阻单元452、第五电阻单元460以及第六电阻单元462的电阻值可以介于10欧姆～10000欧姆之间。另外，本发明的集成电路400在某些省电模式下可以关闭内部电路402，并且利用第三开关单元430以及第四开关单元440来达到校正阻抗的功能，其中第三开关单元230以及第四开关单元440的耗电量都很低，并且第三开关单元430直接电连接于第七电阻单元452的第一端点E以及第六电阻单元462的第一端点G之间，以及第四开关单元440直接电连接于第一电阻单元414的第二端点B以及第四电阻单元424的第二端点D之间。如此一来，第三电阻单元450以及第五电阻单元460就可以用来防止当静电打入第一连接垫404与/或第二连接垫406的时候直接伤害到第三开关单元430，并且第一电阻单元414以及第四电阻单元424可以用来防止当静电打入第一连接垫404与/或第二连接垫406的时候直接伤害到第四开关单元440。在此请注意，上述的实施例仅作为本发明的举例说明，而不是本发明的限制条件，举例来说，第一阻抗匹配单元310以及第二阻抗匹配单元320的数量与第一电阻单元414、第二电阻单元416、第四电阻单元424、第八电阻单元426、第三电阻单元450、第七电阻单元452、第五电阻单元460以及第六电阻单元462的电阻值均可以依据不同的设计需求而改变。此外，图8中的第二电阻单元416、第八电阻单元426、第三电阻单元450、第七电阻单元452、第五电阻单元460、第六电阻单元462以及第三开关单元430的设置也可以依据不同的设计需求而改变，举例来说，在本发明的一第六实施例中，第二电阻单元416以及第八电阻单元426可以被省略，如图9所示；在本发明的一第七实施例中，第三电阻单元450、第七电阻单元452、第五电阻单元460、第六电阻单元462以及第三开关单元430可以被省略，如图10所示；在本发明的一第八实施例中，第二电阻单元416、第八电阻单元426、第三电阻单元450、第七电阻单元452、第五电阻单元460、第六电阻单元462以及第三开关单元430可以被省略，如图11所示。

此外，在本发明图8～图11中的各个实施例中，当第一阻抗匹配单元410以及第二阻抗匹配单元420的数量均为N时，第四开关单元的数量可以小于N，例如N/2，也可以达到相同的电阻值效果，不过在此同时必须将其它没有连接到第四开关单元的第一阻抗匹配单元410以及第二阻抗匹配单元420中的第一开关单元412以及第二开关单元422关闭，以避免影响等效阻抗。为了简要说明起见，本说明书将利用图10中的实施例以及先前技术中的图2所示出的传统集成电路200来解释上述的情况，在图2的传统集成电路200中，当传统集成电路200省略第三电阻单元240以及第四电阻单元250之后，假设传统集成电路200包含有四个电阻值均为20欧姆的第一阻抗匹配单元210以及四个电阻值均为20欧姆的第二阻抗匹配单元220，也就是每一个第一电阻单元214以及每一个第二电阻单元224的电阻值均为20欧姆，那么第三开关单元230与第一连接垫204之间的电阻值就是5欧姆，并且第三开关单元230与第二连接垫206之间的电阻值也是5欧姆，而从第一连接垫204经由第三开关单元230到第二连接垫206的路径上的电阻值效果就是10欧姆；另一方面，在本发明图10的集成电路400中，假设集成电路400同样包含有四个电阻值均为20欧姆的第一阻抗匹配单元410以及四个电阻值均为20欧姆的第二阻抗匹配单元440，并且每一个第一电阻单元414、第二电阻单元416、第四电阻单元424以及一第八电阻单元426的电阻值均为10欧姆，在这个条件下，如果从第一连接垫404经由第四开关单元440到第二连接垫406的路径上的电阻值效果也被要求为10欧姆时，集成电路400只需要包含有两个第四开关单元440就可以满足上述的需求，因为每一个第一电阻单元414以及第四电阻单元424均为10欧姆，只要分别有两个第一电阻单元414并联以及两个第四电阻单元424并联就可能得到10欧姆的电阻值效果，不过在此同时必须将其它没有连接到第四开关单元的第一阻抗匹配单元410以及第二阻抗匹配单元420中的第一开关单元412以及第二开关单元422关闭，以避免影响等效阻抗。此外，如前面说明书所提到的，第一开关单元412与第一连接垫404之间的第一电阻单元414的电阻值通常只要超过10欧姆以上就可以使得第一阻抗匹配单元310具有基本的静电防护能力，同样地，第二开关单元422与第二连接垫406之间的第四电阻单元424的电阻值也只要超过10欧姆以上就可以使得第二阻抗匹配单元420具有基本的静电防护能力，因此，在得到相同电阻值效果的条件下，本发明的集成电路中的阻抗匹配单元均可以具有基本的静电防护能力，然而，图2的传统集成电路200中，由于第一阻抗匹配单元210以及两个第三电阻单元240彼此并联之后的电阻值只有5欧姆，以及第二阻抗匹配单元220以及两个第四电阻单元250彼此并联之后的电阻值也只有5欧姆，所以当静电打入第一连接垫204与/或第二连接垫206的时候，第三开关单元230很容易就会直接受到伤害。

综上所述，本发明的集成电路可以在与传统集成电路具有相同电阻值效果的条件下，提供较佳的静电防护能力，此外，本发明的集成电路还能降低电路布局面积。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (15)

1.一种集成电路，包含有：

一内部电路；

一第一连接垫；

至少一第一阻抗匹配单元，耦接于所述内部电路与所述第一连接垫之间，所述第一阻抗匹配单元包含有：

一第一开关单元，耦接于所述内部电路；

一第一电阻单元，耦接于所述第一开关单元与所述第一连接垫之间，其中所述第一电阻单元具有一第一端点及一第二端点，所述第一端点直接电连接于所述第一连接垫，以及所述第二端点耦接于所述第一开关单元；以及

一第二电阻单元，耦接于所述第一开关单元与所述内部电路之间，

其中，所述第一阻抗匹配单元的线性度以及静电防护能力通过调整所述第一电阻单元的电阻值与所述第二电阻单元的电阻值的一比值来决定；当所述比值被往上调整时，所述第一阻抗匹配单元的线性度会降低以及所述第一阻抗匹配单元的静电防护能力会提升，以及当所述比值被往下调整时，所述第一阻抗匹配单元的线性度会提升以及所述第一阻抗匹配单元的静电防护能力会降低。

2.根据权利要求1所述的集成电路，其中，当所述第一开关单元为非导通状态时，所述第一电阻单元的所述第二端点没有直接电接于所述内部电路。

3.根据权利要求1所述的集成电路，其中，所述第一电阻单元的电阻值与所述第二电阻单元的电阻值的总和为一固定值。

4.根据权利要求1所述的集成电路，其包含有多个第一阻抗匹配单元，其中，所述多个第一阻抗匹配单元彼此并联，且每一第一阻抗匹配单元的所述第一电阻单元具有相同的电阻值。

5.根据权利要求1所述的集成电路，还包含有：

一第二连接垫；

至少一第二阻抗匹配单元，耦接于所述内部电路与所述第二连接垫之间，所述第二阻抗匹配单元包含有：

一第二开关单元，耦接于所述内部电路；以及

一第二电阻单元，耦接于所述第二开关单元与所述第二连接垫之间，其中，所述第二电阻单元具有一第一端点及一第二端点，所述第一端点直接电连接至所述第二连接垫，以及所述第二端点耦接至所述第二开关单元；以及

一第三开关单元，直接电连接于所述第一电阻单元的所述第二端点以及所述第二电阻单元的所述第二端点之间。

6.根据权利要求5所述的集成电路，其包含有多个第一阻抗匹配单元以及多个第二阻抗匹配单元，其中，所述多个第一阻抗匹配单元彼此并联，以及所述多个第二阻抗匹配单元彼此并联。

7.根据权利要求5所述的集成电路，其中，所述第一阻抗匹配单元还包含有一第三电阻单元，耦接于所述第一开关单元与所述内部电路之间；以及所述第二阻抗匹配单元还包含有一第四电阻单元，耦接于所述第二开关单元与所述内部电路之间。

8.根据权利要求1所述的集成电路，还包含有：

一第三电阻单元，耦接于所述内部电路与所述第一连接垫之间以及并联于所述第一阻抗匹配单元。

9.根据权利要求8所述的集成电路，还包含有：

一第二连接垫；

至少一第二阻抗匹配单元，耦接于所述内部电路与所述第二连接垫之间，所述第二阻抗匹配单元包含有：

一第二开关单元，耦接于所述内部电路；以及

一第四电阻单元，耦接于所述第二开关单元与所述第二连接垫之间，其中，所述第四电阻单元具有一第一端点及一第二端点，所述第一端点直接电连接至所述第二连接垫，以及所述第二端点耦接至所述第二开关单元；以及

一第五电阻单元与一第六电阻单元，所述第五电阻单元具有一第一端点以及一第二端点，且所述第六电阻单元具有一第一端点以及一第二端点，其中所述第五电阻单元的所述第一端点直接电连接于所述第二连接垫与所述第四电阻单元的所述第一端点，所述第五电阻单元的所述第二端点耦接于所述第六电阻单元的所述第一端点，以及所述第六电阻单元的所述第二端点耦接于所述内部电路与所述第二阻抗匹配单元；

一第七电阻单元，具有一第一端点以及一第二端点，所述第三电阻单元具有一第一端点以及一第二端点，所述第三电阻单元的所述第一端点直接电连接于所述第一连接垫与所述第一电阻单元的所述第一端点，所述第三电阻单元的所述第二端点耦接于所述第七电阻单元的所述第一端点，以及所述第七电阻单元的所述第二端点耦接于所述内部电路与所述第一阻抗匹配单元；

一第三开关单元，直接电连接于所述第七电阻单元的所述第一端点以及所述第六电阻单元的所述第一端点之间；以及

一第四开关单元，直接电连接于所述第一电阻单元的所述第二端点以及所述第四电阻单元的所述第二端点之间。

10.根据权利要求9所述的集成电路，其中，所述第一阻抗匹配单元还包含有：

一第八电阻单元，耦接于所述第一开关单元与所述内部电路之间。

11.根据权利要求10所述的集成电路，其中，所述第二阻抗匹配单元还包含有：

一第九电阻单元，耦接于所述第二开关单元与所述内部电路之间。

12.根据权利要求9所述的集成电路，其包含有多个第一阻抗匹配单元，其中，所述多个第一阻抗匹配单元彼此并联。

13.根据权利要求12所述的集成电路，其包含有多个第二阻抗匹配单元以及多个第四开关单元，其中，所述多个第二阻抗匹配单元彼此并联。

14.根据权利要求13所述的集成电路，其中，当所述多个第一阻抗匹配单元以及所述多个第二阻抗匹配单元的数量均为N时，所述多个第四开关单元的数量小于N，并且所述多个第一阻抗匹配单元中没有连接到所述多个第四开关单元的一部分第一阻抗匹配单元中的至少一第一开关单元以及所述多个第二阻抗匹配单元中没有连接到所述多个第四开关单元的一部分第二阻抗匹配单元中的至少一第二开关单元为非导通状态。

15.根据权利要求13所述的集成电路，其中，当所述多个第一阻抗匹配单元以及所述多个第二阻抗匹配单元的数量均为N时，所述多个第四开关单元的数量等于N/2，并且所述多个第一阻抗匹配单元中没有连接到所述多个第四开关单元的一部分第一阻抗匹配单元中的至少一第一开关单元以及所述多个第二阻抗匹配单元中没有连接到所述多个第四开关单元的一部分第二阻抗匹配单元中的至少一第二开关单元为非导通状态。