CN102662604B - 一种用于磁共振系统的高速数据采集卡 - Google Patents

Abstract

本发明提供了一种用于磁共振系统的高速数据采集卡，包括两个模数转换芯片，用于将输入的模拟量的采样结果转换成数字信号，并发送给主控制模块；主控制模块，用于对所述数字信号中携带的采样结果进行处理，并将处理结果输出，所述处理包括平均/累加、相循环和数字中频解调。本发明通过主控制模块与两个模数转换芯片的架构，实现了较高的模拟带宽和单通道采样率，并且集成了用于磁共振系统的多种板上数据处理功能，为搭建高速磁共振系统提供了便利。

Description

一种用于磁共振系统的高速数据采集卡

技术领域

本发明涉及一种用于磁共振系统的高速数据采集卡，属于数据采集技术领域。

背景技术

数据采集卡是指从传感器和其它待测设备等模拟和数字被测单元中自动采取非电量或者电量信号的计算机扩展卡，其在高速数据采集和自动化流程控制等领域有着极为广泛的应用。

当数据采集卡作为一套系统的组成部分时，往往需要它能够对接收到的数据进行处理，并提供反馈信号。针对这一目的，现在市场上同类产品大致采用硬件加软件的架构，即数据采集卡只负责采集数据，并将数据传输到配套的计算机上，对数据的后期处理和判断则交由搭载在计算机上的软件平台完成，反馈信号也由该软件平台通过其它的硬件设备提供给后端。这样的做法虽然具有较大的通用性，但是有以下缺点：

1、体积庞大不易集成：该类做法需要的设备包括一台计算机，故体积较大，集成的难度增加；

2、数据采集卡的采集能力受制于数据采集卡和计算机之间的通信速率，故该类板卡很难具有较高的采样率。

3、通用型的数据采集卡往往不具有磁共振体系所适用的板上数据处理功能。

发明内容

本发明为解决现有的数据采集卡存在的数据采集的带宽和采样率较低，缺乏适用于磁共振体系的板上数据处理功能的问题，提出一种用于磁共振系统的高速数据采集卡。

本发明的目的是通过以下技术方案实现的：

一种用于磁共振系统的高速数据采集卡，包括：

两个模数转换芯片，用于将输入的模拟量的采样结果转换成数字信号，并打包并行传递给主控制模块；

主控制模块，用于对所述数字信号中携带的采样结果进行处理，并将处理结果通过集成的PCIe接口输出，所述处理包括平均/累加、相循环和数字中频解调。

本发明通过主控制模块与两个模数转换芯片的架构，实现了较高的模拟带宽和单通道采样率，并且采集卡的整体结构简单，并提供了适用于磁共振体系的板上数据处理功能以及通用的高速数据接口，便于集成到磁共振系统之中。

附图说明

图1为本发明具体实施方式提供的用于磁共振系统的高速数据采集卡的结构示意图；

图2为本发明具体实施方式提供的用于磁共振系统的高速数据采集卡的具体实现的结构示意图。

具体实施方式

本具体实施方式提供了一种用于磁共振系统的高速数据采集卡，如图1所示，包括：

两个模数转换芯片11，用于将输入的模拟量的采样结果转换成数字信号，并打包并行发送给主控制模块12；

主控制模块12，用于对所述数字信号中携带的采样结果进行处理，并将处理结果通过集成的PCIe接口输出，所述处理包括平均/累加、相循环和数字中频解调。

具体的，如图2所示，两个模数转换芯片11均可采用高速模数转换芯片(ADC)，分别对两个通道(CH1、CH2)内输入的模拟量进行采样(也可对同一个通道进行交叉采样)，将采样结果转换成数字信号，并将数字信号打包并行发送给主控制模块12。主控制模块12可采用现场可编程逻辑门阵列模块(FPGA)，在FPGA内部，输入的采样结果会进行相应的处理，相应的处理包括平均/累加、相循环、数字中频解调等功能。

可选的，可以将预留的辅助端口(如图2中的AUX1、AUX2和TRIG)直接连接到FPGA上，以提供三个用于控制的逻辑信号。

可选的，还可以在本具体实施方式提供的高速数据采集卡的基础上增加一个独立的静态随机存取存储器(SRAM)芯片，并连接到FPGA上，用于扩展FPGA的运算资源。

上述三种数据处理方法都在磁共振系统中被频繁地使用，因而在本具体实施方式提供的高速数据采集卡中结合了磁共振系统的特点(如时间尺度，采样深度，带宽需求等)有针对性地对其加以实现，具体的实现方法如下：

在具体的FPGA中，可以包括平均累加子模块、相循环子模块和数字中频解调子模块。其中的平均累加子模块用于在平均/累加模式下，FPGA将会在每个TRIG信号到达时开始采集指定时间长度的信号，并将其推入平均累加子模块进行累加，在累加了指定次数(可调)后除以累加次数并输出，或是直接输出，从而实现了平均/累加。其中相循环子模块用于在相循环模式下，FPGA将会在平均模式的基础上进行有符号的累加，每次推入平均累加子模块的数据的符号位，将根据控制逻辑信号的值进行翻转或是保持不变，即对输入的数据进行有选择的加减，而不是一味的累加，而该选择由通过辅助口输入的控制逻辑信号完成。其中的数字中频解调子模块用于在数字中频解调模式下，用户需要将已调信号接入一个通道，将解调所使用的参考信号接入另一个通道，ADC将模拟量转换成数字信号后提供给FPGA，FPGA将对已调信号进行数字域的正交解调，获得基带信号的幅度和相位信息。

经过FPGA的处理之后，解调结果将被提供给FPGA内部的PCIe控制器，最终通过PCIe适配器传递给计算机或是其它器材，以实现对数据的高速采集。

采用本具体实施方式提供的技术方案，利用FPGA+高速ADC+高速SRAM的架构，实现了3GHz的模拟带宽和3GHz的单通道采样率；结合辅助接口，实现了应用于磁共振系统的板上平均/累加、板上相循环和板上中频解调等板上数据处理功能；本具体实施方式提供的高速采集卡的整体结构简单，并提供了适用于磁共振体系的板上数据处理功能以及通用的高速数据接口，便于集成到磁共振系统之中。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (5)

1.一种用于磁共振系统的高速数据采集卡，其特征在于，包括：

两个模数转换芯片，用于将输入的模拟量的采样结果转换成数字信号，并打包并行发送给主控制模块；

主控制模块，用于对所述数字信号中携带的采样结果进行处理，并将处理结果通过集成的PCIe接口输出，所述处理包括平均/累加、相循环和数字中频解调；

该高速数据采集卡还包括：一独立的SRAM芯片，与主控制模块相连，用于为主控模块提供扩展的运算资源。

2.根据权利要求1所述的用于磁共振系统的高速数据采集卡，其特征在于，所述主控模块还包括辅助端口，所述辅助端口用于从外界接收控制逻辑信号。

3.根据权利要求1至2任意一项所述的用于磁共振系统的高速数据采集卡，其特征在于，在所述主控制模块中包括：

平均累加子模块，用于采集指定时间长度的信号，并将采集的信号进行累加，在累加了指定次数后除以累加次数并输出，或者直接输出。

4.根据权利要求3所述的用于磁共振系统的高速数据采集卡，其特征在于，在所述主控制模块中还包括：

相循环子模块，用于根据控制逻辑信号的值对采样数据进行符号翻转或者保持不变，并将翻转或保持不变的采样数据推入平均累加子模块。

5.根据权利要求1至2任意一项所述的用于磁共振系统的高速数据采集卡，其特征在于，在所述主控制模块中还包括：

数字中频解调子模块，用于将所述数字信号进行数字域的正交解调，获得基带信号的幅度和相位信息。