[go: up one dir, main page]

CN102624404B - 一种咬尾卷积码译码校验方法及装置 - Google Patents

一种咬尾卷积码译码校验方法及装置 Download PDF

Info

Publication number
CN102624404B
CN102624404B CN201110033627.3A CN201110033627A CN102624404B CN 102624404 B CN102624404 B CN 102624404B CN 201110033627 A CN201110033627 A CN 201110033627A CN 102624404 B CN102624404 B CN 102624404B
Authority
CN
China
Prior art keywords
tail
convolutional code
biting convolutional
decode results
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110033627.3A
Other languages
English (en)
Other versions
CN102624404A (zh
Inventor
龚明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201110033627.3A priority Critical patent/CN102624404B/zh
Priority to US13/982,557 priority patent/US9043686B2/en
Priority to PCT/CN2011/080060 priority patent/WO2012103752A1/zh
Priority to EP11857479.7A priority patent/EP2672628A4/en
Publication of CN102624404A publication Critical patent/CN102624404A/zh
Application granted granted Critical
Publication of CN102624404B publication Critical patent/CN102624404B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/413—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors tail biting Viterbi decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6525—3GPP LTE including E-UTRA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种咬尾卷积码译码校验方法及装置，用以解决现有降低咬尾卷积码译码校验处理时延的问题。本发明充分利用了咬尾卷积码的结构特点，对输入译码器的LLR值进行了重新排序，并且通过改造派生卷积码的生成多项式，使得译码器在回溯的过程中，可以按照信息比特的正序串行输出，即信息序列的第一个比特最先译码成功，这样可以尽早的启动CRC校验，使得部分回溯过程与CRC校验可以并行执行，从而达到了降低咬尾卷积码译码校验处理时延的目的。本发明不增加硬件开销，属于低成本的改进，不会引起任何译码性能的下降。

Description

一种咬尾卷积码译码校验方法及装置
技术领域
本发明涉及译码校验技术，尤其涉及一种咬尾卷积码译码校验方法及装置。
背景技术
LTE(Long Term Evolution，长期演进)系统中，下行链路的每个子帧(1ms)按照时间分为前后两个部分，前面部分是若干个PDCCH(Physical DownlinkControl Channel，物理下行控制信道)，后面部分是若干个PDSCH(PhysicalDownlink Shared Channel，物理下行共享信道)。其中PDCCH承载DCI(Downlink Control Information，下行控制信息)，利用DCI，eNodeB(基站)可以通知UE(User Equipment，用户设备)相关控制信息，以及本子帧内各个PDSCH的格式信息，如物理资源映射位置、调制方式、编码格式等。对于UE而言，为了解调PDSCH数据必须对PDCCH进行及时正确的解调解码。
在LTE系统的eNodeB中，PDCCH采用QPSK(Quadrature Phase ShiftKeying，正交相移键控)调制，并采用咬尾卷积码作为前向纠错码。请参阅图1，该图为现有LTE系统中eNodeB发送DCI的流程图，由图中可见，eNodeB发送DCI时，将DCI加上16比特的CRC(Cyclic Redundancy Check，循环冗余校验码)校验位，经过码率为1/3的咬尾卷积码编码，然后经过交织和速率匹配，完成调制，然后映射到物理资源上(特定的若干个子载波)实现DCI的发送。在一个子帧中，eNodeB可能会发送多个不同的DCI，承载在不同的PDCCH上，这些PDCCH映射在不同的物理资源上(即不同的OFDM符号或者不同的子载波)。
在LTE系统的UE中，UE并不能完全知道每个PDCCH所占用的物理资源，但是根据协议相关规定，有若干个可能的物理资源组合(即若干个特定位置的数据子载波的组合)，UE需要对每一种物理资源组合进行盲解调和解码。对于每一种物理资源组合，UE处理流程如图2所示，UE通过解OFDM符号子载波映射，取出对应物理资源上的数据信号进行解调，通过软判决得到LLR(Log-Likelihood Ratio，对数似然比)；为了提高效率和灵活性，LTE中UE也不完全事先知道eNode发送的特定PDCCH承载的DCI的长度和格式，但是根据协议和上下文，UE可以知道存在若干种可能的长度，这样，UE需要针对每一种长度，对接收解调的LLR进行解速率匹配和解交织，然后进行咬尾卷积码译码，之后再对译码结果进行CRC校验。如果校验通过，则UE认为正确的接收了一个DCI，按照格式提取并解释eNodeB的各种命令。反之，若CRC校验没有通过，则直接丢弃此次解码结果，继续对其他的假设(不同的DCI长度和格式以及不同的物理资源组合)进行解调解码校验。
从上面的过程来看，UE需要在一个子帧里完成多次解调解码，根据对协议和各种场景的分析，UE需要在一个子帧内进行最多44次解调译码和校验，其中在PDCCH盲检测过程中，咬尾卷积码的译码校验占用了大部分的处理时间。
假设原始DCI信息为a0，a1，...，aA-1，经过CRC校验后，加了X比特校验位(X＝16)为：c0，c1，...，cC-1，C＝A+X。
请参阅图3，该图为现有技术中咬尾卷积码编码器的结构框图，图中从左到右的寄存器分别为s0，s1，...，s5，初值为si＝c(C-1-i)，三路编码器的输出为
Figure BDA0000046303080000021
Figure BDA0000046303080000022
请参阅图4，该图为现有技术中咬尾卷积码译码校验的处理流程图，解交织之后，三路LLR的输入为rm(i)，m＝0，1，2，i＝0，1，...，C-1。对咬尾卷积码采用传统的viterbi译码算法，viterbi译码算法主要分为前向搜索和最优路径回溯两个主要部分。下面对咬尾卷积码的译码以及CRC校验的过程进行描述，主要包括以下步骤：
步骤一：初始化
LTE系统采用的咬尾卷积码中有6个寄存器，每次译码路径有64状态需要考虑。
M(i)＝0，i＝0，1，...，63
将卷积码生成式子改写为译码器执行方便的形式，
令 G ‾ i , j = ( Σ k = 0 4 S i , k G j , k + 1 ) mod 2 , i = 0,1 , . . . , 31 , j = 0,1,2
其中，Gj，k是卷积码生成多项式序列，对于LTE系统采用的卷积码而言，
G0，k＝{1，0，1，1，0，1，1}，k＝0，1，...，6；
G1，k＝{1，1，1，1，0，0，1}，k＝0，1，...，6；
G2，k＝{1，1，1，0，1，0，1}，k＝0，1，...，6。
Si，k则是状态变量i以二进制值表示的第k位数值；
又令
Figure BDA0000046303080000032
Figure BDA0000046303080000033
的取值为{0，1}，对应gi，j的取值为{1，-1}。
步骤二：前向搜索
假设向前搜索N步，对于咬尾卷积码N＝3C
循环1：计数器n从0计到N-1，在每一步中，对每个状态逐个计算度量值，并进行加比选操作，具体过程参见循环2；
循环2：计数器j的每个计数值j(j＝0，1，...，31)
计算E＝gj，0r0(n mod C)+gj，1r1(n mod C)+gj，2r2(n mod C)
(1)如果M(j)+E＞M(j+32)-E，
tempM(2j)＝M(j)+E且Pn，2j＝0
否则
tempM(2j)＝M(j+32)-E且Pn，2j＝1
(2)如果M(j)-E＞M(j+32)+E，
tempM(2j+1)＝M(j)-E且Pn，2j+1＝0
否则
tempM(2j+1)＝M(j+32)+E且Pn，2j+1＝1
对计数器j的循环2结束；
待各个状态计算完毕后，令M(j)＝tempM(j)，j＝0，1，...，63，对计数器n的循环1结束。
步骤三：最优路径回溯
找到M(j)中最大的度量值，设为j*；最优路径回溯将从状态j*开始，对于咬尾卷积码，回溯的长度通常取为2倍信息长度，即2C；令k(N-1)＝j*
循环3：计数器i从N-1计到N-2C，在每一步中：
如果Pi，k(i)＝0，
Figure BDA0000046303080000041
否则
Figure BDA0000046303080000042
对计数器i的循环3结束。
步骤四：CRC校验
将译码结果正序排列，送入CRC模块计算校验值；
输出译码结果为
y(i)＝k(N-2C+i)mod 2，i＝0，1，...，C-1
计算CRC校验结果是否正确，如果CRC校验结果正确则上报DCI，否则丢弃本次译码结果。
从上述现有技术的咬尾卷积码译码校验过程来看，整个算法完全是串行处理流程，回溯操作只能在全部正向搜索完成并获得最优路径后才可以开始；CRC校验也必须在回溯全部完成后才能开始：因为CRC检验计算必须从序列的第一个信息比特开始，而回溯操作又是最后才能给出第一个比特，所以这两者必须串行完成。对于传统的咬尾卷积码译码校验方法，正向搜索步骤需要3C个处理时间单位，回溯需要2C个处理时间单位，CRC校验需要1C个时间单位；一共需要6C个处理时间。
如前述LTE系统中，UE需要完成多次咬尾卷积码译码校验，在一个子帧内，UE需要尽快完成PDCCH中DCI的获取，从而进行后续PDSCH的解调解码。为了让后续PDSCH能够获得充分的解调解码时间，UE的系统设计对PDCCH的解调解码时延提出了较高要求，如果设计不当，会大大增加后面处理PDSCH的并行硬件的开销，或者因为不能及时处理完所有PDSCH数据而导致数据链路失败。
发明内容
本发明提供一种咬尾卷积码译码校验方法及装置，用以解决现有降低咬尾卷积码译码校验处理时延的问题。
本发明技术方案包括：
一种咬尾卷积码译码校验方法，包括步骤：
对解交织后得到的M路对数似然比rm(i)进行重新排序，得到
Figure BDA0000046303080000052
将
Figure BDA0000046303080000053
输入译码器，其中，m＝0，1，M-1，i＝0，1，...，C-1，W为咬尾卷积码的寄存器个数，C为咬尾卷积码信息比特长度；
构造咬尾卷积码生成多项式序列的派生序列，该派生序列为咬尾卷积码生成多项式序列的倒序序列，对重新排序后得到的
Figure BDA0000046303080000054
进行正向路径搜索；
对正向路径搜索中状态度量值最大的路径进行最优路径回溯得到咬尾卷积码译码结果，在最优路径回溯过程中启动对咬尾卷积码译码结果的循环冗余校验码校验。
进一步地，若所述咬尾卷积码译码结果通过循环冗余校验码校验，则将译码得到的下行控制信息上报，否则丢弃本次译码结果。
进一步地，所述对重新排序后得到的
Figure BDA0000046303080000055
进行正向路径搜索时，在计数的每一步中，逐个计算每个状态的状态度量值，并进行加比选操作。
进一步地，在最优路径回溯过程进行一半时，启动对咬尾卷积码译码结果的循环冗余校验码校验。
进一步地，所述M路为3路。
进一步地，所述寄存器个数W为6。
一种咬尾卷积码译码校验装置，包括：
对数似然比重排模块，用于对解交织后得到的M路对数似然比rm(i)进行重新排序，得到
Figure BDA0000046303080000061
Figure BDA0000046303080000062
将
Figure BDA0000046303080000063
输入译码器，其中，m＝0，1，M-1，i＝0，1，...，C-1，W为咬尾卷积码的寄存器个数，C为咬尾卷积码信息比特长度；
正向路径搜索模块，用于构造咬尾卷积码生成多项式序列的派生序列，该派生序列为咬尾卷积码生成多项式序列的倒序序列，以及对重新排序后得到的进行正向路径搜索；
最优路径回溯模块，用于对正向路径搜索中状态度量值最大的路径进行最优路径回溯得到咬尾卷积码译码结果；
校验模块，用于在最优路径回溯过程中启动对咬尾卷积码译码结果的循环冗余校验码校验。
进一步地，还包括：
译码结果上报模块，用于将通过循环冗余校验码校验的咬尾卷积码译码结果上报，否则丢弃本次译码结果。
进一步地，所述正向路径搜索模块对重新排序后得到的
Figure BDA0000046303080000065
进行正向路径搜索时，在计数的每一步中，逐个计算每个状态的状态度量值，并进行加比选操作。
进一步地，所述校验模块在最优路径回溯过程进行一半时，启动对咬尾卷积码译码结果的循环冗余校验码校验。
本发明有益效果如下：
本发明充分利用了咬尾卷积码的结构特点，对输入译码器的LLR值进行了重新排序，并且通过改造派生咬尾卷积码的生成多项式，使得译码器在回溯的过程中，可以按照信息比特的正序串行输出，即信息序列的第一个比特最先译码成功，这样可以尽早的启动CRC校验，使得部分回溯过程与CRC校验可以并行执行，从而达到降低译码校验处理时延的目的。
利用本发明所述技术方案，正向搜索需要3C个处理时间单位，回溯加CRC校验需要2C个处理时间单位，一共需要5C个时间单位，而传统方法需要6C个处理时间单位，本发明的方法的处理延时缩小16.67％；同时，本发明仅改变了解交织器地址计算偏移量，改变了译码模块内卷积码生成式，不增加硬件开销，属于低成本的改进，不会引起任何译码性能的下降。本发明适用于但不仅限于LTE系统咬尾卷积码的译码校验，可以推广适用于任何咬尾卷积码的译码校验过程。
附图说明
图1为现有LTE系统中eNodeB发送DCI的流程图；
图2为现有LTE系统中UE对每一种物理资源组合进行盲解调和解码的流程图；
图3为现有技术中咬尾卷积码编码器的结构框图；
图4为现有技术中咬尾卷积码译码校验的处理流程图；
图5为本发明所述咬尾卷积码译码校验方法的实现原理流程图；
图6为本发明所述咬尾卷积码译码校验装置的结构框图。
具体实施方式
为了进一步缩小单次咬尾卷积码译码校验的处理时间，本发明充分利用咬尾卷积码的结构特征，提供一种咬尾卷积码译码校验方法及装置。本发明充分利用了咬尾卷积码的结构特点，对输入译码器的LLR值进行了重新排序，并且通过改造派生卷积码的生成多项式，使得译码器在回溯的过程中，可以按照信息比特的正序串行输出，即信息序列的第一个比特最先译码成功，这样可以尽早的启动CRC校验，使得部分回溯过程与CRC校验可以并行执行，从而达到了降低咬尾卷积码译码校验处理时延的目的。
请参阅图5，该图为本发明所述咬尾卷积码译码校验方法的实现原理流程图，其主要包括如下步骤：
步骤S51、对解交织后得到的M路LLR值rm(i)进行重新排序，得到
Figure BDA0000046303080000081
Figure BDA0000046303080000082
将
Figure BDA0000046303080000083
输入译码器，其中，m＝0，1，M-1，i＝0，1，...，C-1，W为咬尾卷积码的寄存器个数，C为咬尾卷积码信息比特长度；
步骤S52、构造咬尾卷积码生成多项式序列的派生序列，该派生序列为咬尾卷积码生成多项式序列的倒序序列，对重新排序后得到的
Figure BDA0000046303080000084
进行正向路径搜索；
步骤S53、确定正向路径搜索中状态度量值最大的路径；
步骤S54、对正向路径搜索中状态度量值最大的路径进行最优路径回溯得到咬尾卷积码译码结果；
步骤S55、在最优路径回溯过程中启动对咬尾卷积码译码结果的CRC校验，若所述咬尾卷积码译码结果通过CRC校验，则将译码得到的DCI上报，否则丢弃本次译码结果。
下面以LTE系统为例，对本发明上述方法的具体实现过程予以进一步详细的阐述。
本发明所述LTE系统中咬尾卷积码译码校验过程主要包括以下步骤：
步骤S61、对解交织后得到的LLR值进行重新排序；
假设解交织之后，三路LLR值的输入为rm(i)，m＝0，1，2，i＝0，1，...，C-1，C为咬尾卷积码信息比特长度；
经过重新排序得到
Figure BDA0000046303080000085
Figure BDA0000046303080000086
式中的6是咬尾卷积码的寄存器个数，m＝0，1，2，i＝0，1，...，C-1。
本步骤中的重新排序操作可以和解交织操作合并，在生成解交织地址的时候按照上式对地址重新映射即可。所以，这一步骤不会带来任何额外的开销。
步骤S62、对重新排序后得到的LLR值进行正向路径搜索，具体包括子步骤S62A和子步骤S62B，过程如下：
子步骤S62A：初始化
LTE系统采用的咬尾卷积码中有6个寄存器，每次译码路径有64状态需要考虑。
M(i)＝0，i＝0，1，...，63
将咬尾卷积码生成多项式改写为译码器执行方便的形式，
令
Figure BDA0000046303080000091
i＝0，1，...，31，j＝0，1，2，其中，G′j，k是咬尾卷积码生成多项式序列派生的序列，咬尾卷积码生成多项式序列派生的序列是咬尾卷积码生成多项式序列的倒序序列，对于LTE采用的卷积码而言，
G′0，k＝{1，1，0，1，1，0，1}，k＝0，1，...，6；
G′1，k＝{1，0，0，1，1，1，1}，k＝0，1，...，6；
G′2，k＝{1，0，1，0，1，1，1}，k＝0，1，...，6；
Si，k则是状态变量i以二进制值表示的第k位数值；
又令中间变量
Figure BDA0000046303080000093
的取值为{0，1}，对应中间变量g′i，j的取值为{1，-1}。
子步骤S62B：正向路径搜索(这个步骤与传统方法完全相同，只是输入不同)
假设向前搜索N步，对于咬尾卷积码N＝3C
循环1：计数器n从0计到N-1，在每一步中，对每个状态逐个计算度量值，并进行加比选操作，具体过程参见循环2；
循环2：计数器j的每个计数值j(j＝0，1，...，31)
计算E＝gj，0r0(n mod C)+gj，1r1(n mod C)+gj，2r2(n mod C)
(1)如果M(j)+E＞M(j+32)-E，
tempM(2j)＝M(j)+E且Pn，2j＝0
否则
tempM(2j)＝M(j+32)-E且Pn，2j＝1
(2)如果M(j)-E＞M(j+32)+E，
tempM(2j+1)＝M(j)-E且Pn，2j+1＝0
否则
tempM(2j+1)＝M(j+32)+E且Pn，2j+1＝1
对计数器j的循环2结束；
待各个状态计算完毕后，令M(j)＝tempM(j)，j＝0，1，...，63，对计数器n的循环1结束。
步骤S63、最优路径回溯并进行CRC校验
找到M(j)中最大的度量值，设为j*；最优路径回溯将从状态j*开始，对于咬尾卷积码，回溯的长度通常取为2倍信息长度，即2C；令k(N-1)＝j*，本步骤具体包括子步骤S63A和子步骤S63B，过程如下：
子步骤S63A：
循环3：计数器i从N-1计到N-C，在每一步中：
如果Pi，k(i)＝0，
Figure BDA0000046303080000101
否则
Figure BDA0000046303080000102
对计数器i的循环3结束；
子步骤S63B：
循环4：计数器i从N-C-1计到N-2C，在每一步中：
如果Pi，k(i)＝0，
Figure BDA0000046303080000103
否则
同时，每一步可以输出译码结果y(N-C-1-i)＝k(i)mod2(输出的第一个比特正好是y0)，这个结果输入CRC模块进行计算；
对计数器i的循环4结束；
当子步骤S63B结束后，CRC译码结果即可以立即得到，如果CRC校验结果正确则上报DCI，否则丢弃本次译码结果。
与本发明上述方法相对应，本发明还提供了一种咬尾卷积码译码校验装置，请参阅图6，该图为本发明所述咬尾卷积码译码校验装置的结构框图，其主要包括：
对数似然比重排模块，用于对解交织后得到的M路LLR值rm(i)进行重新排序，得到
Figure BDA0000046303080000111
将
Figure BDA0000046303080000113
输入译码器，其中，m＝0，1，M-1，i＝0，1，...，C-1，W为咬尾卷积码的寄存器个数，C为咬尾卷积码信息比特长度；
正向路径搜索模块，用于构造咬尾卷积码生成多项式序列的派生序列，该派生序列为咬尾卷积码生成多项式序列的倒序序列，以及对重新排序后得到的进行正向路径搜索；
最优路径回溯模块，用于对正向路径搜索中状态度量值最大的路径进行最优路径回溯得到咬尾卷积码译码结果；
校验模块，用于在最优路径回溯过程中启动对咬尾卷积码译码结果的CRC校验；
译码结果上报模块，用于将通过CRC校验的咬尾卷积码译码结果上报，否则丢弃本次译码结果。
其中，正向路径搜索模块对重新排序后得到的进行正向路径搜索时，在计数的每一步中，逐个计算每个状态的状态度量值，并进行加比选操作；校验模块在最优路径回溯过程进行一半时，启动对咬尾卷积码译码结果的循环冗余校验码校验。
本发明所述装置的具体工作过程请参阅本发明上述方法中相应内容的描述，这里不再给予过多赘述。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种咬尾卷积码译码校验方法，其特征在于，包括步骤：
对解交织后得到的M路对数似然比rm(i)进行重新排序，得到
Figure FDA0000453881020000011
将
Figure FDA0000453881020000012
输入译码器，其中，m=0,1,M-1，i=0,1,...,C-1，W为咬尾卷积码的寄存器个数，C为咬尾卷积码信息比特长度；
构造咬尾卷积码生成多项式序列的派生序列，该派生序列为咬尾卷积码生成多项式序列的倒序序列，对重新排序后得到的
Figure FDA0000453881020000017
进行正向路径搜索；
对正向路径搜索中状态度量值最大的路径进行最优路径回溯得到咬尾卷积码译码结果，在最优路径回溯过程中启动对咬尾卷积码译码结果的循环冗余校验码校验。
2.如权利要求1所述的方法，其特征在于，若所述咬尾卷积码译码结果通过循环冗余校验码校验，则将译码得到的下行控制信息上报，否则丢弃本次译码结果。
3.如权利要求1或2所述的方法，其特征在于，所述对重新排序后得到的
Figure FDA0000453881020000018
进行正向路径搜索时，在计数的每一步中，逐个计算每个状态的状态度量值，并对所述状态度量值进行加比选操作。
4.如权利要求1或2所述的方法，其特征在于，在最优路径回溯过程进行一半时，启动对咬尾卷积码译码结果的循环冗余校验码校验。
5.如权利要求1所述的方法，其特征在于，所述M路为3路。
6.如权利要求1所述的方法，其特征在于，所述寄存器个数W为6。
7.一种咬尾卷积码译码校验装置，其特征在于，包括：
对数似然比重排模块，用于对解交织后得到的M路对数似然比rm(i)进行重新排序，得到
Figure FDA0000453881020000013
r m ‾ ( i ) = r m [ ( C - 1 - i + W ) mod C ] , 将输入译码器，其中，m=0,1,M-1，i=0,1,...,C-1，W为咬尾卷积码的寄存器个数，C为咬尾卷积码信息比特长度；
正向路径搜索模块，用于构造咬尾卷积码生成多项式序列的派生序列，该派生序列为咬尾卷积码生成多项式序列的倒序序列，以及对重新排序后得到的
Figure FDA0000453881020000021
进行正向路径搜索；
最优路径回溯模块，用于对正向路径搜索中状态度量值最大的路径进行最优路径回溯得到咬尾卷积码译码结果；
校验模块，用于在最优路径回溯过程中启动对咬尾卷积码译码结果的循环冗余校验码校验。
8.如权利要求7所述的装置，其特征在于，还包括：
译码结果上报模块，用于将通过循环冗余校验码校验的咬尾卷积码译码结果上报，否则丢弃本次译码结果。
9.如权利要求7或8所述的装置，其特征在于，所述正向路径搜索模块对重新排序后得到的
Figure FDA0000453881020000022
进行正向路径搜索时，在计数的每一步中，逐个计算每个状态的状态度量值，并对所述状态度量值进行加比选操作。
10.如权利要求7或8所述的装置，其特征在于，所述校验模块在最优路径回溯过程进行一半时，启动对咬尾卷积码译码结果的循环冗余校验码校验。
CN201110033627.3A 2011-01-31 2011-01-31 一种咬尾卷积码译码校验方法及装置 Active CN102624404B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201110033627.3A CN102624404B (zh) 2011-01-31 2011-01-31 一种咬尾卷积码译码校验方法及装置
US13/982,557 US9043686B2 (en) 2011-01-31 2011-09-22 Method and apparatus for decoding and checking tail-biting convolutional code
PCT/CN2011/080060 WO2012103752A1 (zh) 2011-01-31 2011-09-22 一种咬尾卷积码译码校验方法及装置
EP11857479.7A EP2672628A4 (en) 2011-01-31 2011-09-22 Method and apparatus for decoding and checking tail-biting convolutional code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110033627.3A CN102624404B (zh) 2011-01-31 2011-01-31 一种咬尾卷积码译码校验方法及装置

Publications (2)

Publication Number Publication Date
CN102624404A CN102624404A (zh) 2012-08-01
CN102624404B true CN102624404B (zh) 2014-04-30

Family

ID=46564103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110033627.3A Active CN102624404B (zh) 2011-01-31 2011-01-31 一种咬尾卷积码译码校验方法及装置

Country Status (4)

Country Link
US (1) US9043686B2 (zh)
EP (1) EP2672628A4 (zh)
CN (1) CN102624404B (zh)
WO (1) WO2012103752A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101645710B1 (ko) * 2012-03-21 2016-08-04 후지쯔 가부시끼가이샤 무선 통신 시스템, 무선국 및 무선 통신 방법
CN103905065B (zh) * 2012-12-28 2017-06-13 联芯科技有限公司 一种卷积码译码方法和装置
TWI701953B (zh) 2013-04-03 2020-08-11 美商內數位專利控股公司 針對一個或多個載波類型的epdcch共用檢索空間設計
CN104796160B (zh) * 2014-01-22 2019-04-12 华为技术有限公司 译码方法和装置
US10075195B2 (en) 2014-08-29 2018-09-11 Samsung Electronics Co., Ltd. Electronic system with Viterbi decoder mechanism and method of operation thereof
CN105634504A (zh) * 2014-11-07 2016-06-01 中兴通讯股份有限公司 数据校验方法及装置
WO2019000196A1 (zh) * 2017-06-26 2019-01-03 华为技术有限公司 一种咬尾卷积码编码方法、装置及系统
CN108418657B (zh) * 2018-02-07 2021-06-04 广州慧睿思通信息科技有限公司 一种lte系统中dci格式和传输模式的判定方法
CN108616331B (zh) * 2018-04-27 2020-12-22 江苏中科芯核电子科技有限公司 一种基于lte的无线通信系统解码方法
CN109286473B (zh) * 2018-11-16 2020-06-19 北京航空航天大学 一种基于极化码的低复杂度pdcch信道盲检测方法
CN114499548B (zh) * 2022-04-02 2022-07-05 哲库科技(北京)有限公司 一种译码方法、装置及存储介质
CN115514379A (zh) * 2022-09-16 2022-12-23 深圳华海尖兵科技有限公司 提高短波数据传输鲁棒性的方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1968024A (zh) * 2006-06-13 2007-05-23 华为技术有限公司 一种卷积码译码方法
CN101369817A (zh) * 2008-09-27 2009-02-18 华为技术有限公司 咬尾卷积码的译码方法和装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369671A (en) * 1992-05-20 1994-11-29 Hughes Aircraft Company System and method for decoding tail-biting code especially applicable to digital cellular base stations and mobile units
US6272187B1 (en) * 1998-03-27 2001-08-07 Lsi Logic Corporation Device and method for efficient decoding with time reversed data
JP3924093B2 (ja) * 1999-07-15 2007-06-06 富士通株式会社 ビタビ復号器および送信装置
EP2627008A3 (en) * 2000-12-29 2013-09-11 Intel Mobile Communications GmbH Channel codec processor configurable for multiple wireless communications standards
KR101009861B1 (ko) * 2003-08-19 2011-01-19 삼성전자주식회사 이동통신 시스템에서의 데이터 전송 방법과 전송률 할당 방법 및 이를 위한 장치
US7852962B2 (en) * 2006-07-28 2010-12-14 Via Telecom Co., Ltd. Systems and methods for implementing a data control channel in a wireless communication system
US20080209302A1 (en) * 2007-01-30 2008-08-28 Via Telecom Inc. System and method for f-scch and r-odcch performance improvement
US8010865B2 (en) * 2007-01-30 2011-08-30 Via Telecom, Inc. System and method for encoding and decoding in wireless communication systems
US7873893B2 (en) * 2007-02-28 2011-01-18 Motorola Mobility, Inc. Method and apparatus for encoding and decoding data
KR101462211B1 (ko) * 2008-01-30 2014-11-17 삼성전자주식회사 이동통신 시스템의 복호 장치 및 방법
US8483327B2 (en) * 2008-03-24 2013-07-09 Texas Instruments Incorporated Reverse Viterbi and forward serial list Viterbi decoding for FER
JP5051164B2 (ja) * 2009-03-19 2012-10-17 富士通株式会社 ビタビ復号装置
US8627171B2 (en) * 2010-05-03 2014-01-07 Samsung Electronics Co., Ltd. Techniques for cyclic redundancy check encoding in communication system
US8548102B2 (en) * 2010-05-12 2013-10-01 Qualcomm Incorporated Tail-biting convolutional decoding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1968024A (zh) * 2006-06-13 2007-05-23 华为技术有限公司 一种卷积码译码方法
CN101369817A (zh) * 2008-09-27 2009-02-18 华为技术有限公司 咬尾卷积码的译码方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2010-226215A 2010.10.07

Also Published As

Publication number Publication date
EP2672628A1 (en) 2013-12-11
US20140013191A1 (en) 2014-01-09
US9043686B2 (en) 2015-05-26
WO2012103752A1 (zh) 2012-08-09
EP2672628A4 (en) 2017-11-22
CN102624404A (zh) 2012-08-01

Similar Documents

Publication Publication Date Title
CN102624404B (zh) 一种咬尾卷积码译码校验方法及装置
US10917112B2 (en) Apparatus and methods for error detection coding
CN109196801B (zh) 用于对控制信令进行编码和解码的方法和装置
US20170359150A1 (en) Data checking method and device
CA2698533A1 (en) Multi-layer cyclic redundancy check code in wireless communication system
CN102355341A (zh) 一种长期演进系统用混合自动重传请求的网络编码方法
CN105812107A (zh) Ofdma系统中数据包处理方法及装置
CN102904668B (zh) 一种用于lte的快速pbch解码方法
CN107645297B (zh) 控制解码处理的方法、计算设备及移动装置
US9444494B2 (en) Systems and methods for network coding using convolutional codes
CN102904667B (zh) 一种用于lte中pbch解码的咬尾卷积码译码方法
CN111010256A (zh) 一种基于lte-a pdsch信道的解调装置及方法
US9571129B2 (en) Method and arrangement for decoding a signal encoded by a tail-biting code
US10277256B2 (en) Decoding across transmission time intervals
CN105763286A (zh) 一种识别误检控制信息的方法及装置
JP7371077B2 (ja) セクション式冗長検査を有する制御シグナリングの符号化および復号
de Figueiredo et al. LTE-advanced channel coding generic procedures a high-level model to guide low-level implementations
Nithya et al. Development of Error Correction Mechanism Based on Rcic Turbo Codes In LTE Network
JP2015522989A (ja) 通信ネットワークにおけるｐｄｃｃｈ検出エラーを除去するためのシステム及び方法
Guide LTE-Advanced Channel Coding Generic Procedures
KR20110096222A (ko) 터보 코드 복호기 및 이를 위한 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221201

Address after: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 518057 Ministry of justice, Zhongxing building, South Science and technology road, Nanshan District hi tech Industrial Park, Shenzhen, Guangdong

Patentee before: ZTE Corp.