CN102610634B - 半导体装置和半导体装置的制造方法 - Google Patents
半导体装置和半导体装置的制造方法 Download PDFInfo
- Publication number
- CN102610634B CN102610634B CN201210018534.8A CN201210018534A CN102610634B CN 102610634 B CN102610634 B CN 102610634B CN 201210018534 A CN201210018534 A CN 201210018534A CN 102610634 B CN102610634 B CN 102610634B
- Authority
- CN
- China
- Prior art keywords
- carrier concentration
- collector layer
- semiconductor device
- peak position
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 238000011109 contamination Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/60—Impurity distributions or concentrations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明的目的在于提供一种半导体装置和半导体装置的制造方法，能够降低集电极层的载流子浓度峰值位置的载流子浓度，并且，该载流子浓度不容易受到制造环境气氛所引起的污染的影响。本申请发明的半导体装置的特征在于，具有：半导体基板，该半导体基板具有载流子浓度最大的载流子浓度峰值位置位于从表面离开1μm以上的位置的集电极层；集电极电极，以与该集电极层的表面接触的方式形成。
Description
技术领域
本发明涉及具有形成有集电极层的半导体基板的半导体装置和半导体装置的制造方法。
背景技术
在专利文献1中公开了具有与集电极电极接触的集电极层的半导体装置。该集电极层的载流子浓度峰值位置配置在与集电极电极最接近的位置，使集电极层与集电极电极欧姆接触。
专利文献1：日本特开2004-311481号公报。
专利文献2：日本特开2005-354031号公报。
专利文献3：日本特开2002-299346号公报。
专利文献4：日本特开2002-299623号公报。
专利文献5：日本特开2010-206111号公报。
存在为了减少半导体装置的开关损失而使集电极层的载流子浓度峰值位置的载流子浓度下降的情况。如果这样，则载流子浓度峰值位置的载流子浓度容易受到制造环境气氛所引起的污染的影响。当载流子浓度峰值位置的载流子浓度受到制造环境气氛所引起的污染的影响时，存在不能够得到半导体装置的所希望的特性或者特性产生偏差的情况。
发明内容
本发明是为了解决上述课题而提出的，其目的在于提供一种半导体装置和半导体装置的制造方法，降低集电极层的载流子浓度峰值位置的载流子浓度，并且，该载流子浓度不容易受到制造环境气氛所引起的污染的影响。
本申请发明提供一种半导体装置，其特征在于，具有：半导体基板，具有载流子浓度最大的载流子浓度峰值位置位于从表面离开1μm以上的位置的集电极层；以及集电极电极，以与所述集电极层的表面接触的方式形成，所述集电极层在所述载流子浓度峰值位置与所述集电极电极之间具有载流子浓度比所述载流子浓度峰值位置的载流子浓度低的第二载流子浓度峰值位置。
本申请发明提供一种半导体装置的制造方法，其特征在于，具有如下工序：在半导体基板的表面形成表面结构；对所述半导体基板的背面进行离子注入；利用退火使通过所述离子注入所注入的掺杂剂活性化，形成集电极层；在形成所述集电极层的工序之后，对所述集电极层的在所述退火时露出到外部的部分进行刻蚀；在所述进行刻蚀的工序之后，以与所述集电极层接触的方式形成集电极电极，在形成所述集电极层的工序中，所述集电极层的载流子浓度最大的载流子浓度峰值位置位于从所述半导体基板的背面离开1μm以上的位置，所述刻蚀在所述载流子浓度峰值位置停止。
根据本发明，使集电极层的载流子浓度峰值位置与外部充分隔离，所以，能够降低载流子浓度峰值位置的载流子浓度并且抑制制造环境气氛所引起的污染的影响。
附图说明
图1是本发明的实施方式1的半导体装置的剖视图。
图2是示出图1的II-II’虚线处的载流子浓度的图。
图3是示出本发明的实施方式1的半导体装置的载流子浓度的变形例的图。
图4是本发明的实施方式2的半导体装置的剖视图。
图5是示出图4的V-V’虚线处的载流子浓度的图。
图6是示出本发明的实施方式3的半导体装置的制造方法的流程图。
图7是示出在半导体基板的表面形成了表面结构的剖视图。
图8是示出对半导体基板的背面进行了刻蚀的剖视图。
图9是示出在半导体基板的背面形成了n型缓冲层的剖视图。
图10是示出在半导体基板的背面形成了p型集电极层的剖视图。
图11是示出图10的XI-XI’虚线处的载流子浓度的图。
图12是示出对p型集电极层的一部分进行了刻蚀的剖视图。
图13是示出图12的XIII-XIII’虚线处的载流子浓度的图。
图14是示出形成了集电极电极的剖视图。
具体实施方式
实施方式1
图1是本发明的实施方式1的半导体装置的剖视图。本发明的实施方式1的半导体装置由LPT(Light Punch Through：弱穿通)结构的IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)形成。该半导体装置具有由硅形成的半导体基板10。在半导体基板10的表面形成有表面结构12。在半导体基板10的背面形成有集电极电极14。
首先，对半导体基板10进行说明。半导体基板10具有n-漂移层20。在n-漂移层20的表面侧形成有p型基极层22和以被p型基极层22覆盖的方式形成的n型发射极层24。另一方面，在n-漂移层20的背面侧形成有n型缓冲层26。进而，以与n型缓冲层26接触的方式形成有p型集电极层28。p型集电极层28形成在半导体基板10的与集电极电极14接触的区域。换言之，以与p型集电极层28的表面接触的方式形成有集电极电极14。并且，n-漂移层20以及n型缓冲层26的掺杂剂是P，p型集电极层28的掺杂剂是B。
然后，对表面结构12进行说明。表面结构12具有绝缘膜40和栅极电极42。绝缘膜40以使栅极电极42与半导体基板10绝缘的方式形成。并且，以覆盖绝缘膜40的方式形成有发射极电极44。
图2是示出图1的II-II’虚线处的载流子浓度的图。n-漂移层20的载流子浓度在整个层中是均匀的，其值是1.0×1014[atoms/cm3]。n型缓冲层26大致在层的中间位置具有载流子浓度的峰值位置(以后，将载流子浓度的峰值位置称为载流子浓度峰值位置)。n型缓冲层26的载流子浓度峰值位置的载流子浓度是5.0×1016[atoms/cm3]左右。
p型集电极层28具有1.4μm左右的层厚。p型集电极层28的载流子浓度最大的载流子浓度峰值位置位于从集电极电极14离开1μm以上的位置。即，p型集电极层28的载流子浓度最大的载流子浓度峰值位置位于从其表面离开1μm以上的位置。并且，p型集电极层28的载流子浓度峰值位置的载流子浓度为2.0×1017[atoms/cm3]左右。
这样，当降低p型集电极层28的载流子浓度峰值位置的载流子浓度时，载流子浓度峰值位置的载流子浓度容易受到制造环境气氛所引起的污染的影响。例如，在由于制造环境气氛所引起的污染的影响而使1.0×1012[atoms/cm2]左右的硼扩散到半导体基板的0.1μm左右的深度的情况下，半导体基板中的硼污染峰值浓度达到1.0×1017[atoms/cm3]。并且，该扩散主要在退火工序中被促进。并且，在该污染的影响达到载流子浓度峰值位置的情况下，得不到载流子浓度峰值位置的所希望的载流子浓度。
但是，根据本发明的实施方式1的半导体装置，能够抑制载流子浓度峰值位置的载流子浓度受到制造环境气氛所引起的污染的影响。即，p型集电极层28的载流子浓度峰值位置位于从集电极电极14离开1μm以上的位置。因此，在形成集电极电极14之前，即在p型集电极层28露出到外部时，即使存在制造环境气氛所引起的污染，其影响也不容易达到p型集电极层28的载流子浓度峰值位置。
因此，能够降低p型集电极层28的载流子浓度峰值位置的载流子浓度，减少开关损失，并且，能够避免该载流子浓度受到制造环境气氛所引起的污染的影响。此外，能够以高精度控制p型集电极层28的载流子浓度峰值位置的载流子浓度，所以，能够扩大Vce(sat)-Eoff折衷曲线(trade-off curve)的控制幅度。利用这些效果，能够提高半导体装置的制造成品率。
并且，降低p型集电极层28的载流子浓度峰值位置的载流子浓度特别有利于半导体装置的高速动作。如果载流子浓度峰值位置的载流子浓度为1×1018[atoms/cm3]以下，则能够进行半导体装置的高速动作。
图3是示出本发明的实施方式1的半导体装置的载流子浓度的变形例的图。该变形例的特征在于，在p型集电极层的与集电极电极最接近的位置形成有第二载流子浓度峰值位置。此处，第二载流子浓度峰值位置的载流子浓度比载流子浓度峰值位置的载流子浓度低。根据该变形例的结构，在p型集电极层中载流子浓度第二高的部分与集电极电极接触，所以，能够降低p型集电极层与集电极电极的接触电阻。此外，在p型集电极层中具有最高的载流子浓度的部分(载流子浓度峰值位置)位于从集电极电极离开1μm以上的位置，所以，能够减少该部分的制造环境气氛所引起的污染。
在该变形例中，p型集电极层的第二载流子浓度峰值位置与集电极电极接触，但是，本发明不限于此。即，如果p型集电极层在载流子浓度峰值位置和集电极电极之间具有第二载流子浓度峰值位置，则能够降低接触电阻。
也可以使本发明的实施方式1的半导体装置的各层的导电型颠倒。此外，如果是以与p型集电极层接触的方式形成有集电极电极的半导体装置，则能够得到本发明的效果，所以，不特别地限定半导体装置的种类或结构。
在本发明的实施方式1中，半导体基板10由硅形成，但是，也可以由带隙比硅大的宽带隙半导体形成。作为宽带隙半导体，例如有碳化硅、氮化镓类材料或者金刚石。
实施方式2
图4是本发明的实施方式2的半导体装置的剖视图。本发明的实施方式2的半导体装置与本发明的实施方式1的半导体装置的不同点在于不具有n型缓冲层。图5是示出图4的V-V’虚线处的载流子浓度的图。在不具有n型缓冲层的结构中，使p型集电极层28的载流子浓度峰值位置为从集电极电极14离开1μm以上的位置，由此，也能够得到上述的本发明的效果。
实施方式3
图6是示出本发明的实施方式3的半导体装置的制造方法的流程图。按照图6对本发明的实施方式3的半导体装置的制造方法进行说明。首先，在半导体基板的表面形成表面结构(步骤60)。图7是示出利用步骤60在半导体基板80的表面形成了表面结构12的剖视图。表面结构12的详细情况如上所述。
接着，对半导体基板的背面进行刻蚀(步骤62)。图8是示出对半导体基板80的背面进行了刻蚀的剖视图。利用该刻蚀，使n-漂移层82变薄到所希望的厚度。并且，也可以不是利用刻蚀而是利用研磨使n-漂移层82变薄。
接着，在半导体基板80的背面形成n型缓冲层(步骤64)。图9是示出在半导体基板80的背面形成了n型缓冲层84的剖视图。离子注入P等n型掺杂剂，然后利用激光退火使掺杂剂活性化，从而形成n型缓冲层84。
接着，形成p型集电极层(步骤66)。图10是示出在半导体基板的背面形成了p型集电极层86的剖视图。将B等p型掺杂剂离子注入到半导体基板80的背面，然后利用激光退火使掺杂剂活性化，从而形成p型集电极层86。图11是示出图10的XI-XI’虚线处的载流子浓度的图。p型集电极层86的载流子浓度峰值位置距离外部(XI’的位置)1.0μm以上。并且，图11的载流子浓度分布与图2所示的相同。
接着，对p型集电极层86的一部分进行刻蚀(步骤68)。图12是示出对p型集电极层86的一部分进行了刻蚀的剖视图。图13是示出图12的XIII-XIII’虚线处的载流子浓度的图。在步骤68中，对p型集电极层86的一部分进行刻蚀，使p型集电极层86的载流子浓度峰值位置露出到外部。
接着，形成集电极电极(步骤70)。图14是示出形成有集电极电极88的剖视图。以与p型集电极层86接触的方式利用溅射法等形成集电极电极88。本发明的实施方式3的半导体装置的制造方法具有上述的工序。
在本发明的实施方式3的半导体装置的制造方法中，在实施用于形成p型集电极层86的退火(步骤66)时，p型集电极层86的载流子浓度峰值位置位于从半导体基板80的背面离开1μm以上的位置。因此，能够保护载流子浓度峰值位置的载流子浓度不受制造环境气氛所引起的污染的影响。此外，在对p型集电极层86的一部分进行刻蚀的工序(步骤68)中，在p型集电极层86的载流子浓度峰值位置露出到外部的时刻停止刻蚀。因此，使载流子浓度峰值位置和集电极电极直接接触，能够降低接触电阻。此外，利用该刻蚀，刻蚀前的p型集电极层86的载流子浓度较低的部分被除去，所以，能够降低半导体装置的通电时的电阻。
本发明的实施方式3的半导体装置的制造方法的特征在于，在形成进行退火处理的集电极层的工序(步骤66)之后，具有对集电极层的在该退火处理时露出到外部的部分进行刻蚀的工序(步骤68)。只要具有该特征，则能够降低载流子浓度峰值位置的载流子浓度，减少开关损失，并且能够避免集电极层的载流子浓度峰值位置的载流子浓度受到制造环境气氛所引起的污染的影响，并且能够降低半导体装置的电阻。因此，例如退火处理也可以不是激光退火而是利用阶段性的加热进行的退火。此外，至少能够进行与实施方式1同等程度的变形。
附图标记说明：
10 半导体基板
12 表面结构
14 集电极电极
26 n型缓冲层
28 p型集电极层。
Claims (6)
1.一种半导体装置，其特征在于，具有：
半导体基板，具有正面以及背面，所述半导体基板在背面侧具有载流子浓度最大的载流子浓度峰值位置位于从所述背面离开1μm以上的位置的集电极层；以及
集电极电极，以与所述集电极层的表面接触的方式形成，
所述集电极层在所述载流子浓度峰值位置与所述集电极电极之间具有载流子浓度比所述载流子浓度峰值位置的载流子浓度低的第二载流子浓度峰值位置。
2.如权利要求1所述的半导体装置，其特征在于，
所述载流子浓度峰值位置的载流子浓度为1×1018[atoms/cm3]以下。
3.如权利要求1所述的半导体装置，其特征在于，
所述第二载流子浓度峰值位置位于所述集电极层的与所述集电极电极接触的位置。
4.如权利要求1所述的半导体装置，其特征在于，
所述半导体基板由宽带隙半导体形成。
5.如权利要求4所述的半导体装置，其特征在于，
所述宽带隙半导体是碳化硅、氮化镓类材料或者金刚石。
6.一种半导体装置的制造方法，其特征在于，具有如下工序：
在半导体基板的正面形成表面结构；
对所述半导体基板的背面进行离子注入；
利用退火使通过所述离子注入所注入的掺杂剂活性化，形成集电极层；
在形成所述集电极层的工序之后，对所述集电极层的在所述退火时露出到外部的部分进行刻蚀；
在所述进行刻蚀的工序之后，以与所述集电极层接触的方式形成集电极电极，
在形成所述集电极层的工序中，所述集电极层的载流子浓度最大的载流子浓度峰值位置位于从所述半导体基板的背面离开1μm以上的位置，
所述刻蚀在所述载流子浓度峰值位置停止。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011-012325 | 2011-01-24 | ||
| JP2011012325A JP5621621B2 (ja) | 2011-01-24 | 2011-01-24 | 半導体装置と半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102610634A CN102610634A (zh) | 2012-07-25 |
| CN102610634B true CN102610634B (zh) | 2015-07-15 |
Family
ID=46510899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210018534.8A Active CN102610634B (zh) | 2011-01-24 | 2012-01-20 | 半导体装置和半导体装置的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8614448B2 (zh) |
| JP (1) | JP5621621B2 (zh) |
| KR (1) | KR101318219B1 (zh) |
| CN (1) | CN102610634B (zh) |
| DE (1) | DE102011088624B4 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103918078B (zh) * | 2011-11-09 | 2016-09-14 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
| JP6265594B2 (ja) | 2012-12-21 | 2018-01-24 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法、及び半導体装置 |
| JP6219044B2 (ja) | 2013-03-22 | 2017-10-25 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP6844130B2 (ja) * | 2015-08-18 | 2021-03-17 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP7119350B2 (ja) * | 2017-11-22 | 2022-08-17 | 富士電機株式会社 | 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置 |
| JP7010184B2 (ja) * | 2018-09-13 | 2022-01-26 | 株式会社デンソー | 半導体装置 |
| JP7249586B2 (ja) * | 2019-03-18 | 2023-03-31 | 国立大学法人東海国立大学機構 | 窒化物半導体装置の製造方法 |
| JP7687514B2 (ja) * | 2022-02-17 | 2025-06-03 | 富士電機株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4053924A (en) * | 1975-02-07 | 1977-10-11 | California Linear Circuits, Inc. | Ion-implanted semiconductor abrupt junction |
| US4111720A (en) * | 1977-03-31 | 1978-09-05 | International Business Machines Corporation | Method for forming a non-epitaxial bipolar integrated circuit |
| US4782379A (en) * | 1981-11-23 | 1988-11-01 | General Electric Company | Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device |
| US5264378A (en) | 1990-04-20 | 1993-11-23 | Fuji Electric Co., Ltd. | Method for making a conductivity modulation MOSFET |
| US5270230A (en) | 1990-04-20 | 1993-12-14 | Fuji Electric Co., Ltd. | Method for making a conductivity modulation MOSFET |
| JP2663679B2 (ja) | 1990-04-20 | 1997-10-15 | 富士電機株式会社 | 伝導度変調型ｍｏｓｆｅｔ |
| JPH08288500A (ja) * | 1995-04-20 | 1996-11-01 | Hitachi Ltd | 炭化珪素半導体素子とその製造法及び用途 |
| JP3727827B2 (ja) * | 2000-05-15 | 2005-12-21 | 株式会社東芝 | 半導体装置 |
| CN1268003C (zh) | 2001-02-01 | 2006-08-02 | 三菱电机株式会社 | 半导体器件及其制造方法 |
| DE10104776A1 (de) | 2001-02-02 | 2002-08-22 | Infineon Technologies Ag | Bipolartransistor und Verfahren zu dessen Herstellung |
| JP4023773B2 (ja) | 2001-03-30 | 2007-12-19 | 株式会社東芝 | 高耐圧半導体装置 |
| JP5160001B2 (ja) | 2001-04-02 | 2013-03-13 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP4967205B2 (ja) * | 2001-08-09 | 2012-07-04 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2003249653A (ja) * | 2002-02-26 | 2003-09-05 | Fuji Electric Co Ltd | 半導体装置 |
| JP3960174B2 (ja) * | 2002-09-09 | 2007-08-15 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
| JP2004311481A (ja) | 2003-04-02 | 2004-11-04 | Toshiba Corp | 半導体装置 |
| JP4676708B2 (ja) * | 2004-03-09 | 2011-04-27 | 新電元工業株式会社 | 半導体装置の製造方法 |
| JP2005354031A (ja) * | 2004-05-13 | 2005-12-22 | Mitsubishi Electric Corp | 半導体装置 |
| JP4415767B2 (ja) | 2004-06-14 | 2010-02-17 | サンケン電気株式会社 | 絶縁ゲート型半導体素子、及びその製造方法 |
| JP2006210606A (ja) | 2005-01-27 | 2006-08-10 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| JP2006332199A (ja) * | 2005-05-24 | 2006-12-07 | Shindengen Electric Mfg Co Ltd | ＳｉＣ半導体装置 |
| JP2007123469A (ja) * | 2005-10-27 | 2007-05-17 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
| JP2007135252A (ja) * | 2005-11-08 | 2007-05-31 | Hitachi Ltd | 電力変換装置 |
| JP4867518B2 (ja) * | 2006-08-03 | 2012-02-01 | 株式会社デンソー | 半導体装置の製造方法 |
| JP4979309B2 (ja) * | 2006-08-29 | 2012-07-18 | 三菱電機株式会社 | 電力用半導体装置 |
| JP5320679B2 (ja) | 2007-02-28 | 2013-10-23 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| WO2009099182A1 (ja) | 2008-02-06 | 2009-08-13 | Rohm Co., Ltd. | 半導体装置 |
| JP2010056134A (ja) | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corp | 半導体装置 |
| JP2010206111A (ja) | 2009-03-05 | 2010-09-16 | Toshiba Corp | 半導体装置 |
| JP2011012325A (ja) | 2009-07-05 | 2011-01-20 | Bisansei Denkaisui Kenkyusho:Kk | 電解槽 |
-
2011
- 2011-01-24 JP JP2011012325A patent/JP5621621B2/ja active Active
- 2011-09-20 US US13/237,577 patent/US8614448B2/en active Active
- 2011-12-14 DE DE102011088624.9A patent/DE102011088624B4/de active Active
-
2012
- 2012-01-17 KR KR1020120005054A patent/KR101318219B1/ko active Active
- 2012-01-20 CN CN201210018534.8A patent/CN102610634B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012156207A (ja) | 2012-08-16 |
| DE102011088624A1 (de) | 2012-07-26 |
| KR20120085663A (ko) | 2012-08-01 |
| US20120187416A1 (en) | 2012-07-26 |
| JP5621621B2 (ja) | 2014-11-12 |
| US8614448B2 (en) | 2013-12-24 |
| CN102610634A (zh) | 2012-07-25 |
| KR101318219B1 (ko) | 2013-10-15 |
| DE102011088624B4 (de) | 2016-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102610634B (zh) | 半导体装置和半导体装置的制造方法 | |
| JP3764343B2 (ja) | 半導体装置の製造方法 | |
| US7645659B2 (en) | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same | |
| US20160307993A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| TWI690081B (zh) | 引入外延層場闌區的反向傳導igbt及其製備方法 | |
| CN102347355A (zh) | 最小化场阑igbt的缓冲区及发射极电荷差异的方法 | |
| WO2010038547A1 (ja) | 炭化珪素半導体装置 | |
| JP2009503850A (ja) | スイッチモード電源用の高電圧非パンチスルーｉｇｂｔ | |
| JP2013247248A (ja) | 半導体装置の製造方法 | |
| JP5326217B2 (ja) | 半導体装置およびその製造方法 | |
| JP7072513B2 (ja) | ワイドバンドギャップ半導体パワーデバイスのｉｎ－ｓｉｔｕドープ半導体ゲート電極のためのシステムおよび方法 | |
| US9236433B2 (en) | Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer | |
| KR20020053713A (ko) | 반도체장치 | |
| JP6125568B2 (ja) | 半導体用の最適化層 | |
| CN101770949B (zh) | 用于制造功率半导体器件的方法 | |
| JP4676708B2 (ja) | 半導体装置の製造方法 | |
| US9048210B2 (en) | Transistors and methods of manufacturing the same | |
| JP4372082B2 (ja) | 半導体装置とその製造方法 | |
| CN114447097B (zh) | 半导体装置 | |
| KR101571704B1 (ko) | 탄화규소 전계효과 트랜지스터의 제조방법 | |
| JP4349798B2 (ja) | 半導体装置の製造方法 | |
| JP2007123469A (ja) | 半導体装置とその製造方法 | |
| CN108321191A (zh) | 功率半导体器件及其制造方法 | |
| JP2023130240A (ja) | 炭化珪素半導体装置および炭化珪素半導体基板 | |
| KR20150093349A (ko) | 탄화규소 전계효과 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |