CN102610620B - 一种光学传感器及其内部的成像器件 - Google Patents

Abstract

本发明涉及一种光学传感器及其内部的成像器件，属于光学传感器领域。所述成像器件由多个位于成像阵列上的成像结构构成，成像结构包括一个参考单元和至少一个成像单元，参考单元和成像单元的结构相同，参考单元和成像单元相邻排列且位于成像阵列中的同一列或者同一行，成像结构的填充因子大于或者等于50%。本发明光学传感器内部的成像器件通过略微增加成像器件的面积从而消除了共模噪声对读取结果的影响；由于同一组器件中成像单元与参考单元相隔较近，工艺偏差对它们的影响大致相同，而读取结果采用它们的差模信息，因此可以消除工艺偏差对读取结果的影响。

Description

一种光学传感器及其内部的成像器件

技术领域

 本发明涉及一种传感器及其内部的成像器件，尤其涉及一种光学传感器及其内部的成像器件，属于光学传感器领域。

背景技术

光学传感器技术已经广发运用于现代科技、国防和工农业等领域。其主要采用感光元件将探测到的光波信号转换成相应的电学信号，以供后继信号处理系统进行识别、处理。

图1（a）所示为光学传感器内部单个成像器件结构示意图。每个成像器件包括控制栅极（Control Gate）CG、浮动栅极（Floating Gate）FG、源极S、漏极D与P型掺杂衬底B，而衬底B和浮动栅极FG，以及浮动栅极FG和控制栅极CG之间都采用氧化层隔离。

图1（b）所示为第一种对单个成像器件进行成像操作的示意图。当成像器件接收到光波辐射时，其衬底中将产生电子、空穴对，而电子、空穴对的数目多少与光辐射强度成正比。此时，若将成像器件的源极S、漏极D以及衬底B接到参考电势Vref，将成像器件的控制栅极CG接相对于参考电势为VP的电平，成像器件衬底表面将会产生电子堆积，在纵向电场的作用下，部分电子会发生FN（Fowler-Nordheim）隧穿，到达浮动栅极FG中，而发生FN隧穿的电子数量和衬底表面的电子数量成正比，也就和光波辐射强度成正比。因此根据以上原理就能将光波信号转换为电学信号存储在成像器件的浮动栅极FG中。

图1（c）所示为另外一种对单个成像器件进行成像操作的示意图。与第一种成像操作类似，成像器件在受到光波辐射时，衬底表面产生的电荷数目与光波辐射强度成正比。此时将成像器件的控制栅极CG接相对于参考电势为VPG的电平，漏极D接相对于参考电势为VPD的电平，源极S和衬底B接参考电势Vref，此时在器件衬底表面将产生电子堆积，且这些电荷在横向电场的作用下，将会由源极S移向漏极D，在漏极D附近成为热电子，这些热电子在漏极D附近发生碰撞电离，产生新的电子、空穴对，而部分电子在纵向电场的作用下，将穿过氧化层进入到成像器件的浮动栅极FG中，此成像方式就是沟道热电子注入（CHE，Channel-Hot-Electronic）成像。进入到浮动栅极FG中的电子同样与光波辐射的强度成正比。

图2所示为对成像器件内部信息进行读取操作的示意图。在成像器件的源极S和衬底B上施加参考电势Vref，在其漏极施加相对于参考电势为VRD的电平，在其控制栅极CG上施加一相对于参考电势为VR的电平，则在成像器件的漏极D和源极S之间就会产生电流Ids，此电流的大小与成像器件的阈值电压VT成正比，而成像器件的阈值电压VT与成像器件浮动栅极FG中的电子数量成正比，因此按此方法得到的读取电流Ids就可以反映成像器件内部所存储的电学信息。

图3所示为简单的对光学传感器内部成像器件进行成像、读取的原理性流程图。在光学传感器每次成像之前都将对成像器件进行复位操作，然后成像。在需要对成像信息进行处理时可以通过读取成像器件的漏极电流Ids得到所存储的信息，然后将此信号进行放大后可用做后继信号处理。

传统的成像器件中，读取方式大致为两种，一种是成像单元阵列与参考单元整列为两独立的模块，读取结果采用有光成像的成像单元的结果与无光成像的参考单元读取结果的差值；另外一种不采用参考单元阵列，通过先读取一遍无光成像时成像单元的结果，然后光照成像后，再读取一遍有光成像时成像单元的结果，通过外围电路得到两次结果的差值。第一种方式由于成像单元阵列与参考单元阵列距离相距较远，因为工艺偏差带来的器件性能影响较大；而第二种方式需要增加外围电路的复杂度。

发明内容

本发明针对传统的成像器件存在的上述不足，提供一种光学传感器及其内部的成像器件。    

本发明解决上述技术问题的技术方案如下：一种光学传感器内部的成像器件由多个位于成像阵列上的成像结构构成，所述成像结构包括一个参考单元和至少一个成像单元，所述参考单元和成像单元的结构相同，所述参考单元和成像单元相邻排列且位于成像阵列中的同一列或者同一行，所述参考单元不参与曝光编程，所述成像单元则参与曝光编程，所述参考单元的目的就是为了帮助准确提供初始阈值电压信息，由于芯片上物理距离非常紧密，所以这两个单元在全片进行擦除操作之后，二者有着相同的初始阈值电压，然后只对成像单元进行曝光编程，参考单元不做任何操作，所述成像结构的填充因子大于或者等于50%。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步，所述参考单元和成像单元均包括硅衬底、源极、漏极、浮动栅极和控制栅极，所述源极和漏极分别位于硅衬底的两端，所述控制栅极位于浮动栅极的上方，所述浮动栅极位于硅衬底的上方，位于所述源极和漏极之间的硅衬底通过绝缘层和浮动栅极相隔离，所述浮动栅极通过绝缘层和控制栅极相隔离。

进一步，所述成像结构包括一个参考单元、第一成像单元和第二成像单元，所述参考单元位于第一成像单元和第二成像单元之间，所述第一成像单元和第二成像单元相对于参考单元呈对称分布，所述参考单元、第一成像单元和第二成像单元位于成像阵列中的同一行或者同一列。

进一步，还包括至少一个第三成像单元和/或至少一个第四成像单元，所述第三成像单元和第一成像单元相邻排列且位于成像阵列中的同一行或者同一列，所述第四成像单元和第二成像单元相邻排列位于成像阵列中的同一行或者同一列。

进一步，所述成像结构包括一个参考单元、第一成像单元、第二成像单元和第三成像单元，所述参考单元位于第一成像单元和第二成像单元之间，所述第一成像单元和第二成像单元相对于参考单元呈对称分布，所述参考单元、第一成像单元和第二成像单元位于成像阵列中的同一行，所述第三成像单元和参考单元相邻排列且位于成像阵列中的同一列；或者所述参考单元、第一成像单元和第二成像单元位于成像阵列中的同一列，所述第三成像单元和参考单元相邻排列且位于成像阵列中的同一行。

进一步，所述成像结构包括一个参考单元、第一成像单元、第二成像单元、第三成像单元和第四成像单元，所述参考单元位于第一成像单元和第二成像单元之间，所述第一成像单元和第二成像单元相对于参考单元呈对称分布，同时，所述参考单元位于第三成像单元和第四成像单元之间，所述第三成像单元和第四成像单元相对于参考单元呈对称分布，所述参考单元、第一成像单元和第二成像单元位于成像阵列中的同一行，所述参考单元、第三成像单元和第四成像单元位于成像阵列中的同一列；或者所述参考单元、第一成像单元和第二成像单元位于成像阵列中的同一列，所述参考单元、第三成像单元和第四成像单元位于成像阵列中的同一行。

进一步，还包括至少一个第五成像单元和/或至少一个第六成像单元和/或至少一个第七成像单元和/或至少一个第八成像单元，所述第五成像单元和第一成像单元相邻排列且位于成像阵列中的同一行或者同一列，所述第六成像单元和第二成像单元相邻排列位于成像阵列中的同一行或者同一列，所述第七成像单元和第三成像单元相邻排列位于成像阵列中的同一行或者同一列，所述第八成像单元和第四成像单元相邻排列位于成像阵列中的同一行或者同一列。

进一步，所述成像结构包括一个参考单元、第一成像单元、第二成像单元、第三成像单元、第四成像单元、第五成像单元、第六成像单元、第七成像单元和第八成像单元，所述参考单元、第一成像单元、第二成像单元、第三成像单元、第四成像单元、第五成像单元、第六成像单元、第七成像单元和第八成像单元位于成像阵列上且组成一个具有三行和三列的矩形结构，所述参考单元位于该矩形结构第二行、第二列的中心位置处。

本发明还提供一种解决上述技术问题的技术方案如下：一种具有上述成像器件的光学传感器。

本发明的有益效果是：本发明光学传感器内部的成像器件在不增加外围信息读取电路复杂程度的前提下，通过略微增加成像器件的面积，使得最终对光波辐射信息的读取结果采用有光辐射时成像器件的信息和无光辐射时成像器件的成像信息之间的差模信号，从而消除了共模噪声对读取结果的影响；由于同一组器件中成像单元与参考单元相隔较近，工艺偏差对它们的影响大致相同，而读取结果采用它们的差模信息，因此可以消除工艺偏差对读取结果的影响；采用此成像器件结构以及成像、读取方法得到的光波辐射信息更加接近真实情况。

附图说明

图1为光学传感器内单个成像器件结构图以及相应的两种成像原理示意图；

图2为对光学传感器内成像器件存储信息的读取示意图；

图3为简单的成像器件成像、读取操作流程图；

图4为本发明第一较佳实施例中器件排列简化示意图；

图5为本发明第二较佳实施例中器件排列简化示意图；

图6为本发明第三较佳实施例中器件排列简化示意图；

图7为本发明第四较佳实施例中器件排列简化示意图；

图8为本发明第五较佳实施例中器件排列简化示意图；

图9为本发明其他实施例中器件排列简化示意图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

图4（a）所示为本发明第一较佳实施例的每组成像结构包括两个单元的器件结构示意图之一。此实施例中每组所包含的两个单元分布在同一行上，其中C0为参考单元，C1为成像单元。参考单元C0和成像单元C1具有完全相同的结构，并呈现对称分布，因此它们的位置可以相互交换。图4（b）所示为本发明第一较佳实施例的每组成像结构包括两个单元的器件结构示意图之二。此实施例中每组所包含的两个单元分布在同一列上，其中C0为参考单元，C1为成像单元。参考单元C0和成像单元C1具有完全相同的结构，并呈现对称分布，因此它们的位置可以相互交换。由图可知，本实施例的两种器件结构的填充因子大约为50%。而光学传感器内部所有器件都是由若干如此排列的组构成。

图5（a）所示为本发明的第二较佳实施例的每组成像结构包括三个单元的器件排列简化示意图之一。此实施例中每组所包含的三个单元分布在同一行上，其中中间白色方块为参考单元C0，两边斜线方块分别为第一成像单元C1和第二成像单元C2，并且参考单元C0、第一成像单元C1和第二成像单元C2采用完全相同的设计，且由于第一成像单元C1和第二成像单元C2的位置关于参考单元C0对称分布，因此它们的位置可以相互调换。图5（b）所示为本发明的第二较佳实施例的每组成像结构包括三个单元的器件排列简化示意图之二。此实施例中每组所包含的是哪个单元分布在同一列上，其中中间白色方块为参考单元C0，上下斜线方块分别为第一成像单元C1和第二成像单元C2，并且参考单元C0、第一成像单元C1和第二成像单元C2采用完全相同的设计，且由于第一成像单元C1和第二成像单元C2的位置关于参考单元C0对称分布，因此它们的位置可以相互调换。由图可知，本实施例的两种器件结构的填充因子大约为66.7%，器件整体面积可以比第一实施例有所减小。而光学传感器内部所有器件都是由若干如此排列的组构成。

图6（a）所示为本发明的第三较佳实施例的每组成像结构包括四个单元的器件排列简化图之一。此实施例中每组所包含的四个单元分别为参考单元C0、第一成像单元C1、第二成像单元C2和第三成像单元C3。其中第一成像单元C1、第二成像单元C2与参考单元C0分布在同一行上，且位于参考单元的两侧，而第三成像单元C3与参考单元C0位于同一列上且位于参考单元的上方。由于第一成像单元C1、第二成像单元C2和第三成像单元C3具有完全相同的结构，因此它们的位置可以位于与参考单元C0处于同一行或者出于同一列的相邻四个位置中的任意三个位置，由此产生本实施例中四个单元的其他三种器件排列分布简化图，如图6（b）、图6（c）、图6（d）所以，且第一成像单元C1、第二成像单元C2和第三成像单元C3的在本实施例中的位置可以相互调换。由图可知，本实施例的两种器件结构的填充因子大约为75%，器件整体面积可以比第二实施例有所减小。而光学传感器内部所有器件都是由若干如此排列的组构成。

图7所示为本发明的第四较佳实施例的每组成像结构包括五个单元的器件排列简化图。此实施例中每组所包含的五个单元分别为参考单元C0、第一成像单元C1、第二成像单元C2、第三成像单元C3和第四成像单元C4。其中参考单元C0位于这一组器件的最中央，第一成像单元C1和第二成像单元C2与成像单元C0位于同一行，且分布于成像单元C0的两侧，第三成像单元C3和第四成像单元C4与参考单元C0位于同一列，且分布于成像单元C0的两侧。由于第一成像单元C1、第二成像单元C2、第三成像单元C3和第四成像单元C4的器件结构完全相同，因此它们在图中的位置可以相互调换。由图可知，本实施例的两种器件结构的填充因子大约为80%，器件整体面积可以比第三实施例有所减小。而光学传感器内部所有器件都是由若干如此排列的组构成。

图8所示为本发明的第五较佳实施例的每组成像结构包括九个单元C0、C1、C2、C3、C4、C5、C6、C7和C8的器件排列简化图。这组器件中的九个器件呈现出一个三行、三列的阵列，其中位于最中央的，第二排、第二列的单元作为参考单元C0，其余八个单元作为成像单元。由于此8个成像单元的器件结构完全相同，因此它们在图中的位置可以相互调换。由图可知，本实施例的两种器件结构的填充因子大约为88.9%，器件整体面积可以比第四实施例有所减小。而光学传感器内部所有器件都是由若干如此排列的组构成。

图9所示为其他四种较佳实施例中每组成像结构的排列简化示意图。其中白色方块都代表成像单元，其它斜线方块代表成像单元。不失一般性，这些实施列中的器件排布都具有权利要求1中所述的特征。

可以理解的是，图1至图9中的单元图形（四边形或六边形）仅是用来代表成像单元或者参考单元，并不是代表成像单元和参考单元的实际形状，采用这种方式只是用来表示成像单元与参考单元的相对位置，用何种形状来代表此成像单元或者参考单元并无实际意义，只是为了图形整体的美观，成像单元和参考单元之间排列的可能性会有很多，在此不再一一例举，但是具有“所述成像器件由多个位于成像阵列上的成像结构构成，所述成像结构包括一个参考单元和至少一个成像单元，所述参考单元和成像单元的结构相同，所述参考单元用于提供成像器件初始阈值电压的准确值，所述参考单元和成像单元相邻排列且位于成像阵列中的同一列或者同一行，所述成像结构的填充因子大于或者等于50%”特征的成像器件都在本发明的保护范围内。

综上所述，本发明在不增加外围电路复杂度的前提下，通过略微增加成像单元的面积，可有效的消除噪声及工艺偏差等对成像信息的影响，使得最终得到的成像信息更加符合实际情况。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种光学传感器内部的成像器件，其特征在于，所述成像器件由多个位于成像阵列上的成像结构构成，所述成像结构包括一个参考单元和至少一个成像单元，所述参考单元和成像单元的结构相同，所述参考单元用于提供成像器件初始阈值电压的准确值，所述参考单元和成像单元相邻排列且位于成像阵列中的同一列或者同一行，所述成像结构的填充因子大于或者等于50％；所述成像结构包括一个参考单元、第一成像单元、第二成像单元、第三成像单元、第四成像单元、至少一个第五成像单元和/或至少一个第六成像单元和/或至少一个第七成像单元和/或至少一个第八成像单元，所述参考单元位于第一成像单元和第二成像单元之间，所述第一成像单元和第二成像单元相对于参考单元呈对称分布，同时，所述参考单元位于第三成像单元和第四成像单元之间，所述第三成像单元和第四成像单元相对于参考单元呈对称分布，所述参考单元、第一成像单元和第二成像单元位于成像阵列中的同一行，所述参考单元、第三成像单元和第四成像单元位于成像阵列中的同一列；或者所述参考单元、第一成像单元和第二成像单元位于成像阵列中的同一列，所述参考单元、第三成像单元和第四成像单元位于成像阵列中的同一行；所述第五成像单元和第一成像单元相邻排列且位于成像阵列中的同一行或者同一列，所述第六成像单元和第二成像单元相邻排列位于成像阵列中的同一行或者同一列，所述第七成像单元和第三成像单元相邻排列位于成像阵列中的同一行或者同一列，所述第八成像单元和第四成像单元相邻排列位于成像阵列中的同一行或者同一列。

2.根据权利要求1所述的光学传感器内部的成像器件，其特征在于，所述参考单元和成像单元均包括硅衬底、源极、漏极、浮动栅极和控制栅极，所述源极和漏极分别位于硅衬底的两端，所述控制栅极位于浮动栅极的上方，所述浮动栅极位于硅衬底的上方，位于所述源极和漏极之间的硅衬底通过绝缘层和浮动栅极相隔离，所述浮动栅极通过绝缘层和控制栅极相隔离。

3.一种具有如权利要求1或2任一所述成像器件的光学传感器。