CN102593231A - 光传感器及其制造方法 - Google Patents
光传感器及其制造方法 Download PDFInfo
- Publication number
- CN102593231A CN102593231A CN2011103965188A CN201110396518A CN102593231A CN 102593231 A CN102593231 A CN 102593231A CN 2011103965188 A CN2011103965188 A CN 2011103965188A CN 201110396518 A CN201110396518 A CN 201110396518A CN 102593231 A CN102593231 A CN 102593231A
- Authority
- CN
- China
- Prior art keywords
- silicon layer
- intrinsic silicon
- oxide semiconductor
- semiconductor layer
- type doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 107
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 107
- 239000010703 silicon Substances 0.000 claims abstract description 107
- 239000004065 semiconductor Substances 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 230000003287 optical effect Effects 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000002425 crystallisation Methods 0.000 claims description 4
- 230000008025 crystallization Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 150
- 239000010408 film Substances 0.000 description 62
- 150000002500 ions Chemical class 0.000 description 15
- 239000000463 material Substances 0.000 description 13
- 239000012535 impurity Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 238000002161 passivation Methods 0.000 description 3
- 229910016048 MoW Inorganic materials 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910020286 SiOxNy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
- H10F30/2235—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier the devices comprising Group IV amorphous materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/121—The active layers comprising only Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/20—Electrodes
- H10F77/206—Electrodes for devices having potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/30—Coatings
- H10F77/306—Coatings for devices having potential barriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种光传感器及其制造方法，该光传感器包括：本征硅层，形成在基底上；P型掺杂区域，与本征硅层形成在同一平面内；以及氧化物半导体层，形成在本征硅层之上或之下，并且与本征硅层的整个区域叠置。
Description
本申请参照于2011年1月5日在先提交到韩国知识产权局、适时指定序列号为10-2011-0001074的申请，将该申请包含于此并要求其全部权益。
技术领域
本发明涉及光传感器及其制造方法。
背景技术
具有P-I-N结构的光传感器是将光信号转换成电信号的半导体器件。在具有P-I-N结构的光传感器中，可以将负电压施加到P型掺杂区域，并可以将正电压施加到N型掺杂区域。在该状态下，如果光入射到光传感器上，入射光的能量导致在本征区内产生电子和空穴，或者导致在N/P型掺杂区域内产生电子和空穴，然后使电子和空穴扩散到本征区。结果，电流因本征区的反向电场而流过光传感器。在这点上，更多的光或更高的能量导致更多的电流流过光传感器，并且晶体管根据电流的量输出电信号，从而操作光传感器。
为了形成P-I-N结构，需要两轮的掺杂工艺(也就是，P型掺杂和N型掺杂)，这使制造工艺复杂化并使制造成本提高。
发明内容
本发明提供了一种包括氧化物半导体的光传感器，该光传感器无需附加的掩模工艺来制造。
本发明还提供了一种无需附加的掩模来制造包括氧化物半导体的光传感器的方法。
然而，本发明不限于这里阐述的公开。通过参照下面给出的对本发明的详细描述，本发明的多个方面对本发明所述领域的普通技术人员将变得更明显。
根据本发明的一方面，光传感器包括：本征硅层，形成在基底上；P型掺杂区域，与本征硅层形成在同一平面内；以及氧化物半导体层，形成在本征硅层之上或之下，并且与本征硅层的整个区域叠置。
根据本发明的另一方面，光传感器包括：本征硅层，形成在基底上；P型掺杂区域，与本征硅层形成在同一平面内；氧化物半导体层，形成在本征硅层之上或之下并直接接触本征硅层的整个区域；绝缘膜，形成在具有本征硅层、P型掺杂区域和氧化物半导体层的基底的整个区域上；第一接触孔，形成在绝缘膜中并暴露P型掺杂区域；第二接触孔，形成在绝缘膜中并暴露氧化物半导体层的预定区域；第一电极，形成在第一接触孔中并形成在绝缘膜上，以与P型掺杂区域接触；以及第二电极，形成在第二接触孔中并形成在绝缘膜上，以与氧化物半导体层接触。
根据本发明的另一方面，一种制造光传感器的方法包括：在基底上形成本征硅层；在本征硅层的区域中形成P型掺杂区域；在本征硅层之上或之下形成氧化物半导体层，其中，氧化物半导体层与本征硅层的整个区域叠置。
附图说明
当结合附图考虑时，通过参照下面的详细描述，本发明的更全面的理解和本发明的许多附加的优点将更明显同时变得更好理解，在附图中，相同的标号表示相同或相似的组件，其中：
图1是根据本发明第一示例性实施例的光传感器的示意性剖视图；
图2是根据本发明第二示例性实施例的光传感器的示意性剖视图；
图3是包括根据本发明第一示例性实施例的光传感器的平板显示器(FPD)的示意性剖视图；
图4至图7是示出制造根据本发明第一示例性实施例的光传感器的方法的剖视图；以及
图8至图13是示出制造根据本发明第二示例性实施例的光传感器的方法的剖视图。
具体实施方式
通过参照下面对示例性实施例和附图的详细描述，本发明和完成本发明的方法的优点和特征会更易于理解。然而，本发明可以以许多不同的形式实施并且不应被解释为局限于这里提出的实施例。相反，提供这些实施例使得本公开将是彻底的和完全的，这些实施例将本发明的构思充分地传达给本领域技术人员，并且本发明将仅由权利要求限定。在附图中，为了清楚起见，会夸大元件的尺寸和相对尺寸。在整个说明书中，相同的标号代表相同的元件。如这里所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和全部组合。
这里使用的术语仅为了描述特定实施例的目的，而不意图限制本发明。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“由...制成”时，说明存在所述组件、步骤、操作和/或元件，但不排除存在或附加一个或多个其它组件、步骤、操作、元件和/或它们的组。
将理解的是，虽然在这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应该受这些术语的限制。这些术语仅用来将一个元件与另一元件区别开来。因此，在不脱离本发明教导的情况下，下面讨论的第一元件可被称为第二元件。
这里参照作为本发明理想实施例的示意图的平面图和剖面图来描述本发明的实施例。这样，预计会出现例如由制造技术和/或公差引起的图示的形状的变化。因此，本发明的实施例不应该被解释为局限于在此示出的区域的具体形状，而将包括例如由制造导致的形状偏差。因此，在图中示出的区域本质上是示意性的，它们的形状并不意图示出装置的区域的精确形状，且不意图限制本发明的范围。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里清楚地定义，否则这些术语(诸如在通用字典中定义的术语)应该被解释为具有与相关领域的上下文中它们的意思一致的意思，而不应以理想的或者过于正式的含义来理解。
现在将参照图1来描述根据本发明第一示例性实施例的光传感器。
图1是根据本发明第一示例性实施例的光传感器的示意性剖视图。
参照图1，根据第一示例性实施例的光传感器包括形成在基底10上的氧化物半导体层12、本征硅层13、P型掺杂区域14、第一电极20和第二电极21。
基底10可以为绝缘基底、塑料基底或石英基底等，所述绝缘基底由包含SiO2作为主成分的玻璃材料制成。缓冲层11可以形成在基底10上以使基底10平坦化并防止杂质元素渗透到基底10中。缓冲层11可以由SiO2、SiNx或SiOxNy制成。缓冲层11是可选的。
氧化物半导体层12形成在缓冲层11上。氧化物半导体层12可以包括Hf氧化物、Zn氧化物、In氧化物、Ga氧化物、Sn氧化物、Ti氧化物、InZn氧化物、InSn氧化物、HfInZn氧化物、GaInZn氧化物或它们的组合。氧化物半导体层12具有类似于传统的P-I-N二极管中的N型半导体的功能。在HfInZn氧化物中，即，在HfInZnOx(其中，0＜x≤2.5)中，可以存在于晶格的外部或因自然发生的Zn间隙和O空位而与O结合失败的Zn2+用作受体。因此，HfInZn氧化物用作N型半导体。相似地，Hf氧化物、Zn氧化物、In氧化物、Ga氧化物、Sn氧化物、Ti氧化物、InZn氧化物、InSn氧化物、GaInZn氧化物可以因O空位而用作N型半导体。例如，氧化物半导体层12可以是HfInZn氧化物或GaInZn氧化物。
氧化物半导体层12可以具有0.03μm至1μm的厚度。当氧化物半导体层12的厚度在上述范围内时，可以流过适量的电流。例如，氧化物半导体层12的厚度可以为0.05μm。
本征硅层13和P型掺杂区域14形成在氧化物半导体层12上。本征硅层13和P型掺杂区域14处于同一平面内以形成水平结构。另一方面，本征硅层13和P型掺杂区域14与设置在它们之下的氧化物半导体层12形成垂直结构。本征硅层13和P型掺杂区域14堆叠在氧化物半导体层12上。当本征硅层13结合到逸出功高的P型掺杂区域14和逸出功相对低的氧化物半导体层12时，足够厚的耗尽区形成在它们的接合处，这样导致整流(rectification)。
本征硅层13可以由多晶硅或非晶硅制成。本征硅层13的厚度可以为0.03μm至1μm。当本征硅层13的厚度在上述范围内时，本征硅层13的电阻值不会变得过高或过低，而可以维持在合适的范围内。例如，本征硅层13的厚度可以为0.05μm。
可以通过将第IIIA族的杂质离子植入到设置在基底10上的本征硅层13的区域中来形成P型掺杂区域14。例如，可以将作为第IIIA族杂质离子的硼(B)离子、BF2离子或B2H5离子植入到本征硅层13的区域中来形成P型掺杂区域14。P型掺杂区域14还可以是外延层、化学气相沉积(CVD)层或扩散层。P型掺杂区域14具有比氧化物半导体层12的逸出功高的逸出功，并具有低的电阻率。
P型掺杂区域14的厚度可以为0.03μm至1μm。当P型掺杂区域14的厚度在上述范围内时，可以流过适量的电流。例如，P型掺杂区域14的厚度可以为0.05μm。P型掺杂区域14中的离子浓度可以为1010至1016原子/cm2。如果P型掺杂区域14的离子浓度为1010原子/cm2或更大，则在接收光时，适量的光电流开始流过。如果P型掺杂区域14的离子浓度为1016原子/cm2或更小，则由接收的光产生的光电流既不重组也不受阻。因此，能够防止光电流的过度增大。例如，P型掺杂区域14的离子浓度可以为大约1012原子/cm2。
在根据第一示例性实施例的光传感器中，氧化物半导体层12的侧壁可以与P型掺杂区域14的侧壁对齐。也就是说，可以使用相同的掩模来图案化氧化物半导体层12和具有P型掺杂区域14的本征硅层13。因此，无需附加的掩模来图案化氧化物半导体层12。此外，从本征硅层13得到的光效率和从氧化物半导体层12得到的光效率结合，从而提高了光传感器的光效率。
P型掺杂区域14和本征硅层13的整个区域与氧化物半导体层12叠置并直接接触氧化物半导体层12。由于氧化物半导体层12和本征硅层13相互接触，而不是通过接触孔接触，所以不需要形成接触孔的附加掩模。
绝缘膜15形成在具有P型掺杂区域14和本征硅层13的基底10上。绝缘膜15可以形成在基底10的整个表面上。绝缘膜15可以包括第一绝缘膜16和第二绝缘膜17。第一绝缘膜16和第二绝缘膜17可以由SiNx、SiO2或SiOxNy制成。如果根据本发明第一示例性实施例的光传感器形成在其上形成有薄膜晶体管(TFT)的基底上，则第一绝缘膜16可以与使TFT的栅电极和半导体层彼此绝缘的栅极绝缘膜相同，并且第二绝缘膜17可以与使TFT的栅电极与TFT的源电极和漏电极绝缘的层间绝缘膜相同。
与P型掺杂区域14接触的第一电极20和与氧化物半导体层12接触的第二电极21可以形成在绝缘膜15上。第一电极20通过形成在绝缘膜15中的第一接触孔18与P型掺杂区域14接触，第二电极21通过形成在绝缘膜15中的第二接触孔19与氧化物半导体层12接触。
第一电极20和第二电极21可以由从Mo、W、MoW、Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li和Ca中选择的一种或多种材料制成。另外，第一电极20和第二电极21可以由从ITO、IZO、ZnO和In2O3中选择的一种或多种材料制成。
现在将参照图2来描述根据本发明第二示例性实施例的光传感器。
图2是根据本发明第二示例性实施例的光传感器的示意性剖视图。与图1中示出的元件基本相同的元件由相同的标号表示，因此将省略对这些元件的详细描述。
参照图2，根据第二示例性实施例的光传感器与根据第一示例性实施例的光传感器的不同之处在于：本征硅层13和P型掺杂区域14形成在缓冲层11上，而氧化物半导体层12形成在本征硅层13上。氧化物半导体层12堆叠在本征硅层13和P型掺杂区域14上。
在根据第二示例性实施例的光传感器中，氧化物半导体层12的侧壁可以与本征硅层13的侧壁对齐。也就是说，可以使用相同的掩模来图案化氧化物半导体层12和本征硅层13。因此，无需附加的掩模来图案化氧化物半导体层12。另外，从本征硅层13得到的光效率和从氧化物半导体层12得到的光效率结合，从而提高了光传感器的光效率。
氧化物半导体层12的整个区域与本征硅层13叠置并直接接触本征硅层13。可选择地，氧化物半导体层12的整个区域可以与本征硅层13的整个区域和P型掺杂区域14的一部分叠置并直接接触本征硅层13的整个区域和P型掺杂区域14的一部分。由于氧化物半导体层12和本征硅层13彼此直接接触，而不是通过接触孔接触，所以不需要形成接触孔的附加掩模。
现在将参照图3来描述包括根据本发明第一示例性实施例的光传感器的平板显示器(FPD)。
图3是包括根据本发明第一示例性实施例的光传感器的FPD的示意性剖视图。
参照图3，FPD可以包括传感器区域S和像素区域P，在传感器区域S中形成有光传感器，在像素区域P中形成有显示元件和用于驱动显示元件的TFT。在传感器区域S中，可以形成在图1或图2中示出的光传感器。虽然图3中示出了图1中的光传感器，但也可以应用图2中的光传感器。
像素区域P包括一个或多个像素区域TFT。在图3中，为了简便起见，示出了直接连接到像素电极37的一个像素区域TFT。然而，本发明不限于此。如果需要，则除了像素区域TFT之外，还可以在像素区域P中包括诸如开关元件和电容器的各种元件。
像素区域P的缓冲层41可以与传感器区域S的缓冲层11相同。像素区域P的半导体层31形成在像素区域P的缓冲层41上，半导体层31可以由与传感器区域S的本征硅层13相同的硅层形成。类似于传感器区域S的P型掺杂区域14，像素区域P中的半导体层31的源区33和漏区34可以分别是用P型杂质掺杂的区域。
栅极绝缘膜46形成在像素区域P的半导体层31上。栅极绝缘膜46可以与传感器区域S的第一绝缘膜16相同。栅电极32形成在像素区域P的栅极绝缘膜46上。层间绝缘膜47形成在像素区域P的栅电极32上。层间绝缘膜47可以与传感器区域S的第二绝缘膜17相同。
连接到半导体层31的源区33的源电极35和连接到半导体层31的漏区34的漏电极36形成在像素区域P的层间绝缘膜47上。像素区域P的源电极35可以由与传感器区域S的第一电极20相同的材料制成，像素区域P的漏电极36可以由与传感器区域S的第二电极21相同的材料制成。也就是说，可以在传感器区域S的第二绝缘膜17和像素区域P的层间绝缘膜47上形成导电膜，然后对导电膜进行图案化来分别形成像素区域P的源电极35和漏电极36以及传感器区域S的第一电极20和第二电极21。
第三绝缘膜22可以分别形成在传感器区域S的第一电极20和第二电极21上，并且钝化膜52可以分别形成在像素区域P的源电极35和漏电极36上。第三绝缘膜22可以与钝化膜52相同。
电连接到源电极35或漏电极36的像素电极37可以形成在像素区域P的钝化膜52上。当形成像素电极37时，也可以通过使用与用于形成像素电极37的层相同的层在传感器区域S中形成电连接到第一电极20的第三电极23和电连接到第二电极21的第四电极24。
虽然图3中未示出哪个显示元件设置在像素电极37上，但是各种显示元件可以位于像素区域P中。例如，共电极(未示出)可以形成在像素电极37上，并且具有有机发光层(未示出)的有机发光二极管(OLED)可以形成在像素电极37和共电极之间。
当将根据本发明示例性实施例的任意一种光传感器应用在具有TFT的平板显示器(FPD)中时，可以使用用于TFT的绝缘膜，并且无需形成附加的绝缘膜。此外，由于使用相同的掩模来图案化氧化物半导体层和本征硅层，所以无需或者不用使用附加的掩模。
现在将参照图1和图4至图7来描述制造根据本发明第一示例性实施例的光传感器的方法。
图4至图7是示出制造根据本发明第一示例性实施例的光传感器的方法的剖视图。与图1中示出的元件基本相同的元件由相同标号表示，因此将省略对这些元件的详细描述。
参照图4，在基底10上顺序地形成缓冲层11、氧化物半导体层12和本征硅层13。基底10可以是绝缘基底、塑料基底、石英基底等，其中，绝缘基底由包含SiO2作为主成分的玻璃材料制成。可以使用SiO2、SiNx和SiOxNy中任意一种来形成缓冲层11。缓冲层11是可选的。
氧化物半导体层12可以由Hf氧化物、Zn氧化物、In氧化物、Ga氧化物、Sn氧化物、Ti氧化物、InZn氧化物、InSn氧化物、HfInZn氧化物、GaInZn氧化物或它们的组合制成。可以在低温下通过RF磁控溅射来形成氧化物半导体层12，并可以将氧化物半导体层12形成为厚度为0.03μm至1μm。当氧化物半导体层12的厚度在上述范围内时，可以流过适量的电流。例如，氧化物半导体层12的厚度可以为0.05μm。上面建议的用于形成氧化物半导体层12的材料、方法和工艺条件仅仅是示例，本发明不限于此。可以使用各种材料、方法和工艺条件来形成氧化物半导体层12。
可以将本征硅层13形成为多晶硅层或非晶硅层。当将本征硅层13形成为非晶硅层时，可以使用例如SiH4气体通过化学气相沉积(CVD)来形成本征硅层13。当将本征硅层13形成为多晶硅层时，可以沉积非晶硅层，然后使用诸如固相晶化(SPC)、激光晶化或利用金属的晶化方法的传统晶化方法来将非晶硅层晶化成多晶硅层。
在本征硅层13上形成第一光致抗蚀剂图案101。
参照图5，使用第一光致抗蚀剂图案101作为蚀刻掩模来蚀刻本征硅层13和氧化物半导体层12。可以使用公知的蚀刻利或蚀刻气体来湿法蚀刻或干法蚀刻本征硅层13和氧化物半导体层12。可以单独地蚀刻本征硅层13和氧化物半导体层12。
参照图6，去除第一光致抗蚀剂图案101，然后在具有蚀刻的本征硅层13和蚀刻的氧化物半导体层12的基底10的整个表面上形成第一绝缘膜16。第一绝缘膜16可以通过例如CVD由SiNx、SiO2或SiOxNy形成。
在第一绝缘膜16上形成阻挡膜102，并暴露第一绝缘膜16的与本征硅层13的将形成P型掺杂区域14的区域对应的区域。阻挡膜102可以由光致抗蚀剂材料制成。然而，本发明不限于此。例如，阻挡膜102也可以由SiO2或Si3N4制成。
接下来，将第IIIA族杂质离子植入到本征硅层13的与第一绝缘膜16被阻挡膜102暴露的区域对应的区域中，从而形成P型掺杂区域14。用于第IIIA族杂质离子植入的材料可以是B离子、BF2离子和B2H5离子中的任意一种。可以将P型掺杂区域14形成为厚度为0.03μm至1μm，并且可以以5KeV至50KeV的能量、1010至1016原子/cm2的剂量来植入离子。用于P型掺杂的材料、方法和工艺条件不限于上面的示例，并且可以改变。
参照图7，去除阻挡膜102，然后在第一绝缘膜16上形成第二绝缘膜17。接下来，分别去除第一绝缘膜16和第二绝缘膜17每个中的预定区域，以形成暴露P型掺杂区域14的第一接触孔18和暴露氧化物半导体层12的预定区域的第二接触孔19。
参照图1，在基底10的具有第一接触孔18和第二接触孔19的整个表面上形成导电膜，然后对导电膜进行图案化以形成第一电极20和第二电极21。导电膜可以通过CVD或溅射由从Mo、W、MoW、Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li和Ca中选择的一种或多种材料形成，或者由从ITO、IZO、ZnO和In2O3中选择的一种或多种材料形成。
现在将参照图2和图8至图11来描述制造根据本发明第二示例性实施例的光传感器的方法。
图8至图13是示出制造根据本发明第二示例性实施例的光传感器的方法的剖视图。与图1至图7中示出的元件基本相同的元件由相同标号的表示，因此将省略对这些元件的详细描述。
参照图8，在基底10上顺序地形成缓冲层11和本征硅层13。在本征硅层13上形成第一光致抗蚀剂图案101。
参照图9，使用第一光致抗蚀剂图案101作为蚀刻掩模来蚀刻本征硅层13。然后，去除第一光致抗蚀剂图案101。
参照图10，在去除第一光致抗蚀剂图案101之后，在蚀刻的本征硅层13上形成阻挡膜102并暴露本征硅层13的将形成P型掺杂区域14的区域。将第IIIA族杂质离子植入到本征硅层13的被阻挡膜102暴露的区域中，从而形成P型掺杂区域14。
参照图11，去除阻挡膜102，然后在具有蚀刻的本征硅层13和P型掺杂区域14的基底10的整个表面上形成氧化物半导体层12。接下来，在氧化物半导体层12上形成第二光致抗蚀剂图案103。可以使用用于形成第一光致抗蚀剂图案101的掩模来形成第二光致抗蚀剂图案103。
参照图12，使用第二光致抗蚀剂图案103作为蚀刻掩模来蚀刻氧化物半导体层12。然后，去除第二光致抗蚀剂图案103，并在具有蚀刻的氧化物半导体层12的基底10的整个表面上顺序地形成第一绝缘膜16和第二绝缘膜17。
参照图13，分别去除第一绝缘膜16和第二绝缘膜17每个中的预定区域，以形成暴露P型掺杂区域14的第一接触孔18和暴露氧化物半导体层12的预定区域的第二接触孔19。
参照图2，在具有第一接触孔18和第二接触孔19的基底10的整个表面上形成导电膜，然后对导电膜进行图案化以形成第一电极20和第二电极21。
虽然已参照本发明的示例性实施例具体地示出和描述了本发明，但是本领域普通技术人员将理解的是，在不脱离本发明的由权利要求限定精神和范围的情况下，可以在此做出形式和细节上的各种改变。示例性实施例应该仅以描述的意义进行考虑，而不是为了限制的目的。
Claims (19)
1.一种光传感器，所述光传感器包括：
本征硅层，形成在基底上；
P型掺杂区域，与本征硅层形成在同一平面内；以及
氧化物半导体层，相邻于本征硅层形成并且与本征硅层的整个区域叠置。
2.如权利要求1所述的光传感器，其中，氧化物半导体层与本征硅层的所述整个区域直接接触。
3.如权利要求1所述的光传感器，其中，氧化物半导体层形成在本征硅层之下，并且P型掺杂区域的侧壁与氧化物半导体层的侧壁对齐。
4.如权利要求1所述的光传感器，其中，氧化物半导体层形成在本征硅层上，并且本征硅层的侧壁与氧化物半导体层的侧壁对齐。
5.如权利要求1所述的光传感器，其中，本征硅层是多晶硅层和非晶硅层中的一种。
6.如权利要求1所述的光传感器，其中，氧化物半导体层包含Hf氧化物、Zn氧化物、In氧化物、Ga氧化物、Sn氧化物、Ti氧化物、InZn氧化物、InSn氧化物、HfInZn氧化物、GaInZn氧化物和它们的组合中的一种。
7.如权利要求1所述的光传感器，所述光传感器还包括形成在具有本征硅层、P型掺杂区域和氧化物半导体层的基底的整个区域上的绝缘膜。
8.如权利要求7所述的光传感器，其中，绝缘膜包括第一绝缘膜和形成在第一绝缘膜上的第二绝缘膜。
9.如权利要求7所述的光传感器，所述光传感器还包括第一接触孔和第二接触孔，第一接触孔形成在绝缘膜中并暴露P型掺杂区域，第二接触孔形成在绝缘膜中并暴露氧化物半导体层的预定区域。
10.如权利要求9所述的光传感器，所述光传感器还包括第一电极和第二电极，第一电极形成在第一接触孔内并形成在绝缘膜上以与P型掺杂区域接触，第二电极形成在第二接触孔内并形成在绝缘膜上以与氧化物半导体层接触。
11.如权利要求1所述的光传感器，所述光传感器还包括形成在基底与本征硅层和氧化物半导体层之一之间的缓冲层。
12.一种光传感器，所述光传感器包括：
本征硅层，形成在基底上；
P型掺杂区域，与本征硅层形成在同一平面内；
氧化物半导体层，与本征硅层相邻地形成并直接接触本征硅层的整个区域；
绝缘膜，形成在具有本征硅层、P型掺杂区域和氧化物半导体层的基底的整个表面上；
第一接触孔和第二接触孔，第一接触孔形成在绝缘膜中并暴露P型掺杂区域，第二接触孔形成在绝缘膜中并暴露氧化物半导体层的预定区域；
第一电极，形成在第一接触孔中并形成在绝缘膜上，以与P型掺杂区域接触；以及
第二电极，形成在第二接触孔中并形成在绝缘膜上，以与氧化物半导体层接触。
13.一种制造光传感器的方法，所述方法包括以下步骤：
在基底上形成氧化物半导体层；
在氧化物半导体层上形成本征硅层；以及
在本征硅层的区域中形成P型掺杂区域，
其中，氧化物半导体层与本征硅层的整个区域叠置。
14.如权利要求13所述的方法，其中，在基底上形成氧化物半导体层、本征硅层和P型掺杂区域的步骤包括：
在基底上顺序地堆叠氧化物半导体层和本征硅层；
在本征硅层上形成第一光致抗蚀剂图案；
使用第一光致抗蚀剂图案作为蚀刻掩模蚀刻本征硅层和氧化物半导体层；以及
通过将第IIIA族杂质离子植入到本征硅层的区域中形成P型掺杂区域。
15.如权利要求14所述的方法，其中，通过将第IIIA族杂质离子植入到本征硅层的区域中形成P型掺杂区域的步骤包括：
在本征硅层上形成阻挡膜以暴露本征硅层的将形成P型掺杂区域的区域；以及
将第IIIA族杂质离子植入到本征硅层的暴露的区域中。
16.一种制造光传感器的方法，所述方法包括以下步骤：
在基底上形成本征硅层；
在本征硅层的区域中形成P型掺杂区域；以及
在本征硅层上形成氧化物半导体层，其中，氧化物半导体层与本征硅层的整个区域叠置。
17.如权利要求16所述的方法，其中，在基底上形成本征硅层、P型掺杂区域和氧化物半导体层的步骤包括：
在基底上形成本征硅层；
在本征硅层上形成第一光致抗蚀剂图案；
使用第一光致抗蚀剂图案作为蚀刻掩模蚀刻本征硅层；
通过将第IIIA族杂质离子植入到本征硅层的区域中形成P型掺杂区域；
在本征硅层上形成氧化物半导体层；
在氧化物半导体层上形成第二光致抗蚀剂图案；以及
使用第二光致抗蚀剂图案作为蚀刻掩模蚀刻氧化物半导体层。
18.如权利要求17所述的方法，其中，使用用于形成第一光致抗蚀剂图案的掩模来形成第二光致抗蚀剂图案。
19.如权利要求13或16所述的方法，其中，形成本征硅层的步骤包括：形成非晶硅层，并将非晶硅层晶化成多晶硅层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2011-0001074 | 2011-01-05 | ||
| KR1020110001074A KR101793534B1 (ko) | 2011-01-05 | 2011-01-05 | 포토센서 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102593231A true CN102593231A (zh) | 2012-07-18 |
| CN102593231B CN102593231B (zh) | 2016-08-31 |
Family
ID=46379965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110396518.8A Active CN102593231B (zh) | 2011-01-05 | 2011-11-29 | 光传感器及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8742413B2 (zh) |
| KR (1) | KR101793534B1 (zh) |
| CN (1) | CN102593231B (zh) |
| TW (1) | TWI620309B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102706723B1 (ko) * | 2018-03-07 | 2024-09-20 | 삼성디스플레이 주식회사 | 표시 패널 및 그 제조 방법 |
| KR102619290B1 (ko) | 2018-12-04 | 2023-12-28 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시장치 |
| KR102758098B1 (ko) | 2020-12-29 | 2025-01-22 | 에이디알씨 주식회사 | 산화물 반도체의 결정화 방법, 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 표시 패널 및 전자 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060258080A1 (en) * | 2005-05-11 | 2006-11-16 | Nec Lcd Technologies, Ltd. | Vertical diode, matrix position sensitive apparatus and manufacturing method of the same |
| WO2010100824A1 (ja) * | 2009-03-03 | 2010-09-10 | シャープ株式会社 | フォトダイオード、フォトダイオードを備えた表示装置及びその製造方法 |
| US20100276773A1 (en) * | 2006-04-28 | 2010-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion element and manufacturing method of photoelectric conversion element |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0219771D0 (en) * | 2002-08-24 | 2002-10-02 | Koninkl Philips Electronics Nv | Manufacture of electronic devices comprising thin-film circuit elements |
| US6846734B2 (en) | 2002-11-20 | 2005-01-25 | International Business Machines Corporation | Method and process to make multiple-threshold metal gates CMOS technology |
| US7397101B1 (en) * | 2004-07-08 | 2008-07-08 | Luxtera, Inc. | Germanium silicon heterostructure photodetectors |
| WO2006080099A1 (ja) * | 2005-01-25 | 2006-08-03 | Kodenshi Corporation | 半絶縁性酸化亜鉛半導体薄膜とシリコンとのヘテロ接合を有する光ダイオード |
| US20060258020A1 (en) | 2005-05-10 | 2006-11-16 | Yi-Feng Kao | Sanitary utensil with functions of immuno-chromatographic test and indication |
| EP1724844A2 (en) * | 2005-05-20 | 2006-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device, manufacturing method thereof and semiconductor device |
| US7560784B2 (en) | 2007-02-01 | 2009-07-14 | International Business Machines Corporation | Fin PIN diode |
| JP2008277710A (ja) * | 2007-05-07 | 2008-11-13 | Sony Corp | 受光素子およびそれを備えた表示装置 |
| US8110887B2 (en) * | 2007-06-21 | 2012-02-07 | Sharp Kabushiki Kaisha | Photodetector and display device provided with the same |
| US8692301B2 (en) * | 2008-09-04 | 2014-04-08 | Qunano Ab | Nanostructured photodiode |
| TWI585955B (zh) | 2008-11-28 | 2017-06-01 | 半導體能源研究所股份有限公司 | 光感測器及顯示裝置 |
| KR101100999B1 (ko) | 2009-01-13 | 2011-12-29 | 삼성모바일디스플레이주식회사 | 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치 |
| KR101022651B1 (ko) * | 2009-02-11 | 2011-03-22 | 삼성모바일디스플레이주식회사 | 광센서, 광센서를 포함하는 광센서 장치, 및 이를 포함하는디스플레이 장치 |
| US20120200546A1 (en) * | 2009-10-16 | 2012-08-09 | Sharp Kabushiki Kaisha | Semiconductor device, display device provided with same, and method for manufacturing semiconductor device |
| KR101743620B1 (ko) * | 2009-12-18 | 2017-06-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 광 센서를 포함하는 표시 장치 및 그 구동 방법 |
| KR101733755B1 (ko) * | 2010-01-15 | 2017-05-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 전자 기기 |
| KR101224866B1 (ko) * | 2011-04-12 | 2013-01-22 | 한국과학기술원 | 물리 공극을 갖는 그래핀 소자 |
-
2011
- 2011-01-05 KR KR1020110001074A patent/KR101793534B1/ko active Active
- 2011-09-22 US US13/239,627 patent/US8742413B2/en active Active
- 2011-11-16 TW TW100141735A patent/TWI620309B/zh active
- 2011-11-29 CN CN201110396518.8A patent/CN102593231B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060258080A1 (en) * | 2005-05-11 | 2006-11-16 | Nec Lcd Technologies, Ltd. | Vertical diode, matrix position sensitive apparatus and manufacturing method of the same |
| US20100276773A1 (en) * | 2006-04-28 | 2010-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion element and manufacturing method of photoelectric conversion element |
| WO2010100824A1 (ja) * | 2009-03-03 | 2010-09-10 | シャープ株式会社 | フォトダイオード、フォトダイオードを備えた表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201230309A (en) | 2012-07-16 |
| KR101793534B1 (ko) | 2017-11-06 |
| KR20120079724A (ko) | 2012-07-13 |
| US8742413B2 (en) | 2014-06-03 |
| CN102593231B (zh) | 2016-08-31 |
| TWI620309B (zh) | 2018-04-01 |
| US20120168745A1 (en) | 2012-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206622B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| TWI578541B (zh) | 薄膜電晶體、製造其之方法以及包括其的有機發光二極體顯示裝置 | |
| CN102969361B (zh) | 光照稳定性非晶态金属氧化物tft器件以及显示器件 | |
| KR101991834B1 (ko) | 박막 트랜지스터, 디스플레이 기판 및 이를 가지는 디스플레이 패널, 및 그 제조 방법 | |
| KR102087029B1 (ko) | 표시장치 및 이의 제조방법 | |
| CN102569412B (zh) | 薄膜晶体管器件及其制造方法 | |
| WO2014153871A1 (zh) | 薄膜晶体管、非晶硅平板探测基板及制备方法 | |
| CN104576399B (zh) | 一种薄膜晶体管及其制造方法 | |
| KR20120063928A (ko) | 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법 | |
| KR101768907B1 (ko) | 태양 전지 제조 방법 | |
| CN107316874B (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2016008226A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示设备 | |
| CN107170759B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| WO2013086909A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN105655407A (zh) | 多晶硅薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN102593231B (zh) | 光传感器及其制造方法 | |
| WO2019165824A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和电子装置 | |
| KR102060377B1 (ko) | 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법 | |
| US8836070B2 (en) | Photo diode, method of manufacturing the photo-diode, and photo sensor including the photo diode | |
| US20120270365A1 (en) | Method for manufacturing solar cell | |
| CN109727875A (zh) | 一种薄膜晶体管的制作方法和显示面板 | |
| KR101643132B1 (ko) | 탄소 기판을 이용한 태양 전지 제조 방법 | |
| JP5580624B2 (ja) | 薄膜トランジスタ及びその製造方法、並びに表示装置 | |
| CN112242406A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN111971794A (zh) | Cmos结构及cmos结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD. Effective date: 20121203 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121203 Address after: South Korea Gyeonggi Do Yongin Applicant after: Samsung Display Co., Ltd. Address before: South Korea Gyeonggi Do Yongin Applicant before: Samsung Mobile Display Co., Ltd. |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |