CN102577121A

CN102577121A - 精细增益调谐

Info

Publication number: CN102577121A
Application number: CN201080043100.2A
Authority: CN
Inventors: 塞夫尔·塞斯拉鲁
Original assignee: Cambridge Silicon Radio Ltd
Current assignee: Qualcomm Technologies International Ltd
Priority date: 2009-07-31
Filing date: 2010-07-16
Publication date: 2012-07-11
Anticipated expiration: 2030-07-16
Also published as: EP2454813A1; CN102577121B; EP2454813B1; US8965316B2; US20120142294A1; WO2011012474A1; GB2472273A; GB0913446D0

Abstract

一种可在第一频率和第二频率之间调谐的电路，包括用于控制电路在第一频率和第二频率之间的增益的增益控制电路，增益控制电路包括电阻器网络和逻辑电路，电阻器网络具有：并联设置的至少两条电阻器线，每条电阻器线包括一个或多个电阻器；以及针对每条电阻器线，具有用于选择或取消选择对应的电阻器线的开关；这些电阻器线和这些开关被设置为使得电阻器网络的净电阻是每条选择的电阻器线的并联和；以及逻辑电路被配置为用于控制所述的开关以使电路在第一和第二频率之间增益的变化最小化。

Description

精细增益调谐

技术领域

本发明涉及射频电路中的增益调谐。特别地，本发明涉及宽频率波段内的增益调谐的改进。

背景技术

无线电接收器典型地将被构造为用于接收一频率范围内的射频信号，同时频率调谐电路被用来使无线电接收器调谐到在该范围内的特定频率处的信号。通常，频率范围被称为波段，特别是当针对一普通目的或无线电信号的类型而使用波段的频率时。对于常规的调谐电路，很难在频率波段内实现恒定的增益，尤其是当波段宽的时候。因此，常规的调谐电路的增益随着接收电路被调谐到的频率而变化。

调谐电路的增益的变化对于无线电接收器的性能有不利的影响，因为后续的放大和信号处理级必须被构造为考虑增益变化(例如，以避免信号的削减)。这导致接收器效率的降低和在频率波段的某些区域中的低性能。

在此之前，通过使用额外的有源电路(其消耗额外的功率)已解决了无线电接收器的调谐电路中的增益“波动”问题，有源电路可以提高调谐电路的增益平直度，但它引起了其它的问题。而且，处理增益变化的现有技术方法不能很好地应对非常宽的频率波段，比如被用在超宽带(UWB)通信中的那些频率波段。因此，常规的UWB无线电接收器和其他的大带宽放大器经常使用多个调谐电路以覆盖UWB频谱的每个波段组。此外，这些接收器和放大器通常使用负反馈来应对大带宽，这降低了增益并且增加了被接收/被放大的信号中的噪声。

在图1中示出了典型的宽带宽接收器中的调谐电路的增益随频率的变化。该图示出了调谐电路的增益朝所关心的频率波段Δf的边缘11下降。随着调谐电路在其中操作的带宽增大，这个特征变得愈加剧烈。调谐电路的3dB带宽由f₀(f₁和f₂的平均值)除以2Q(其中，Q为调谐电路的等效品质因数)给出。为了提高电路的3dB带宽，人们因此不得不降低品质因数Q。这可有助于使频率波段内的增益变化变平坦，但是为了保持给定的增益水平，调谐电路的电流消耗增大(对于给定的增益，调谐电路的偏置电流与Q成反比)。

使用电流分流来调节无线电调谐电路的增益已经取得一些成功。如在图2所示，电流分流提供了穿过调谐电路(表示为简单LC电路)的预定旁路电流，该旁路电流有助于使调谐电路的增益变平坦。在图2中，电流源22提供了穿过包括电感器21和电容器23的调谐电路的分流电流I_bleed。然而，作为增益调节技术的电流分流提高了被传送到无线电接收器的后续级上的信号的噪声水平并且不容易实现精细增益调节。电流分流仅仅对用于大增益步长(10dB量级)的设备实用。

常规的增益调节技术存在一些问题并且不能够在不引入噪声、额外的寄生电容或不影响电路的输入阻抗的情况下实现电路在宽频率波段间的增益的精细控制。因此，存在对改进的可调谐电路的需求，该改进的可调谐电路不存在这些问题并且能够实现在宽频率波段间的增益的精细控制。

发明内容

根据本发明的第一方面，提供了可在第一频率和第二频率之间调谐的电路，该电路包括可用于控制电路在第一频率和第二频率之间的增益的增益控制电路，该增益控制电路包括电阻器网络和逻辑电路，该电阻器网络具有：并联配置的至少两条电阻器线，每条电阻器线均包括一个或多个电阻器；以及对每条电阻器线，可用于选择或取消选择对应的电阻器线的开关；这些电阻器线和这些开关被配置为使得电阻器网络的净电阻为每条选择的电阻器线的并联和，以及逻辑电路被构造为用于控制所述的开关以使电路在第一频率和第二频率之间的增益的变化最小化。

适当地，电路包括一起被配置为形成可在第一频率和第二频率之间进行调谐的谐振电路的电感和电容。电阻器网络优选地跨过谐振电路而连接。

电路可以为在无线电接收器的接收路径中的调谐电路。

电路可以为在无线电发射器的发射路径中的放大器电路。

优选地，每个开关均响应于逻辑电路的数字电平。逻辑电路可以进一步包括可用于存储多个数字字的存储器，每个数字字表示所述开关的状态。逻辑电路优选地用于根据所存储的数字字来控制所述的开关。

在操作过程中，逻辑电路可以被构造为依赖于电路被调谐到的频率选择数字字并且用于根据该数字字控制所述的开关。在操作过程中，逻辑电路可以被构造为依赖于电路被调谐到的频率波段或子波段选择数字字并且用于根据该数字字控制所述的开关。

数字字可以在制造过程中被存储。优选地，数字字在在电路上执行的校准过程的过程中被存储。数字字可以在电路的操作过程中被周期性地更新。数字字可以在电路的操作过程中响应电路的性能下降到低于预定水平而被更新。数字字优选地根据反复试算法(trial and error algorithm)被更新，该反复试算法被构造为使电路在第一频率和第二频率之间的增益平直度最优化。

适当地，电阻器DAC具有至少3位的宽度。适当地，电路的增益的变化小于1dB每位。优选地，每个开关均为MOS晶体管。

优选地，电路为平衡电路并且每条电阻器线均包括关于该条电阻器线的开关处于平衡配置的至少两个电阻器。

优选地，每个开关在闭合时的电阻为对应的电阻器线的总电阻的10分之一以下。

第一频率和第二频率可以描绘出电路被构造为在其中操作的频率范围。频率范围可以为至少500MHz。

电路可以是用于UWB无线电接收器的调谐电路并且频率范围包括全部UWB子波段。频率范围可以为至少1500MHZ。频率范围可以包括全部UWB波段组。

优选地，电路的增益平直度优于在第一频率和第二频率之间的4dB。优选地，电路的增益建立时间小于1ns。优选地，电路被嵌入在单个集成电路中。

根据本发明的第二方面，提供了包括如在本文描述的电路的无线电接收器，该电路为被配置用于从无线电接收器的天线接收信号的调谐电路。

无线电接收器可以为UWB无线电接收器。

附图说明

现在，本发明将参考附图以实例的方式进行描述，其中：

图1是示出了常规的调谐电路在频率波段Δf内的增益对频率的曲线图。

图2是使用电流分流以使调谐电路的增益变平坦的现有技术的调谐电路的示意图。

图3是根据本发明所构造的调谐电路的示意图。

图4是根据本发明构造并且适用于图3中所示的调谐电路中的电阻器DAC的示意图。

图5是使用图4中所示的电阻器DAC的调谐电路的不同设置的增益对频率的图表。

具体实施方式

下文中的描述被用来使本领域任何技术人员能够制造和使用本发明，并且在特定应用的背景中提供。对于本领域技术人员来说，对所公开的实施方式的各种修改将是显而易见的。

本文中定义的一般原则在不背离本发明的精神和范围的前提下可以被应用到其它的实施方式和应用。因此，本发明不旨在限于所示出的实施方式，而是旨在符合与本文所公开的原则和特征一致的最宽范围。

本发明提出了在宽频率波段间的增益平直度的问题并且提供了用于降低增益波动的电路，该电路不存在与增益调节的现有技术方法相关联的问题。本发明适于在要求模拟均衡的任何电路中实现，并且尤其适于在任何无线电接收器或发射器(包括超宽带(UWB)无线电收发机)的调谐电路中实现。

在图3中示出了根据本发明构造的调谐电路(或“储能(tank，振荡)”电路)30的总体概况。调谐电路被示出为包括电感器31、电容器32和电阻器网络33的简单LCR电路。调谐电路通常位于无线电接收器的射频(RF)前端，但调谐电路也可以在例如用于减少升频变换混频器中的波动的无线电发射路径中使用。如现有技术中所熟知的，电感器、电容器或其两者均是可变的以允许电路被调谐到感兴趣的信号所处的频率。图3示出了基本的LCR调谐电路，但本发明决不限于仅仅用这种调谐电路进行操作。本发明可以与任何种类的调谐电路一起使用，这些调谐电路可以具有多个可切换或可变的电感和电容。

形成本发明的增益控制电路的电阻器网络33在图4中更详细地被示出为具有加权二进制电阻器值的全平衡3位可编程电阻器DAC。该DAC包括分别配置在电阻线404、405和406中的电阻器401、402和403。在全平衡电路中，电阻器401具有第一值，电阻器402具有第二值等。然而，在单端设计中，每条电阻器线可以只有一个电阻器，或者在给定电阻器线上的两个或多个电阻器可以具有不同的值。开关407、408和409使得各条电阻器线404、405和406被接通或断开以产生电阻器并联的不同组合。以此方式，可以选择DAC的净电阻。

根据本发明被构造的并联电阻器DAC可以被用在宽波段无线电接收器/发射器(其中要求接收/发射信号的模拟均衡)的接收和发射电路中，例如，被用在射频调谐的放大器和增益电路中。

优选的是，本发明被实现为平衡电路，因为这不会影响对使用该调谐电路的有源电路(例如，后面的放大器)可用的峰值储备(head-room)。当电路的并联结构(参见图4)以不同配置被构造时，其使节点34和35在相同的DC电位下操作。因此，电路将不会从有限的可用电源电压产生电压降。

开关407、408和409可以为任何种类的开关，但优选地为金属氧化物半导体(MOS)器件，MOS器件可以被成形为使得它们的导通电阻小于它们切换的电阻器(即，与开关在同一条电阻线上的电阻器)的10分之一左右。在示出了参考正电源的储能(调谐)电路的图4中，开关被示出为PMOS器件。如对本领域技术人员显而易见的那样，如果储能参考(tank reference)为负电源，开关将为NMOS器件。

图4示出了用于集成电路的优选实施方式，其中DAC的电阻器被参考应用适当的电源电压。换句话说，每个集成的电阻器的第三端子(硅衬底)被连接到适当的电源电压(对于图4的PMOS器件，其为V_DD)。通过将电阻器参考适当的电源电压，电阻器的寄生成分被最少化，从而使得电路被用于高频率。

控制线410、411和412使数字电路设定DAC的点34和35之间的净电阻。电阻器线404、405和406可以被给定任何适当的电阻值。然而，如果每条线404、405和406的电阻不同则是有益的，因为这产生了最大数量的电阻组合。例如，如果电阻器401、402和403具有不同的值，图4中所示的3位电阻器DAC可以被设定为7个不同的电阻值(或8个，如果其中包括所有电阻器线被断开的开路选项的话)中的一个。更一般地，对于N位电阻器DAC，电路提供2^N个电阻值(包括开路选项)。

电阻器网络33用于抑制调谐电路30中的振荡，这具有降低调谐电路的增益的效果。同样地，电阻器网络可以被认为降低调谐电路或“去品质(de-Q)”电路的Q因数。电阻器网络33的净电阻越低，品质因素被推降的越低(由于电阻器网络与电抗元件L和C并联)。调谐电路的增益由此可以被电阻器网络控制。返回参见图1，为了使频率波段内的增益变平坦，网络33的净电阻在较低净电阻值和较高净电阻值之间切换，在较低净电阻值时，调谐电路的增益高(在图1的中间部分)，在较高净电阻值时，调谐电路的增益低(例如，在图1中所示的频率波段的末端处)。换句话说，当电路30被调谐到在图1中所示的频率波段的中心的频率时，在电阻器DAC处选择较低的电阻，以及当电路30被调谐到接近图1中所示的频率波段的末端的频率时，在电阻器DAC处选择较高的电阻。在中间频率处，在电阻器DAC处选择中间电阻。这样，频率波段间的增益可以随着电路操作时的频率的变化来调整，以保持平直的增益特性。

电路30的增益由被配置为分别接通和断开开关409、408和407的控制线410、411和412(它们本身被适当的逻辑电路控制)控制。例如，当控制线410为低时，开关409接通；当控制线412为高时，开关407断开。图4中的开关是PMOS，因此为了将它们接通，栅极必须为低；如果使用了NMOS，则为了将它们接通，栅极必须为高。因此可以看出，在控制线上应用的一组数字值(低或高，0或1)确定了电阻器DAC的净电阻。因此，本发明可以容易地被集成到数字电路中，其中，开关407、408和409被构造为响应于由数字电路的逻辑电路施加的数字电平。逻辑电路和电阻器DAC一起形成增益控制电路。

图4使用90nm工艺和下列电阻器值制造：电阻器401为1kΩ，电阻器402为500Ω，以及电阻器403为250Ω。为了更好的匹配，402可以被实现为两个401并联的情况，以及403被实现为四个401并联的情况，如对电阻器DAC所熟知的那样。开关被形成为下列尺寸：开关407的宽度为4μm，开关408的宽度为8μm以及开关409的宽度为16μm(所有开关具有0.1μm的长度)。优选的是，开关的宽度随着对应的电阻器值的减小而增大，以便将开关配置为具有小于(在导通状态下)其对应的电阻器大约10倍的电阻。

本发明在使用的电阻器DAC的类型或DAC的位宽(即，电阻器线或组成DAC的可切换电阻的元件的数量)方面没有限制。DAC优选地选择具有足够宽以将调谐电路中的增益波动消除到要求的水平的位宽。例如，为了达到波段内增益平直度的特定水平，表现出频率波段间的增益的变化较大的调谐电路可能要求DAC具有比表现出频率波段间的增益的变化较小的调谐电路的位宽大的位宽。另一方面，DAC没有多余宽度是重要的，因为这就硅面积方面来说是昂贵的、过度复杂并且通常增加了寄生部件的数量，这不利地影响调谐电路的品质因数和调谐范围。通常，当与其它增益调节技术相比时电阻器DAC的使用是省电的，因为只要图4中的节点34和35有相同的直流电位，则除了在切换动作发生的非常短的时间期间，DAC不会主动地消耗能量。

已经发现3位DAC提供了足够好的性能，使得单个调谐电路可以在全部波段组内的超宽带(UWB)无线电接收器中使用。例如，BG1波段组具有从约3.2GHz延伸到约4.8GHz的1584MHz的带宽，并且包括以3432MHz、3960MHz和4488MHz为中心的528MHz带宽的三个子波段。针对可接受的接收器性能，调谐电路应该表现出≤4dB的波段内增益平直度。通过使用根据本发明的3位电阻器DAC，能够在全部BG1波段组内实现±2dB平直度，如图5所示，图5是UWB无线电接收器的调谐电路的BG1内的增益对频率的图表。

图5中的五条不同的曲线对应于在组成BG1的三个相邻频率波段间的五组不同的DAC设置。如从图中可看到的那样，调谐电路被构造为在每个频率波段中选择不同的DAC设置。因此，当UWB无线电接收器在BG1的不同频率波段之间跳跃时，电阻器DAC通过它的逻辑电路而在各设置之间进行切换，以便在波段组内保持近似平直的增益。五条曲线中最低的曲线在这个实例中为最优的设置。选择的DAC的设置对于不同的频率波段通常是不同的。例如，在图5中，对于B1选择从底部起的第二条曲线，对于B2选择第三条曲线，以及对于B3选择第四条曲线。所推荐的电阻器DAC具有很快的建立时间，该建立时间仅仅受MOS开关的导通时间和调谐电路的建立的限制。在UWB装置中具有快速的建立是特别重要的，因为从一个频率波段跳跃到另一个频率波段被限制在约20ns。这是与由无线媒体联盟(WiMediaAlliance)发布的UWB标准是一致的，该UWB标准为多波段正交频分复用(MB-OFDM)无线电标准。

如前文所述，电阻器DAC的净电阻由施加到控制线的数字字(digitalword)设置。与所使用的DAC设置对应的数字字可以被存储在存储器或寄存器中，该存储器或寄存器优选地位于包含本发明的增益控制电路的集成电路(IC)中(其可以为例如处理射频信号的接收以及信号提取和处理的通信集成电路)。如果DAC设置(数字字)以以下方式被索引是有益的：在这种方式中，增益控制电路的逻辑电路可以查找针对正使用的特定频率或频率波段的适当的DAC设置。因此对应于可用DAC设置的数字字优选地与特定的频率或频率带关联，使得逻辑电路根据每个频率跳跃或偏移施加最优的DAC设置。

为了确定在特定频率带中操作的电路的最优电阻器DAC设置，如果电路被校准是有益的。这种校准可以在制造过程中或者在电路被送到消费者之前的某个时间点执行，例如，可以在频率波段和存储在逻辑电路中的最优设置上测量电路的增益。在一些情况下，由于谐振电路的增益特性在一个调谐电路与相同设计的另一个调谐电路(即，相同芯片的两个不同的样品)之间通常是类似的，因此，针对一个调谐电路确定的DAC设置可以被应用于根据相同的生产工艺所制造的其它调谐电路。

可选地，根据本发明构造的电路能够在操作过程中确定适当的DAC设置。这可以是通过简单的反复试算过程(trial and error process)，其中，应用不同的DAC设置，直到电路的增益被确定为最平直的(或者无线电接收器/发射器的性能根据一些其它的度量而被确定为在其最优值上)。这是用于确定最优DAC设置的优选方法并且在现代的片上系统(SoC)装置中是简单的，在该片上系统装置中，可以在操作过程中观察电路的性能-例如，在无线电接收器电路中，可以使用集成的检测器或ADC来观察接收器的相对增益和频率响应。DAC设置可以周期性地或者当电路的性能下降到低于预定水平时被更新。

本发明使得能够在大频率范围内在调谐电路中实现精细的增益调节-这充分允许单个调谐电路被用于全部UWB波段组(该过程可以被称为“模拟均衡”)。由于所需要的硅面积较小，因此这降低了UWB无线电接收器的成本。本发明通过在DAC中使用适当小的电阻器或者通过使用数值接近的电阻器线而允许精细的增益调节。图4中所示的电路允许增益被以1dB/位的步长进行调节。而且，电阻器DAC的快速切换时间导致调谐电路具有短的增益建立时间-对于图4中所示并且其增益特性在图5中示出的调谐电路，增益建立时间小于1ns(当然，更通常地，这取决于储能电路被调谐到的绝对频率)。这使根据本发明被构造的电路非常适合于USB系统的短跳跃间隔(典型地约为20ns)。

本发明用在表现出随频率具有显著的阻抗变化的调谐电路中是特别有益的。优选的全平衡结构对MOS晶体管的寄生电容比较不敏感，因为仅电阻器的小寄生电容加载到调谐电路上。

就根据本领域技术人员的普通技术知识基于当前的总体的详细描述而能够实现本文描述的每个单独的特征以及两个或多个这种特征的任何组合而言，申请人由此孤立地公开了这些特征或其组合，而不管这些特征或者特征的组合是否解决了本文中公开的任何问题，并且没有对权利要求的范围进行限制。申请人表明本发明的方面可以由任何这种单独的特征或特征的组合组成。考虑到前面的描述，在本发明的范围内可以进行各种修改对于本领域技术人员来说显而易见的。

权利要求书(按照条约第19条的修改)

1.一种可在第一频率和第二频率之间调谐的电路，所述电路包括用于控制所述电路在所述第一频率和所述第二频率之间的增益的增益控制电路，所述增益控制电路包括：

电阻器网络：

具有并联配置的至少两条电阻器线，每条电阻器线均包括一个或多个电阻器；以及

对于所述每条电阻器线，具有用于选择或者取消选择对应的电阻器线的开关；

这些电阻器线和这些开关被配置为使得所述电阻器网络的净电阻为每条所选择的电阻器线的并联和；以及

逻辑电路，被构造为控制所述这些开关以使所述电路在所述第一频率和所述第二频率之间的增益的变化最小化。

2.根据权利要求1所述的电路，其中，所述电路包括一起被配置为形成可在所述第一频率和所述第二频率之间调谐的谐振电路的电感和电容。

3.根据权利要求2所述的电路，其中，所述电阻器网络跨所述谐振电路而连接。

4.根据以上任一权利要求所述的电路，其中，所述电路为无线电接收器的接收路径中的调谐电路。

5.根据权利要求1至3中的任一项所述的电路，其中，所述电路为无线电发射器的发射路径中的放大器电路。

6.根据以上任一权利要求所述的电路，其中，每个开关均响应于所述逻辑电路的数字电平。

7.根据以上任一权利要求所述的电路，其中，所述逻辑电路进一步包括可用于存储多个数字字的存储器，每个数字字均表示所述这些开关的状态。

8.根据权利要求7所述的电路，其中，所述逻辑电路可用于根据所存储的所述多个数字字控制所述这些开关。

9.根据权利要求8所述的电路，其中，在操作过程中，所述逻辑电路被构造为依赖于所述电路被调谐到的频率选择数字字并根据该数字字控制所述这些开关。

10.根据权利要求8所述的电路，其中，在操作过程中，所述逻辑电路被构造为依赖于所述电路被调谐到的频率波段或子波段选择数字字并用于根据该数字字控制所述这些开关。

11.根据权利要求7至10中的任一项所述的电路，其中，所述多个数字字在制造过程中被存储。

12.根据权利要求7至10中的任一项所述的电路，其中，所述多个数字字在对所述电路执行校准处理的过程中被存储。

13.根据权利要求7至12中的任一项所述的电路，其中，所述多个数字字在所述电路的操作过程中被周期性地更新。

14.根据权利要求7至12中的任一项所述的电路，其中，所述多个数字字在所述电路的操作过程中响应于所述电路的性能下降到低于预定水平而被更新。

15.根据权利要求13或14所述的电路，其中，所述多个数字字根据反复试算法被更新，所述反复试算法被配置为用于使所述电路在所述第一频率和所述第二频率之间的增益平直度最优化。

16.根据以上任一权利要求所述的电路，其中，所述电阻器网络具有至少3位的宽度。

17.根据以上任一权利要求所述的电路，其中，所述电路的增益的变化小于每位1dB。

18.根据以上任一权利要求所述的电路，其中，每个开关均为MOS晶体管。

19.根据以上任一权利要求所述的电路，其中，所述电路为平衡电路并且所述每条电阻器线均包括关于该电阻器线的开关处于平衡配置的至少两个电阻器。

20.根据以上任一权利要求所述的电路，其中，每个开关在闭合时的电阻是对应的电阻器线的总电阻的十分之一以下。

21.根据以上任一权利要求所述的电路，其中，所述第一频率和所述第二频率表示所述电路被构造为进行操作的频率范围。

22.根据权利要求21所述的电路，其中，所述频率范围为至少500MHz。

23.根据权利要求21或22所述的电路，其中，所述电路为用于UWB无线电接收器的调谐电路，并且所述频率范围包括全部UWB子波段。

24.根据权利要求21所述的电路，其中，所述频率范围为至少1500MHz。

25.根据权利要求21或24所述的电路，其中，所述电路为用于UWB无线电接收器的调谐电路，并且所述频率范围包括全部UWB波段组。

26.根据以上任一权利要求所述的电路，其中，所述电路的所述增益平直度在所述第一频率和所述第二频率之间优于4dB。

27.根据以上任一权利要求所述的电路，其中，所述电路的增益建立时间小于1ns。

28.根据以上任一权利要求所述的电路，其中，所述电路被嵌入在单个集成电路中。

29.一种无线电接收器，包括如以上任一权利要求所述的电路，所述电路为被配置为用于从所述无线电接收器的天线接收信号的调谐电路。

30.根据权利要求29所述的无线电接收器，其中，所述无线电接收器为UWB无线电接收器。

31.一种电路，基本上为如本文参考图3或图4所描述的电路。

说明或声明(按照条约第19条的修改)

根据条约19条修改部分的中文译本

修改内容

Claims

电阻器网络：

16.根据以上任一权利要求所述的电路，其中，电阻器DAC具有至少3位的宽度。

31.一种电路，基本上为如本文参考图3或图4所描述的电路。