CN102571044A - 电压比较器 - Google Patents

Abstract

本发明提供一种电压比较器，包括：电流源、差分增益模块和转换模块，其中，所述电流源的电流数量级为纳安级；所述差分增益模块包括：第一晶体管和第二晶体管，分别与所述电流源相连；第三晶体管和第四晶体管，形成电流镜结构，第三晶体管与第一晶体管相连，第四晶体管通过用于形成非对称差分增益的第九晶体管与所述第二晶体管相连。本发明提供的电压比较器中，由于工作在亚阈值区域的晶体管相对于工作在饱和区的晶体管，具有更大的跨导与电流的比率Gm/Ib，从而功耗更低，而且为降低功耗本实施例中电压比较器的偏置电流较低，此时电压比较器延时也较小。

Description

电压比较器

技术领域

本发明涉及图像传感器技术，特别涉及一种电压比较器。

背景技术

随着超大规模集成电路技术的飞速发展，CMOS图像传感器具有可在单芯片内集成、A/D转换、信号处理、自动增益控制、精密放大和存储等功能，大大减小了系统复杂性，降低了成本，因而显示出强劲的发展势头。此外，它还具有低功耗、单电源、低工作电压(3V～5V)、成品率高，可对局部像元随机访问等突出优点。因此，CMOS图像传感器发展极其迅猛，已经广泛应用于消费类数码产品、X射线检测、天文观测、医学检测等不同的领域。

电压比较器作为CMOS图像传感器中的关键电路结构，其在延时、功耗、转换速率等方面的性能决定了整个CMOS图像传感器电路的性能，因此，高性能的CMOS图像传感器要求电压比较器应具备低延时、低功耗和占用面积小的优点。

图1为现有一种局部正反馈的OTA电压比较器，如图1所示，所述局部正反馈OTA电压比较器为对称的拓扑结构，其包括正反馈模块、输入差分模块、转换模块和电流源等，其中，所述正反馈模块是由加载到有源负载的两个晶体管M₉～M₁₀所构成，所述输入差分模块由对称的晶体管M₁～M₂所构成，所述转换模块由对称的晶体管M₅～M₈所构成。

上述电压比较器中，参见式(1)，局部的正反馈模块能提高OTA的有效跨导G_m，参见式(2)，使用局部正反馈可以提高直流增益和单位增益频率及增益带宽(GBW)，提高增益和带宽的直接结果是提高了输入增益级的有效跨导。

$G_m=\frac{\frac{I_b}{\left(2n{U}_T\right)}}{1-\frac{W_9}{W_3}}---\left(1\right)$

$\mathrm{GBW}=\frac{1}{1-\frac{W_9}{W_3}}\frac{I_b}{4\mathrm{\πn}{U}_T{C}_L}---\left(2\right)$

其中，I_b是电流源的偏置电流，U_T＝kT/q＝0.026V(T＝300K时)，n是弱反斜率因子，W₃、W₉分别为晶体管M₃和晶体管M₉的沟道宽度，C_L为负载电容。

然而问题在于，图1中所示的电压比较器的拓扑结构虽然能获得较好的抗噪声性能，但是其延时太长，会产生较大误差。此外，该电压比较器的功耗偏大，如果试图降低它的功耗，则会引起延时的进一步加大。

发明内容

本发明解决的问题是如何提供一种电压比较器，同时具有低延时、低功耗的优点。

为解决上述问题，本发明提供一种电压比较器，包括：电流源、差分增益模块和转换模块，其中，所述电流源的电流数量级为纳安级；所述差分增益模块包括：

第一晶体管和第二晶体管，分别与所述电流源相连；

第三晶体管和第四晶体管，形成电流镜结构，第三晶体管与第一晶体管相连，第四晶体管通过用于形成非对称差分增益的第九晶体管与所述第二晶体管相连。

所述电流源的电流数量级为纳安级。

所述第四晶体管通过第九晶体管与所述第二晶体管相连具体为：

所述第九晶体管的漏端和栅端均连接第二晶体管的漏端，第九晶体管的源端连接第四晶体管的漏端。

所述第一晶体管和第二晶体管工作在亚阈值区域。

所述第三晶体管M3和第四晶体管M4工作在强反型区。

所述转换模块包括：

第五晶体管M5，与所述第三晶体管M3相连；

第六晶体管M6，与所述第四晶体管M4相连；

第七晶体管M7，与所述第五晶体管M5相连；

第八晶体管M8，与所述第七晶体管M7相连；

其中，第六晶体管M6和第八晶体管M8与输出端连接。

所述第一晶体管和第二晶体管的输出电流等于第三晶体管与第四晶体管的电流差。

所述第一晶体管和第二晶体管为NMOS。

所述第三晶体管和第四晶体管为PMOS。

所述第五晶体管和第六晶体管为PMOS。

所述第七晶体管和第八晶体管为NMOS。

与现有技术相比，上述技术方案具有以下优点：

所述电压比较器的电流源的电流数量级为纳安级，具有非对称结构的差分增益模块，包括：分别与所述电流源相连第一晶体管和第二晶体管，形成电流镜结构的第三晶体管和第四晶体管，第四晶体管通过第九晶体管与所述第二晶体管相连。由于工作在亚阈值区域的晶体管相对于工作在饱和区的晶体管，具有更大的跨导与电流的比率Gm/Ib，从而功耗更低，而且为降低功耗本实施例中电压比较器的偏置电流较低，此时电压比较器延时也较小。

附图说明

通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为现有一种局部正反馈的OTA电压比较器的电路拓扑图；

图2为本发明实施例中所述电压比较器的电路拓扑图；

图3为输入信号Vin+的脉冲电压在0～2V间变化时本发明实施例中的电压比较器在0～3.3V供电电压下输出电压瞬态响应波形图；

图4为本发明实施例中的电压比较器和现有的电压比较器输出电压下降边相对输入电压下降边的延时波形图；

图5为本发明实施例中的电压比较器和现有的电压比较器在工作状态下的总电流波形图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如背景技术部分所述，CMOS图像传感器的电压比较器的性能，对于整个电路性能的提高至关重要，因为有成百上千个电压比较器同时工作，限制其功耗的大小对减小整个电路的功耗大有帮助，所以要求电压比较器的功率消耗要最小。为了减小整个像素单元和电压比较器的面积，因此要求电压比较器的晶体管的数目也必须最少。基于以上思想，本发明提出的电压比较器具有低延时、低功耗、结构简单的优点。

以下结合附图详细说明本发明的具体实施方式。

图2为本发明实施例中所述电压比较器的拓扑结构图，如图所示，所述电压比较器包括：电流源Ib、差分增益模块和转换模块；其中，所述电流源Ib的电流数量级为纳安级。

所述差分增益模块与电流源连接，该模块包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第九晶体管M9，其中第一晶体管M1和第二晶体管M2为输入差分对晶体管，第三晶体管M3和第四晶体管M4为有源负载晶体管，它们连接有源负载。

其中，所述第一晶体管M1和第二晶体管M2的源端均连接电流源，第二晶体管M2的栅端连接输入电平Vin+，漏端连接第九晶体管M9的源端和漏端，第一晶体管M1的栅端连接参考电平Vin-，漏端连接第三晶体管M3的漏端。

所述第三晶体管M3和第四晶体管M4形成电流镜结构。第三晶体管M3的栅端连接第四晶体管M4的栅端，第三晶体管M3的源端连接工作电平V_DD，第四晶体管M4的漏端连接第九晶体管M9的源端，第四晶体管M4的源端与工作电压V_DD相连，第九晶体管M9的源端和漏端相连。

由于引入了用于形成非对称差分增益的第九晶体管M9，所述第九晶体管M9的漏端和栅端均连接第二晶体管M2的漏端，第九晶体管M9的源端连接第四晶体管M4的漏端，这样一来，该差分增益模块为非对称的结构。

所述转换模块用于实现差分增益模块与输出端之间的转换，该转换模块包括：与所述第三晶体管M3相连的第五晶体管M5，与所述第四晶体管M4相连的第六晶体管M6，与所述第五晶体管M5相连的第七晶体管M7，与所述第七晶体管M7相连的第八晶体管M8；其中，第六晶体管M6和第八晶体管M8与输出端连接。

具体的，第五晶体管M5的栅端与第三晶体管M3的栅端和漏端连接，第五晶体管M5的源端与工作电压V_DD连接。

第六晶体管M6的栅端与第四晶体管M4的漏端连接，第六晶体管M6的源端与工作电压V_DD连接，第六晶体管M6的漏端与输出端连接。

第七晶体管M7的栅端与第八晶体管M8的栅端连接，漏端与第五晶体管M5连接，源端接地，第七晶体管M7的栅端与漏端相连。

第八晶体管M8的源端接地，第八晶体管M8的漏端与输出端连接。

本实施例中，所述第一晶体管M1和第二晶体管M2为NMOS，所述第三晶体管M3和第四晶体管M4为PMOS，所述第五晶体管M5和第六晶体管M6为PMOS，所述第七晶体管M7和第八晶体管M8为NMOS。

为了提高输入差分对晶体管的跨导Gm，所述第一晶体管M1和第二晶体管M2工作在亚阈值区域。工作在亚阈值区域的晶体管相对于工作在饱和区的晶体管，具有更大的跨导与电流的比率Gm/Ib，从而功耗更低。输入差分对晶体管中的电流/电压关系如式(3)和式(4)描述：

$\frac{I_{D1}}{I_{D2}}=\exp \left(\frac{V_{\mathrm{ID}}}{{\mathrm{nU}}_T}\right)---\left(3\right)$

I_D1+I_D2＝I_b    (4)

其中，I_D1、I_D2分别是通过第一晶体管M1、第二晶体管M2的漏电流，V_ID是差分输入电压，Ib是偏置电流。

定义差分输入级的输出电流Iout等于有源负晶体管的电流差，即所述第一晶体管M1和第二晶体管M2的输出电流等于第三晶体管M3与第四晶体管M4的电流差。I_out＝I_D3-I_D4

$I_{\mathrm{OUT}}=I_b\tanh \left(\frac{V_{\mathrm{ID}}}{2n{U}_T}\right)---\left(5\right)$

为了减少输入的参考噪声，所述第三晶体管M3和第四晶体管M4工作在强反型区。

本实施例中的电压比较器中电流均由偏置电流Ib提供，Ib电流数量级为纳安级，从而保证了输入差分对晶体管工作在亚阈值区域。

本发明针对现有电压比较器的延时长、功率大的问题进行改进，提供了一种用于大动态范围CMOS图像传感器的OTA(运算跨导放大器)低功耗、低延时电压比较器，而且响应速度快，相对于图1中的电压比较器来说，晶体管数量减少，结构简单，所占面积也较少。

为了将本发明实施例提供的电压比较器的性能与现有的局部正反馈电压比较器的性能进行比较，以下对这两种电压比较器采用相同的0.6μm DPDM标准数字CMOS工艺参数进行了模拟，电源电压为3.3V。

表1列出了本发明实施例中电压比较器中各个晶体管的尺寸，W、L分别表示晶体管的沟道宽度和长度。为了模拟当输入电压变化时的延时时间，将输入信号Vin+设置为脉冲电压，其电压幅值0～2V，上升/下降时间250ns，脉冲宽度5μs，周期10μs，参考信号Vin-电压设为1.2V。

图3为输入信号Vin+的脉冲电压在0～2V间变化时本发明实施例中的电压比较器在0～3.3V供电电压下输出电压瞬态响应波形。由于本实施例中提到的大动态范围读出电路中只需要低延时、快速响应的下降边，故不考虑输出电压上升边的较大延时。

表1本发明实施例中电压比较器中各个晶体管的尺寸

图4为本实施例中的电压比较器和现有的电压比较器输出电压下降边相对输入电压下降边的延时波形。其中，两种电压比较器的偏置电流均设置为Ib＝1μA，曲线A为输入电压下降边，曲线B为本实施例中的电压比较器的输出下降边、曲线C为现有的局部正反馈电压比较器的输出下降边，曲线D为参考电压。

由图可见，现有的局部正反馈电压比较器的延时为87ns，本实施例中的电压比较器的延时为3ns，远小于局部正反馈的电压比较器的延时。通过调整形成偏置电流Ib的电压及晶体管的宽长比可以调整偏置电流Ib的大小。为了满足低功耗的要求(功耗≤2μW)，使本实施例中电压比较器的偏置电流Ib＝0.3μA，此时电压比较器延时也仅为12ns。当输入脉冲电压的上升/下降时间为1000ns时(Ib＝0.3μA)，现有的局部正反馈电压比较器延时为216ns，而本实施例中的电压比较器延时为102ns。当输入理想脉冲时(Ib＝0.3μA)，本实施例中电压比较器最小延时为9ns。

图5为本实施例中的电压比较器和现有的电压比较器在工作状态下的总电流波形。其中，正反馈电压比较器、本实施例中电压比较器的偏置电流Ib分别为1μA、0.3μA。曲线E为正反馈电压比较器的工作总电流，曲线F为本发明实施例中电压比较器的工作总电流。

由图可见，正反馈电压比较器的工作总电流最大为2.016μA，如果降低正反馈电压比较器的偏置电流到0.3μA，其延时会变得很大，达到约193ns。而本实施例中的电压比较器的工作总电流最大为0.625μA，因此在3.3V供电下该电压比较器的功耗约为2μW。

当输入脉冲上升/下降时间为250ns时，本实施例中的电压比较器和现有的电压比较器在不同偏置电流情况下的延时及功耗对比见表2。

表2本实施例中的电压比较器和现有的电压比较器在不同偏置电流情况下的性能对比

从上述仿真结果可以看出本发明实施例中的电压比较器(即表中的改进型电压比较器)在延时和功耗方面均大大优于现有的局部正反馈电压比较器。

本发明实施例所述的电压比较器，以标准OTA电路为基础，使用了非对称的拓扑结构，它具有延时少、功耗低、结构简单等优点。本发明技术方案的主要贡献在于：

1)在电压比较器中采用非对称的差分增益模块；

2)使输入差分对晶体管(即第一晶体管M1和第二晶体管M2)工作在亚阈值区域以提高输入差分对的跨导Gm最终达到降低功耗；

3)对有源负载晶体管(即第三晶体管M3和第四晶体管M4)工作区域的控制以减少输入的参考噪声。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种电压比较器，包括：电流源、差分增益模块和转换模块，其特征在于，所述差分增益模块包括：

第一晶体管和第二晶体管，分别与所述电流源相连；

第三晶体管和第四晶体管，形成电流镜结构，第三晶体管与第一晶体管相连，第四晶体管通过用于形成非对称差分增益的第九晶体管与所述第二晶体管相连。

2.根据权利要求1所述的电压比较器，其特征在于，所述电流源的电流数量级为纳安级。

3.根据权利要求1所述的电压比较器，其特征在于，所述第四晶体管通过第九晶体管与所述第二晶体管相连具体为：

所述第九晶体管的漏端和栅端均连接第二晶体管的漏端，第九晶体管的源端连接第四晶体管的漏端。

4.根据权利要求3所述的电压比较器，其特征在于，

所述第一晶体管和第二晶体管工作在亚阈值区域。

5.根据权利要求3或4所述的电压比较器，其特征在于，所述第三晶体管M3和第四晶体管M4工作在强反型区。

6.根据权利要求1所述的电压比较器，其特征在于，所述转换模块包括：

第五晶体管M5，与所述第三晶体管M3相连；

第六晶体管M6，与所述第四晶体管M4相连；

第七晶体管M7，与所述第五晶体管M5相连；

第八晶体管M8，与所述第七晶体管M7相连；

其中，第六晶体管M6和第八晶体管M8与输出端连接。

7.根据权利要求1所述的电压比较器，其特征在于，所述第一晶体管和第二晶体管的输出电流等于第三晶体管与第四晶体管的电流差。

8.根据权利要求1所述的电压比较器，其特征在于，所述第一晶体管和第二晶体管为NMOS，所述第三晶体管和第四晶体管为PMOS。

9.根据权利要求1所述的电压比较器，其特征在于，所述第五晶体管和第六晶体管为PMOS。

10.根据权利要求1所述的电压比较器，其特征在于，所述第七晶体管和第八晶体管为NMOS。

Images