[go: up one dir, main page]

CN102549756B - 半导体器件、其制造方法及其制造装置 - Google Patents

半导体器件、其制造方法及其制造装置 Download PDF

Info

Publication number
CN102549756B
CN102549756B CN201080044368.8A CN201080044368A CN102549756B CN 102549756 B CN102549756 B CN 102549756B CN 201080044368 A CN201080044368 A CN 201080044368A CN 102549756 B CN102549756 B CN 102549756B
Authority
CN
China
Prior art keywords
substrate
oxygen plasma
semiconductor device
plasma
sept
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080044368.8A
Other languages
English (en)
Other versions
CN102549756A (zh
Inventor
佐佐木胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102549756A publication Critical patent/CN102549756A/zh
Application granted granted Critical
Publication of CN102549756B publication Critical patent/CN102549756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma Technology (AREA)

Abstract

半导体器件的制造方法包括隔着栅极绝缘膜在基板的表面上形成栅电极，在栅电极的侧表面上形成绝缘膜，和将氧等离子体暴露到基板的表面上。基板的表面附近的氧等离子体的电子温度等于或低于约1.5eV。

Description

半导体器件、其制造方法及其制造装置
技术领域
本发明涉及半导体器件、制造半导体器件的方法、和用于制造该半导体器件的装置。
背景技术
PTL 1公开了一种制造半导体器件的方法。在该方法中，在半导体基板上形成金属配线。然后，在半导体基板上形成等离子TEOS膜以覆盖金属配线。在等离子TEOS膜上形成有机SOG膜之后，对有机SOG膜进行回蚀。在蚀刻过程中，物质X在有机SOG膜和等离子TEOS膜上沉积。为了将沉积的物质X去除，施加2.2托(torr)的氧等离子体。此公开的内容全部并入本文以作参考。
引用列表
专利文件
PTL 1：日本专利申请公开第10-22382号
发明内容
问题的解决方案
根据本发明的一个方面，制造半导体器件的方法包括通过栅极绝缘膜在基板的表面上形成栅电极，在栅电极的侧表面上形成绝缘膜，并将氧等离子体暴露到基板的表面上。基板表面附近的氧等离子体的电子温度等于或低于约1.5eV。绝缘膜可以是偏置间隔物(offsetspacer)、侧壁间隔物、或偏置间隔物上形成的侧壁间隔物。
根据本发明的另一方面，半导体器件包括具有源极区域和漏极区域的半导体基板。隔着栅极绝缘膜在半导体基板的表面上形成栅电极。在栅电极的侧表面上形成绝缘膜。在源极区域和漏极区域上的表面区域基本上不含有氧化部分。
根据本发明的又一方面，用于制造半导体器件的装置包括被配置为隔着栅极绝缘膜在基板表面上形成栅电极的单元，被配置为在栅电极的侧表面上形成绝缘膜的单元，和被配置为将氧等离子体暴露至基板表面上的单元。绝缘膜可以是偏置间隔物、侧壁间隔物、或偏置间隔物上所形成的侧壁间隔物。基板表面附近的氧等离子体的电子温度等于或低于约1.5eV。
附图说明
在结合所附的附图考虑时，参照以下的详细描述会更好地理解本发明，从而将会容易地得到对本发明更完整的理解及其许多附带优点。
图1A是阐释根据本发明的实施方式制造半导体器件的方法的图解。
图1B是阐释根据本发明的实施方式制造半导体器件的方法的图解。
图1C是阐释根据本发明的实施方式制造半导体器件的方法的图解。
图1D是阐释根据本发明的实施方式制造半导体器件的方法的图解。
图1E是阐释根据本发明的实施方式制造半导体器件的方法的图解。
图1F是阐释根据本发明的实施方式制造半导体器件的方法的图解。
图1G是阐释根据本发明的实施方式制造半导体器件的方法的图解。
图2-A显示不同压力下的沉积物去除速率。
图2-B显示不同压力下的沉积物去除速率。
图2-C显示不同压力下的氧化量。
图2-C显示不同压力下的氧化量。
图3是显示根据本发明实施方式的用于制造半导体器件的装备的示意平面图。
图4是RLSA蚀刻装置的示意剖视图。
图5是图4所示的RLSA蚀刻装置的部分放大图解。
图6是用于图4所示的RLSA蚀刻装置中的缝隙天线的平面视图。
具体实施方式
现在将参照所附附图对实施方式进行描述，其中在各图中，相似的附图标记标志着对应的或相同的元件。
参照图1-A至1-G，根据本发明实施方式的制造半导体器件，例如MOSFET，的方法。参照图1-A，经栅极绝缘膜202，例如二氧化硅(SiO2)膜，在基板W的表面212上形成由聚Si制成的栅电极203。然后，参照图1-B，通过供应气体，例如含Si气体(比如SiH4和氧气)，在RLSACVD装置中使用化学气相沉积在栅电极203和表面212上沉积二氧化硅(SiO2)220。RLSA CVD装置包括径向线缝隙天线(Radial Line SlotAntenna)。
接着，将硅基板W传送至RLSA蚀刻装置。在RLSA蚀刻装置中，对沉积的二氧化硅(SiO2)进行蚀刻以在栅电极203的侧表面上形成偏置间隔物204(参见图1-C)。该蚀刻过程有两个步骤。表1示出第一和第二步骤中的条件。分别基于进行第一和第二步骤的持续时间来确定终止各个步骤的定时。在第一蚀刻工序之后，剩余厚度为约1nm至约2nm的沉积物质。在第二蚀刻工序中，几乎所有的待蚀刻的沉积物质都被去除。
在第一和第二步骤中，微波功率可以为约1,500W至约4,000W，压力可以为约5毫托至约200毫托，基座偏压(bias)可以为约30W至约200W，并且保持硅基板W的基座的温度可以为约0摄氏度至约80摄氏度。利用的气体可以为，例如CHF3、CH2F2、O2、N2、和/或H2。根据待蚀刻的物质确定用于蚀刻的气体。蚀刻工序的持续时间可取决于待蚀刻膜的厚度。例如，蚀刻5nm花费1分钟。但是，最长持续时间应该在约3分钟以内。
表1
硅基板表面中的Si与Si之间的结合能小于待蚀刻的二氧化硅膜中Si和O之间的结合能。因此，硅基板表面更容易被蚀刻。同样，Si与Si之间的结合能小于待蚀刻的氮化硅膜中Si与N之间的结合能。因此，Si基板比SiN更容易被蚀刻。在对SiO2和硅均暴露的基板进行蚀刻时，在Si得到保护的同时SiO2将被蚀刻，因此，在工序中需要对待蚀刻膜的高选择性。在需要对SiN和硅的高蚀刻选择性的位置，可利用SiN作为侧壁间隔物。
在本实施方式中，如表1所示，进行具有不同蚀刻条件的第一蚀刻步骤和第二蚀刻步骤。在此过程中，使用主要对沉积物起作用的气体和主要对蚀刻起作用的其它气体来平衡沉积和蚀刻，以保护Si表面。因此，在进行蚀刻的同时沉积物(主要为CFx)在表面上积累。由此，硅基板的表面基本免于蚀刻。结果，硅基板表面在蚀刻过程中得到保护。
沉积物是反应产物(主要为CFx)，其至少包括碳和氟。通常，使用含氧气体来去除CFx沉积物。已利用灰化以去除这种沉积物。在灰化过程中，形成较厚的氧化区域。因而有必要防止硅基板表面在灰化过程中被氧化。
在灰化过程中，沉积物210在表面212上沉积，表面212之下的基板W由Si制成(参见图1-C)。为去除沉积物210，在蚀刻工序之后，在RLSA蚀刻装置中将氧等离子体冲洗到基板W的表面212上。在O2冲洗(flash)过程中，在表2所示的条件下冲洗氧等离子体。
表2
利用的气体 O2(350sccm)
功率 2000W
压力 100毫托或更大
偏压 无
基座温度 约20℃～约30℃
时间 5s
其上置有硅基板W的基座的温度为约20摄氏度至约30摄氏度。在O2冲洗过程中，功率可以为约2,000W至约3,000W，压力可以为约100毫托或更大。硅基板W的表面212附近的氧等离子体的电子温度，例如，与硅基板W的表面212距离20mm处的氧等离子体的电子温度优选为约1eV至约1.5eV(等离子体电位为约5eV至7eV)。更优选地，与硅基板W的表面212距离20mm的氧等离子体的电子温度为约1eV至1.2eV。通常，等离子体电位是等离子体电子温度的大约三至五倍。因此，当等离子体的电子温度为1.0eV至1.5eV时，等离子体电位为约3eV至7.5eV。当等离子体的电子温度为1.0eV至约1.2eV时，等离子体电位为约3eV至6eV。例如，在硅基板表面212之上约10mm的检测位置检测等离子体电位。检测位置在，例如腔室壁侧面。注意到等离子体电位随着施加到基座的偏置电压而变化。但是，根据使用O2冲洗的本发明的实施方式，未对基座施加偏压。因此，可以不考虑由偏压引起的变化。如果硅基板W表面212附近的氧等离子体的电子温度高，那么在O2冲洗过程中硅基板W的表面212更多地被氧化并受损。由此，源极区域和漏极区域的表面212区域含有氧化部分(无意的凹陷)。由于该氧化部分，不能依照设计来制造半导体器件。
图2-A和2-B显示不同压力下的沉积物去除速率。为检测沉积物去除速率，通过对KrF保护层(沉积物)施加功率为3,000W的微波进行蚀刻(O2冲洗)10秒钟。在此实验中，假定KrF保护层为沉积物。图2-C和2-D显示不同压力下的氧化量。为检测氧化量，通过对裸露的硅基板施加功率为3,000W的微波进行蚀刻(O2冲洗)10秒钟。氧化量为硅基板中氧化的量。在图2-A至2-D中，横坐标轴的单位为“mm”，且纵坐标轴的单位为埃。
根据图2-A的左侧和图2-C的左侧，在20mT下，在沉积物去除速率维持为高时氧化量保持为高。为了减少氧化量，O2冲洗可在高于20mT的压力下进行。
根据图2-C的左侧，在20mT下，氧化量为2.1nm/10秒+-3.9％(10秒内2.1nm厚)。在根据本发明的实施方式中，进行O2冲洗5秒钟。因此，在该实施方式中，氧化量应为1.05nm。
根据图2-A的右侧和图2-C的右侧，在60mT下，在沉积物去除速率维持为高时氧化量仍然保持为高。为了减少氧化量，O2冲洗可以在比60mT还要高的压力下进行。
根据图2-C的右侧，在60mT下，氧化量为1.6nm/10秒+-5.8％(10秒内1.6nm厚)。在根据本发明的实施方式中，进行O2冲洗5秒钟。因此，在该实施方式中，氧化量应为0.8nm。
根据图2-B的左侧和图2-D的左侧，在100mT下，在沉积物去除速率维持为高时氧化量保持为低。为了减少氧化量，O2冲洗可以在更高的压力下进行。
根据图2-D的左侧，在100mT下，氧化量为1.2nm/10秒+-8.0％(10秒内1.2nm厚)。在根据本发明的实施方式中，进行O2冲洗5秒钟。因此，在该实施方式中，氧化量应为0.6nm。
根据图2-B的右侧和图2-D的右侧，在200mT下，在沉积物去除速率保持为高时氧化量保持为低。因此，如在100mT的情况下那样，由于氧化量低，O2冲洗可以在200mT下进行。
根据图2-D的右侧，在200mT下，氧化量为0.9nm/10秒+-3.7％(10秒内0.9nm厚)。在根据本发明的实施方式中，进行O2冲洗5秒钟。因此，在该实施方式中，氧化量应为0.45nm。
事实上，由于在传送硅基板时硅基板暴露于氧中，因而在硅基板上无意中形成有原生氧化膜。原生氧化膜的厚度为约1nm。
注意，即使进行两次O2冲洗，氧化膜的厚度也不是简单地翻倍。并不是厚度增加，而是SiO2的浓度可能增加。
在本实施方式中，例如在与硅基板W的表面212距离20mm处的氧等离子体的电子温度足够低，从而不会使得硅基板W上源极区域和漏极区域的表面212区域中氧化成深的氧化部分。根据本实施方式，在O2冲洗过程中源极区域和漏极区域上的表面212区域中基本上未形成氧化部分(参见图1-D)。根据本实施方式，即使在O2冲洗过程中在源极区域和漏极区域之上的表面212区域中形成氧化部分，优选地，氧化部分的厚度可低于约1nm。
在本实施方式中，O2冲洗在RLSA蚀刻装置中进行，在RLSA蚀刻装置中还进行过蚀刻工序。因此，可以基本上防止硅基板W上所形成的膜的恶化，因为在硅基板W从一个蚀刻用处理室转移至另一个O2冲洗用处理室时硅基板W未暴露于空气中，而且蚀刻沉积物可以在另一个处理室之前去除。
将磷离子植入硅基板W中以形成延伸区208(参见图1-E)。然后，为形成侧壁间隔物216，在硅基板W的表面上形成氧化物膜或氮化物膜，例如SiN膜214，以用偏置间隔物204覆盖表面212和栅电极203(参见图1-F)。在RLSA CVD装置中使用化学气相沉积在硅基板W的表面上沉积SiN。基于延伸区的长度而确定SiN膜214的厚度。随后，在RLSA蚀刻装置中，对沉积的SiN进行蚀刻以在栅电极203侧面形成侧壁间隔物216(参见图1-G)。
在蚀刻过程中，在表面212上沉积沉积物210，在表面212下的基板W由硅制成。为去除沉积物210，在蚀刻工序之后在RLSA蚀刻装置中，将氧等离子体冲洗至基板W的表面212上。在O2冲洗过程中，在如表2所示的条件下冲洗氧等离子体。
其上置有硅基板W的基座的温度为约20摄氏度至约30摄氏度。在O2冲洗过程中，功率可以为约2,000W至约3,000W，压力可以为约100毫托或以上。硅基板W的表面212的附近的氧等离子体的电子温度，例如与硅基板W的表面212相距20mm处的氧等离子体的电子温度优选为约1eV至约1.5eV。更优选地，与硅基板W的表面212距离20mm处的氧等离子体的电子温度为约1eV至1.2eV。如果硅基板W的表面212的附近的氧等离子体的电子温度高，那么硅基板W的表面212在O2冲洗过程中容易被氧化。由此，源极区域和漏极区域上的表面212的区域含有氧化部分(无意的凹陷)。由于此氧化部分，因而不能按照设计制造半导体器件。
在本实施方式中，氧等离子体的电子温度，例如与硅基板W的表面212距离20mm处的氧等离子体的电子温度足够低，从而不会在源极区域和漏极区域上的表面212区域中氧化成较深的氧化部分。根据本实施方式，在O2冲洗过程中于源极区域和漏极区域上的表面212区域中基本没有氧化部分形成(参见图1-G)。根据本实施方式，即使在O2冲洗过程中在源极区域和漏极区域上的表面212区域中形成有氧化部分，优选地，氧化部分的厚度可以为低于约1nm。
接着，将砷离子植入硅基板W中以形成源极/漏极区域(参见图1-G)。由于侧壁间隔物216的厚度，在延伸区208外形成有高浓度的源极/漏极区域218。
根据以上阐释的方法，例如，制造如图1-G所示的MOSFET。该半导体器件具有源极区域和漏极区域218。源极区域和漏极区域218上的表面212区域中的氧化部分的厚度可以大致上小于1nm。
在本实施方式中，形成偏置间隔物204和侧壁间隔物216并且进行两次O2冲洗工序。然而，在不形成偏置间隔物204的情况下可仅形成侧壁间隔物216。在这种情况下，只进行一次O2冲洗工序。
例如，通过使用氧等离子体处理装置进行O2冲洗。可以利用能够在硅基板W附近产生具有约1.5eV或更小的低电子温度的氧等离子体的任何等离子体处理装置来进行O2冲洗。作为示例，以下阐述RLSA蚀刻装置。
图3示出用于制造半导体器件的系统300。系统300包括处理装置301，302，303和304、输送室305、负载锁定模块306和307、装载室308、闸板309、310和311、第一传送机构312、取向单元313、和第二传送机构314。这种系统通常称为在输送室305周围具有数个处理装置301、302、303和304的“集束型装备”(Cluster Tool)。可根据期望的工序，例如蚀刻、成膜和其它处理来选择每个处理装置。通过装载室308中的第二传送机构314将基板W从料盒C传送至处理装置301、302、303和304，然后通过输送室305中的第一传送机构312被传送至处理装置，其中在真空状态下进行预定的工序。在处理基板W时，处理装置301，302，303及304和输送室305的内部空间通过各自的排气泵(未示出)抽真空，并维持为预定的真空状态。在工序完成之后，将基板返回至料盒C。后面将描述处理装置的进一步的细节。
图4示出RLSA蚀刻装置180的示意剖视图。参照图4，被配置为平面表面波等离子体型等离子体处理装置的微波等离子体蚀刻装置180具有圆柱状的腔室(处理室)10，其由金属例如铝或不锈钢制造。出于安全原因将该腔室10接地。
首先，描述微波等离子体蚀刻装置180的腔室10中不直接参与产生微波等离子体的部件或元件。
在腔室10的中下部有基座12，其上置有半导体基板W(以下称为基板W)。基座12由从腔室10的底部向上延伸的圆柱状支承部14水平支承。圆柱状支承部14由绝缘材料制成。此外，基座12形成为圆板并由例如铝制成，其还起到下部电极的作用，射频波被施加到该下部电极上。
在腔室10的内壁和另一圆柱状支承部16之间设置有环形的排气通路，其从腔室10的底部向上并沿着圆柱状支承部14的外周表面延伸。圆柱状支承部16是导电性的。环形缓冲板20布置在排气通路18的顶部(或入口部)，且排气口22设置在排气通路的下面。为了获得关于腔室10中基座12上的基板W对称分布的均匀气流模式，优选沿着周向以相同的间隔角设置多个排气口22。各个排气口22通过排气管24与排气装置26连接。排气装置26可具有真空泵比如涡轮分子泵(TMP)，其可将腔室10抽真空到期望的低压。闸阀28安装在腔室10的外壁上。闸阀28开启闭合输送口，基板W通过输送口输送到腔室10中或从其送出。
基座12与通过匹配器32和供电杆34对基座12施加RF偏压的射频电源30电连接。电源30以预定的功率水平输出具有相对低频比如13.56MHz的射频波。该低频适于控制被吸引至基座12上的基板W的离子的能量。匹配器32包括用于将电源30的输出阻抗与包括电极(基座)、腔室10中产生的等离子体、和腔室10的负载的阻抗相匹配的匹配元件。匹配元件具有产生自偏压的隔直流电容器。
在基座12的上表面上设置有静电吸盘36。静电吸盘36通过静电力将基板W保持在基座12上。静电吸盘36具有由导电性膜形成的电极36a和一对夹持电极36a的绝缘膜36b、36c。DC电源40通过开关42与电极36a电连接。由DC电源40施加到静电吸盘36的DC电压产生库仑力，其反过来将基板W保持到静电吸盘36上。在静电吸盘36外部，设置有聚焦环38以环绕基板W。
基座12内部设置有冷却介质室44。冷却介质室44具有沿圆周方向延伸的环形。预定温度的冷却介质或冷却水通过导管46、48从冷却单元(未示出)供应到冷却介质室44，从而通过冷却介质室44和导管46、48循环。由于控制温度的冷却介质等，静电吸盘36上基板W的温度可以得到控制。此外，从导热气体供应部(未示出)通过供气管50在基板W和静电吸盘36之间供应导热气体例如He气体。而且，腔室10设置有可升降的升降梢(未示出)，其垂直地插入基座12并在基板W装载到腔室10中或从其卸载时升起/降下基板W。升降梢可以由升降机构(未示出)驱动。
接着，对在微波等离子体蚀刻装置180的腔室10中参与产生微波等离子体的部件或元件进行描述。在基座12之上设置有平面天线55以将微波引入腔室10中。
平面天线55包括圆形石英板52作为电介质窗和圆形的径向线缝隙天线(RLSA)54。具体地，石英板52密封地安装到腔室10并作为与基座12相对的腔室11的顶面。RLSA 54位于石英板52的上表面，并且具有多个沿同心圆分布的狭缝。RLSA 54通过由电介质材料比如石英制成的波长缩短板56与微波传输线58电磁耦合。
微波传输线58具有波导管62、波导管/同轴管转换器64、和同轴管66，并将微波发生器60输出的微波传输至RLSA 54。波导管62由，比如方管形成，并通过波导管-同轴管转换器64传输来自微波发生器60的TE模式的微波。
波导管/同轴管转换器64连接波导管62和同轴管66，并将波导管62中TE模式的微波转换成同轴管66中TEM模式的微波。转换器64优选在连接至波导管62的上部具有较大的直径，并在连接至同轴管66内部导体68的下部具有较小的直径，从而避免了可能在高功率传输水平下存在的密集的电磁场。换言之，转换器64优选制成如图4和5所示的倒锥形(或门把手)。可将转换器64当作倒锥部68a以便于下面解释的简化。
同轴管66从转换器64向下垂直延伸至腔室10的上中部，并与RLSA 54连接。具体地，同轴管66具有外部导体70和内部导体68。外部导体70在上端与波导管62连接并向下延伸从而达到滞波板56。内部导体68在上端与转换器64连接，并向下延伸从而达到RLSA 54。微波以TEM模式在内部导体68和外部导体70之间传播。
从微波发生器60输出的微波通过包括波导管62、转换器64、和同轴管66的微波传输线58传输，并通过滞波板56供应至RLSA 54。随后，微波在滞波板56中径向传播，并通过RLSA 54的狭缝朝腔室10发射。通过狭缝发射的微波沿着石英板52的下表面作为表面波传播，并将石英板52下表面附近的气体离子化，从而在腔室10中产生等离子体。
滞波板56的上表面上设置有天线背面板72。天线背面板72由，例如铝制成。天线背面板72包含流体导管74，冷却单元(未示出)与流体导管74连接从而使预定温度的冷却介质或冷却水通过导管74和管76、78循环。即，天线背面板72用作吸收石英板52中产生的热并将热传送到外部的冷却套管。
如图4所示，在此实施方式中设置有气体导管80以使其穿过同轴管66的内部导体68。另外，第一供气管84(图4)在一端连接至气体导管80的上部开口，并在另一端连接至处理气体供应器82。而且，在石英板52的中部形成有气体喷出口86，并朝腔室10开放。在具有上述构造的第一处理气体导入部88中，来自处理气体供应器82的处理气体流经第一供气管84和同轴管66中的气体导管80，并从气体喷出口86向位于气体喷出口86下面的基座12喷出。喷出的处理气体在腔室10中沿径向向外散布，部分是因为处理气体被排气装置26引向基座12周围的排气通路18。顺便，第一供气管84在中部设置有质量流量控制器(MFC)90和开关阀92。
在此实施方式中，除了第一处理气体导入部88之外还设置有第二处理气体导入部94，以将处理气体引入腔室10中。第二处理气体导入部94包括缓冲室96、多个侧喷孔98、和供气管100。缓冲室98被制成中空环，其在腔室10的侧壁部分的内部并沿着侧壁部分的圆周方向延伸，位置略低于石英板52。多个侧喷孔98朝着腔室10中的等离子体区域开放，沿腔室10的内壁以相同的间隔角布置，并与缓冲室96气体连通。供气管100将缓冲室96连接至处理气体供应器82。供气管100在中部设置有MFC 102和开关阀104。
在第二处理气体导入部94中，来自处理气体供应器82的处理气体通过第二处理气体供应管100被引入腔室10的侧壁部分中的缓冲室96中。填充有处理气体的缓冲室96内的压力沿着缓冲室96的圆周方向变均匀，其使得处理气体能够均匀并且水平地从多个喷孔98向腔室10中的等离子体区域喷射。在这种情况下，可能在基板W上方难以从喷孔98均匀分布处理气体，因为在处理气体流过排气通路18时，处理气体被引向排气口22。但是，由于从位于石英板52中部的气体喷出口86喷出的处理气体按径向向外的方向散布，并流向如上所述的排气通路18，在此实施方式中，自侧喷孔98喷出的处理气体并不受到排气装置26很大程度的影响。因此，等离子体可以在基座12上的基板W的上方均匀分布。
分别从第一处理气体导入部88和第二处理气体导入部94引入腔室10的处理气体可以相同或不同。气体的流速可以分别通过MFC 90和MFC 102控制，或者将气体以预定的流速比引入腔室中，这样气体和由此产生的等离子体在径向上均匀分布。
参照图5，具体示出了波导管-同轴管转换器64和同轴管66。内部导体68由，比如铝制成。气体导管80沿着内部导体68的中心轴透过内部导体68。此外，冷却介质导管106形成为与气体导管80平行。
冷却介质导管106包括由垂直隔板(未示出)隔开的流入路径106a和流出路径106b。在倒锥部68a的上部中，管108连接至冷却介质导管106的流入路径106a。管108的另一端连接至冷却单元(未示出)。此外，管110连接至冷却介质导管106的流出路径106b。管110的另一端连接至相同的冷却单元。在这种配置下，自冷却单元供应的冷却介质或冷却水向下流经流入路径106a，从而到达流入路径106a的底部，并向上返回经过流出路径106b从而流入管110。通过这种方式，可使内部导体68冷却。
在RLSA 54的中央有开口54a，气体导管80安装在开口54a中，如图5所示。另外，开口54a的位置与石英板52的气体喷出口86同轴排列。在这种配置下，从RLSA 54发出的电磁波(微波)不会到达气体喷出口86，因此在气体喷出口86中不发生排放。此外，气体喷出口86可以分流到石英板52的多个孔中。多个孔可以位于石英片52径向的一定范围内。
图6示出此实施方式中的RLSA 54的狭缝图案。如图所示，RLSA54具有多个按同心圆分布的狭缝。具体地，两种纵向基本成直角的狭缝54b、54c按照交替的同心圆分布。根据沿RLSA 54的径向传播的微波的波长，按径向间隔布置这些同心圆。根据这样的狭缝图案，微波转换成具有两种彼此交叉的极化组分的圆偏振平面波，并且平面波由RLSA 54发射。如上所述配置的RLSA 54的优势在于，微波可以从天线的基本上整个区域均匀地发射到腔室10中(图4)，并且适于产生均匀稳定的等离子体。
此外，根据本发明的第一实施方式，排气装置26的各种操作、RF电源30、DC电源40的开关42、微波发生器60、处理气体导入部88，94、冷却单元(未示出)、和导热气体供应部(未示出)、和总操作作为整体受控制部(未示出)控制，控制部由例如微波等离子体蚀刻装置180中的微型计算机构成。
在装置180中由2.45GHz微波产生的在电介质窗的正下方具有数个eV的电子温度的等离子体向下扩散。然后等离子体的电子温度变低，在待处理基板的周围为大约数个eV。由于电子温度低，等离子体损坏几乎不会引入基板上的膜中。而且，使用RLSA实现高密度等离子体，处理速率高。
显而易见，按照以上教导，许多本发明的改变和变更是可行的。因此要理解，在所附权利要求的范围内，本发明可以按照不同于本文具体所述的方式实施。

Claims (10)

1.一种制造半导体器件的方法，所述方法包括：
隔着栅极绝缘膜在基板的表面上形成栅电极；
在RLSA蚀刻装置，分别在两个蚀刻工序中在所述栅电极的侧表面上形成偏置间隔物，和在所述偏置间隔物上形成侧壁间隔物；
在形成偏置间隔物和侧壁间隔物时产生包括碳氟化合物的沉积物；
在进行蚀刻的RLSA蚀刻装置，将氧等离子体暴露到所述基板的所述表面上进行所述氧等离子体的冲洗以去除形成偏置间隔物和侧壁间隔物时分别产生的所述沉积物，所述基板的所述表面附近的氧等离子体的电子温度等于或低于1.5eV。
2.根据权利要求1所述的制造半导体器件的方法，其中使用通过用径向线缝隙天线所产生的表面波微波等离子体来进行暴露所述氧等离子体的工序。
3.根据权利要求1所述的制造半导体器件的方法，其中进行具有100毫托或更大压力的所述氧等离子体的冲洗。
4.根据权利要求1所述的制造半导体器件的方法，其中偏置间隔物和侧壁间隔物中的至少一个在处理室中形成，并且其中在所述处理室中对所述氧等离子体进行冲洗。
5.根据权利要求1所述的制造半导体器件的方法，其中将所述氧等离子体冲洗到其下的基板包含Si的表面上。
6.根据权利要求1所述的制造半导体器件的方法，其中距离所述基板的所述表面20mm处的所述氧等离子体的电子温度为1.0eV至1.5eV。
7.根据权利要求6所述的制造半导体器件的方法，其中距离所述基板的所述表面20mm处的所述氧等离子体的电子温度为1.0eV至1.2eV。
8.根据权利要求1所述的制造半导体器件的方法，其中所述基板放置在基座上，在对所述氧等离子体进行冲洗时所述基座的温度为20摄氏度至30摄氏度。
9.根据权利要求1所述的制造半导体器件的方法，其中产生等离子体的微波功率为2000W至3000W。
10.一种用于制造半导体器件的装置，所述装置包括：
被配置为隔着栅极绝缘膜在基板的表面上形成栅电极的单元；
被配置为分别在所述栅电极的侧表面上形成偏置间隔物和在所述偏置间隔物上形成侧壁间隔物的单元；和
被配置为将氧等离子体暴露至所述基板的所述表面上进行氧等离子体的冲洗以去除在形成偏置间隔物和侧壁间隔物时分别产生的包括碳氟化合物的沉积物的单元，所述基板的所述表面附近的所述氧等离子体的电子温度等于或低于1.5eV。
CN201080044368.8A 2009-10-04 2010-10-02 半导体器件、其制造方法及其制造装置 Active CN102549756B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/573,138 US8497196B2 (en) 2009-10-04 2009-10-04 Semiconductor device, method for fabricating the same and apparatus for fabricating the same
US12/573,138 2009-10-04
PCT/JP2010/005926 WO2011040047A1 (en) 2009-10-04 2010-10-02 Semiconductor device, method for fabricating the same and apparatus for fabricating the same

Publications (2)

Publication Number Publication Date
CN102549756A CN102549756A (zh) 2012-07-04
CN102549756B true CN102549756B (zh) 2015-03-04

Family

ID=43822528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080044368.8A Active CN102549756B (zh) 2009-10-04 2010-10-02 半导体器件、其制造方法及其制造装置

Country Status (6)

Country Link
US (1) US8497196B2 (zh)
JP (1) JP5442871B2 (zh)
KR (2) KR101384590B1 (zh)
CN (1) CN102549756B (zh)
TW (1) TWI423336B (zh)
WO (1) WO2011040047A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016104206A1 (ja) * 2014-12-24 2016-06-30 東京エレクトロン株式会社 ドーピング方法、ドーピング装置および半導体素子の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489784A (zh) * 2001-01-25 2004-04-14 ���������ƴ���ʽ���� 电子器件材料的制造方法
CN1620720A (zh) * 2002-03-29 2005-05-25 东京毅力科创株式会社 基底绝缘膜的形成方法
CN1624870A (zh) * 2003-11-04 2005-06-08 国际商业机器公司 改变膜结构的氧化方法和以之形成的cmos晶体管结构
CN1659692A (zh) * 2002-05-13 2005-08-24 东京毅力科创株式会社 基板处理方法
CN1787230A (zh) * 2004-12-08 2006-06-14 株式会社东芝 包括场效应晶体管的半导体装置
CN1870233A (zh) * 2005-04-28 2006-11-29 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142447A (ja) * 1993-11-16 1995-06-02 Kawasaki Steel Corp 半導体装置の製造方法
JP3402937B2 (ja) 1996-06-28 2003-05-06 三洋電機株式会社 半導体装置の製造方法
US5902134A (en) 1996-08-07 1999-05-11 Matsushita Electronics Corporation Dry etching post-treatment method and method for manufacturing a semiconductor device
JP3217280B2 (ja) 1996-10-30 2001-10-09 松下電器産業株式会社 ドライエッチング後処理方法とｍｏｓ型半導体装置の製造方法
JP4048618B2 (ja) * 1998-10-07 2008-02-20 ソニー株式会社 半導体装置の製造方法
US7223676B2 (en) * 2002-06-05 2007-05-29 Applied Materials, Inc. Very low temperature CVD process with independently variable conformality, stress and composition of the CVD layer
US6534420B2 (en) * 2001-07-18 2003-03-18 Micron Technology, Inc. Methods for forming dielectric materials and methods for forming semiconductor devices
JP2005051140A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体装置およびその製造方法
JP5084169B2 (ja) * 2005-04-28 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5422854B2 (ja) * 2007-08-31 2014-02-19 国立大学法人東北大学 半導体装置の製造方法
JP2008098640A (ja) * 2007-10-09 2008-04-24 Toshiba Corp 半導体装置の製造方法
JPWO2009099252A1 (ja) 2008-02-08 2011-06-02 東京エレクトロン株式会社 絶縁膜のプラズマ改質処理方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489784A (zh) * 2001-01-25 2004-04-14 ���������ƴ���ʽ���� 电子器件材料的制造方法
CN1620720A (zh) * 2002-03-29 2005-05-25 东京毅力科创株式会社 基底绝缘膜的形成方法
CN1659692A (zh) * 2002-05-13 2005-08-24 东京毅力科创株式会社 基板处理方法
CN1624870A (zh) * 2003-11-04 2005-06-08 国际商业机器公司 改变膜结构的氧化方法和以之形成的cmos晶体管结构
CN1787230A (zh) * 2004-12-08 2006-06-14 株式会社东芝 包括场效应晶体管的半导体装置
CN1870233A (zh) * 2005-04-28 2006-11-29 株式会社半导体能源研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20110079826A1 (en) 2011-04-07
KR20120049399A (ko) 2012-05-16
JP2013506986A (ja) 2013-02-28
JP5442871B2 (ja) 2014-03-12
CN102549756A (zh) 2012-07-04
KR101384590B1 (ko) 2014-04-11
TWI423336B (zh) 2014-01-11
TW201131654A (en) 2011-09-16
WO2011040047A1 (en) 2011-04-07
KR20140016433A (ko) 2014-02-07
US8497196B2 (en) 2013-07-30

Similar Documents

Publication Publication Date Title
KR102283949B1 (ko) 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들
US9299577B2 (en) Methods for etching a dielectric barrier layer in a dual damascene structure
US9543163B2 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
KR101430093B1 (ko) 플라즈마 에칭 방법, 반도체 디바이스의 제조 방법 및 플라즈마 에칭 장치
US20130344702A1 (en) Method of etching silicon nitride films
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
US20150079799A1 (en) Method for stabilizing an interface post etch to minimize queue time issues before next processing step
KR101333352B1 (ko) 에칭 방법 및 장치
US9263283B2 (en) Etching method and apparatus
US7910495B2 (en) Plasma oxidizing method, plasma processing apparatus, and storage medium
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
KR20180018824A (ko) 조정 가능한 원격 해리
US20240290623A1 (en) Processing methods to improve etched silicon-and-germanium-containing material surface roughness
CN102549756B (zh) 半导体器件、其制造方法及其制造装置
WO2022059440A1 (ja) エッチング方法、プラズマ処理装置、及び基板処理システム
JP2008091667A (ja) 基板処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant