CN102543178B - 存储装置、主机装置、电路基板、液体容器以及系统 - Google Patents

Abstract

提供了一种能够一起接收发送确认信息并且能够缩短写入处理时间的存储装置、主机装置、电路基板、液体容器以及系统等。存储装置(100)包括：控制部(110)，与主机装置(400)进行通信处理，主机装置(400)经由总线与控制部(110)连接；存储部(120)，来自主机装置(400)的数据被写入存储部(120)中；以及存储控制部(130)，进行存储部(120)的访问控制。控制部(110)在通过主机装置(400)向与总线BS连接的多个存储装置(100)写入数据的期间结束后，接收从主机装置(400)向多个存储装置(100)发出的广播的确认返回请求信息，并且，如果数据被正常写入到存储装置自身的存储部(120)，则向主机装置(400)返回确认信息。

Description

存储装置、主机装置、电路基板、液体容器以及系统

技术领域

本发明涉及存储装置、主机装置、电路基板、液体容器以及系统等。

背景技术

在喷墨式的打印机中使用的墨盒(液体容器)中有设置了存储装置的墨盒。在该存储装置中，存储有例如墨水的颜色和墨水的消耗量等信息。有关墨水消耗量的数据从打印机主体(主机装置)被发送到存储装置，并被写入到存储装置中包含的非易失性存储器等。在这种系统中，通过存储装置返回确认(Acknowledge)信息，通知主机装置数据写入已完成。即，存储装置从主机装置接收数据后将数据写入存储器，并在写入完成之后向主机装置返回确认信息。主机装置收到确认信息之后向下一存储装置发送数据。通常，由于写入到非易失性存储器的时间比数据通信时间长很多，所以存储装置的数量增加并且整体的写入处理时间变长。

另一方面，墨盒因通常采用可更换的结构而有可能容易发生电连接部分接触不良以及由接触不良引起的通信错误或写入错误等。为了防止这种不良情况的发生，期望尽可能缩短从主机装置向各个存储装置写入的处理时间。

针对这些问题，例如，在专利文献1中，披露了对于多个存储装置同时进行数据写入的方法。然而，在这种方法中，存在主机装置不能从各个存储装置中接收确认信息等问题。

【专利文献1】日本专利文献特开2002-14870号公报。

发明内容

根据本发明的几个方式，可提供一种能够一起发送和接收确认信息并且能够缩短写入处理时间的存储装置、主机装置、电路基板、液体容器以及系统等。

本发明的一个方式涉及一种存储装置，包括：控制部，所述控制部与主机装置进行通信处理，所述主机装置经由总线与所述控制部连接；存储部，来自所述主机装置的数据被写入所述存储部；以及存储控制部，所述存储控制部进行所述存储部的访问控制，所述控制部在通过所述主机装置对与所述总线连接的多个存储装置写入数据的期间结束后，接收从所述主机装置对所述多个存储装置发出的广播的确认返回请求信息，并且，如果数据被正常写入到存储装置自身的所述存储部，则向所述主机装置返回确认信息。

根据本发明的一个方式，在通过所述主机装置向与总线连接的多个存储装置写入数据的期间结束后，存储装置能够向主机装置返回确认信息。如此，主机装置能够在向多个存储装置的数据写入结束后，一起从各存储装置接收确认信息。其结果是，主机装置能够判断各存储装置中数据的写入是否正常进行，并且能够缩短从主机装置向多个存储装置的写入处理所需的时间。而且，能够减少由存储装置的电连接部分的接触不良等引起的通信错误或写入错误等。

另外，在本发明的一个方式中，也可以是：所述控制部在接收到所述确认返回请求信息后的第一返回期间～第n(n为2以上的整数)返回期间中的、与自身的ID信息相应的第m(m为1≤m≤n的整数)返回期间中向所述主机装置返回所述确认信息。

如此，存储装置能够在与自身的ID信息相应的第m返回期间中返回确认信息，因此主机装置能够确定返回了确认信息的存储装置以及未返回确认信息的存储装置。

另外，在本发明一个方式中，也可以是：所述存储装置包括时钟端子和数据端子，所述控制部在所述第m返回期间中基于输入到所述时钟端子的时钟向所述数据端子输出表示所述确认信息的逻辑电平的信号。

如此，存储装置能够基于时钟输出表示确认信息的逻辑电平的信号，从而能够在与自身的ID信息相应的第m返回期间中在正确的定时返回确认信息。

另外，在本发明的一个实施方式中，也可以是：所述控制部在所述第m返回期间中将所述数据端子的电压电平从高阻抗状态改变为第一逻辑电平，接着从所述第一逻辑电平改变为第二逻辑电平，并且，在除所述第m返回期间以外的期间中将所述数据端子的电压电平设定为高阻抗状态。

如此，例如，在第m返回期间的后半段期间中，能够将数据端子的电压电平从第一逻辑电平快速地改变为第二逻辑电平，因此能够缩短返回期间的长度。其结果是，能够缩短写入处理所需的总时间。

另外，在本发明的一个方式中，也可以是：所述控制部接收请求广播的返回确认的指令作为所述确认返回请求信息。

如此，主机装置能够同时对连接到总线的多个存储装置请求返回确以。

另外，在本发明的一个方式中，也可以是：所述控制部接收指定所述多个存储装置的ID信息作为所述确认返回请求信息。

如此，主机装置能够通过发送指定多个存储装置的ID信息，来同时向多个存储装置请求返回确认。

本发明的其它的方式涉及一种主机装置，包括：通信处理部，所述通信处理部与多个存储装置进行通信处理，所述多个存储装置经由总线与所述通信处理部连接；以及控制部，所述控制部控制所述通信处理部，所述通信处理部在向所述多个存储装置写入数据的写入期间结束后，向所述多个存储装置发送广播的确认返回请求信息，并进行来自所述多个存储装置的确认接收处理。

根据本发明的其它的方式，主机装置能够在向多个存储装置写入数据结束后一起从各存储装置接收确认信息。其结果是，主机装置能够判断各存储装置中数据的写入是否正常地进行，并且能够缩短从主机装置向多个存储装置的写入处理所需的时间。而且，能够减少由存储装置的电连接部分的接触不良等引起的通信错误或写入错误等。

另外，在本发明的其它的方式中，也可以是：在发送所述确认返回请求信息后的第一返回期间～第n(n为2以上的整数)返回期间的各返回期间中，接收来自具有与所述各返回期间相应的ID信息的存储装置的确认信息。

如此，主机装置能够在与各存储装置的ID信息相应的返回期间中接收确认信息，从而能够确定返回了确认信息的存储装置和未返回确认信息的存储装置。

另外，在本发明的其它方式中，也可以是：所述主机装置包括时钟端子和数据端子，并且在向所述数据端子输出所述确认返回请求信息后对所述时钟端子输出用于接收所述确认信息的时钟。

如此，主机装置能够基于时钟接收确认信息，从而能够在与各存储装置的ID信息相应的返回期间中在正确的定时接收确认信息。

另外，在本发明的其它的方式中，也可以是：如果用于向所述多个存储装置的各存储装置写入数据的写入所需期间的长度为tTM并且确认等待期间的长度为tTW，则在经过满足tTM≤tTW＜2×tTM的所述确认等待期间后输出所述确认返回请求信息。

如此，主机装置能够等待直到多个存储装置中数据被最后发送的存储装置中数据写入结束并且该存储装置处于能够返回确认信息的状态之后，输出确认返回请求信息。由此，还能够从数据被最后发送的存储装置可靠地接收确认信息。

本发明的其它方式涉及包括上述任一方式中记载的存储装置的电路基板。

本发明的其它方式涉及包括上述任一方式中记载的存储装置的液体容器。

本发明的其它方式涉及包括上述任一方式中记载的存储装置和上述任一方式中记载的主机装置的系统。

附图说明

图1是存储装置以及主机装置的基本构成例。

图2是说明返回确认信息的时序图。

图3是对比例的时序图。

图4是直到数据被写入的详细的时序图。

图5是直到返回确认信息的详细的时序图。

图6的(A)和图6的(B)是说明确认信号波形的图。

图7是系统的基本构成例。

图8是液体容器的详细的构成例。

图9的(A)和图9的(B)是电路基板的详细的构成例。

符号说明

100：存储装置

110：控制部

120：存储部

130：存储控制部

200：电路基板

300：液体容器

340：墨水供应口

400：主机装置

410：通信处理部

420：控制部

ID_COMP：ID比较器

I/O_CNTL：I/O控制器

OPCDEC：操作解码器

ADDR_COUNT：地址计数器

SCK：时钟信号线

SDA：数据信号线

XRST：复位信号线

TCK：时钟端子

TDA：数据端子

TRST：复位端子

HCK：时钟端子

HDA：数据端子

HRST：复位端子

具体实施方式

以下，对本发明的优选实施例进行详细的说明。而且，以下说明的本实施方式并非不适当地限制权利要求书记载的本发明的内容，本实施方式中说明的结构不一定全部作为本发明的解决手段。

1.存储装置及主机装置

图1中示出本实施方式的存储装置以及主机装置的基本构成例。本实施方式的存储装置100包括控制部110、存储部120、存储控制部130、时钟端子TCK、以及数据端子TDA。另外，本实施方式的主机装置400包括通信处理部410、控制部420、时钟端子HCK、以及数据端子HDA。而且，本实施方式的存储装置及主机装置不限于图1的结构，可进行省略该构成要素的一部分、替换成其他的构成要素或者添加其他的构成要素等各种变形。

存储装置100(100-1～100-n)通过总线BS与主机装置400连接。例如，如图1所示，总线BS包括时钟信号线SCK、数据信号线SDA、以及复位信号线XRST。主机装置400通过时钟信号线SCK对多个存储装置100-1～100-n提供时钟。另外，通过数据信号线SDA在主机装置400与各个存储装置100之间进行数据等的交换。另外，主机装置400通过复位信号线XRST对多个存储装置100-1～100-n输出复位信号。

多个存储装置100-1～100-n分别具有ID信息，并且主机装置400可通过指定该ID信息对多个存储装置100-1～100-n中的一个存储装置发送指令或数据。例如在图1中，第一存储装置100-1的ID信息是ID＝1，第二存储装置100-2的ID信息是ID＝2。

另外，主机装置400可对与总线BS连接的多个存储装置同时发送指令等。即，可发送广播的指令等。在这种情况中，作为指定多个存储装置的ID信息，也可通过指定例如ID＝0，来发送广播的指令等。

存储装置100包括时钟端子TCK、数据端子TDA以及复位端子TRST。时钟信号线SCK与时钟端子TCK连接，数据信号线SDA与数据端子TDA连接，复位信号线XRST与复位端子TRST连接。

存储装置100的控制部110与经由总线BS和其连接的主机装置400进行通信处理。具体而言，例如，如图1所示，基于来自主机装置400的时钟以及复位信号，接收经由数据信号线SDA从主机装置400发送的指令和写入数据等，并经由数据信号线SDA向主机装置400发送从存储部120读出的数据和后述的确认信息(Acknowledge)等。

存储部120是诸如EEPROM或铁电体存储器等的非易失性存储装置，并且来自主机装置400的数据被写入存储部120。存储控制部130进行存储部120的访问控制。

控制部110包括例如ID比较器ID_COMP、I/O控制器I/O_CNTL、操作解码器OPCDEC、地址计数器ADDR_COUNT。ID比较器ID_COMP比较从主机装置400发送的ID信息与自己自身的ID信息是否一致。当从主机装置400发送的ID信息与自己自身的ID信息一致时，向操作解码器OPCDEC输出使能信号，操作解码器OPCDEC对从主机装置400发送的指令(操作码)进行解码。另一方面，当从主机装置400发送的ID信息与自己自身的ID信息不一致时，忽视被发送的指令。

具体而言，从主机装置400发送的指令是写入指令时，I/O控制器I/O_CNTL接收来自主机装置400的写入数据，并将接收的写入数据data输出到存储控制部130。存储控制部130基于来自操作解码器OPCDEC的写入指令wr将存储器数据m_data写入存储部120中。该写入时的地址信息addr基于来自主机装置400的时钟由地址计数器ADDR_COUNT生成，并且写入数据依次地即按照发送顺序被写入到存储部120的连续的地址中。

当写入数据被正常写入到存储部120时，存储控制部130将内部确认(Acknowledge)信号i_ack输出到I/O控制器I/O_CNTL。然后，I/O控制器I/O_CNTL在接收到来自主机装置400的广播的确认返回请求信息时，向主机装置400返回确认ACK。主机装置400通过接收确认ACK，能够识别数据被正常地写入各存储装置中。另外，对于确认ACK的详细情况在后面进行描述。

当从主机装置400发送的指令是读出指令时，存储控制部130基于来自操作解码器OPCDEC的读出指令rd从存储部120读出存储器数据m_data。该读出时的地址信息addr也基于来自主机装置400的时钟由地址计数器ADDR_COUNT生成，并被依次地读出。

主机装置400包括通信处理部410、控制部420、时钟端子HCK、数据端子HDA、以及复位端子HRST。通信处理部410与经由总线BS和其连接的多个存储装置100-1～100-n进行通信处理。控制部420控制通信处理部410。

通信处理部410在向多个存储装置100-1～100-n进行数据写入的期间结束后，发送广播的确认返回请求信息并进行来自多个存储装置100-1～100-n的确认接收处理。该确认返回请求信息被输出到数据端子HDA，用于接收确认信息的时钟被输出到时钟端子HCK。

根据本实施方式的存储装置以及主机装置，当满足2个条件时，控制部110对主机装置400返回确认信息。第一条件是：由主机装置400对多个存储装置100-1～100-n写入数据的期间结束后，接收来自主机装置400的广播的确认返回请求信息。第2条件是数据被正常写入到自身的存储部120。

如此，主机装置400在对多个存储装置100-1～100-n的数据写入结束后能够一起接收来自各存储装置100的确认信息。其结果是，主机装置400能够判断各存储装置100中数据的写入是否正常地进行，并且能够缩短数据写入所需的时间。

图2是用于说明本实施方式的存储装置中的确认信息的返回的时序图。图2中示出了复位信号XRST、时钟信号SCK以及数据信号SDA的各信号的波形。另外，虽然在图2中示出了连接有4个存储装置的情况，但存储装置也可以为除此以外的个数。

当复位信号XRST为H电平(高电位电平，广义上的第一逻辑电平)时，存储装置100处于复位解除状态，当复位信号XRST为L电平(低电位电平，广义上的第二逻辑电平)时，存储装置100处于复位状态。在复位信号XRST为H电平的期间，即，复位被解除的期间中，从主机装置400向存储装置100发送写入数据。

具体而言，如图2所示，基于时钟SCK，依次地发送ID信息、写入指令、写入数据。例如，图2的ICD1示出了对第一存储装置100-1的ID信息(ID＝1)、写入指令以及写入数据被发送的定时。同样地，ICD2～ICD4示出了对各个第二～第四存储装置100-2～100-4的ID信息(ID＝2～4)、写入指令以及写入数据被发送的定时。

在向第一～第四存储装置的发送结束之后，复位信号XRST被设定为L电平，确认等待期间TW开始。在经过确认等待期间TW之后，主机装置400将复位信号XRST再次设定为H电平，并向各存储装置100发送广播的确认返回请求信息ARQ。作为确认返回请求信息ARQ，各存储装置100的控制部110既可以接收请求广播的确认返回的指令，也可以接收指定多个存储装置的ID信息。

广播的确认返回请求信息ARQ可以是请求返回确认的指令，也可以是指定诸如ID＝0等多个存储装置的ID信息。或者可以是指定多个存储装置的ID信息和请求返回确认的指令这两者。

各存储装置100当写入数据被正常写入到自身的存储部120时，在与接收了确认返回请求信息ARQ后的自己自身的ID信息相应的返回期间中，向主机装置400返回确认ACK。具体而言，各存储装置100的控制部110在与第一～第n(n为2以上的整数)的返回期间中的自身的ID信息相应的第m(m是1≤m≤n的整数)返回期间中，返回确认ACK。

例如，在图2中，在第一返回期间TA1中，第一存储装置(ID＝1)返回确认ACK。接着，在第二返回期间TA2中，第二存储装置(ID＝2)返回确认ACK，同样地，在第三和第四返回期间TA3、TA4中，第三和第四存储装置(ID＝3、4)返回确认ACK。

主机装置400在确认返回请求信息ARQ被发送之后的第一～第n返回期间的各返回期间中，接收来自具有与各返回期间相应的ID信息的存储装置100的确认ACK。

确认ACK是表示确认信息(写入结束通知)的逻辑电平的信号，并基于时钟SCK被输出到各存储装置100的数据端子TDA。具体而言，所述确认ACK是例如，如图2所示，在各返回期间TA1～TA4的前半段期间中为H电平，在后半段期间中为平缓下降至L电平的信号。另外，表示确认ACK的信号不限于图2所示的信号波形。

与各存储装置的ID信息相应的返回期间Tm的定时基于主机装置400所提供的时钟SCK被规定，因此各存储装置100通过对时钟SCK进行计数能够识别与自身相应的返回期间Tm的定时。另外，由于主机装置400能够判断在与各个存储装置相应的返回期间Tm中是否存在确认ACK，所以主机装置400能够确定数据未被正常写入的存储装置。并且，对于数据未被正常写入的存储装置，主机装置400能够进行再写入(重写)。

确认等待期间TW是在对多个存储装置的写入数据的发送结束之后直到主机装置400发送广播的确认返回请求信息ARQ的等待期间。即，主机装置400在经过确认等待期间TW之后，输出确认返回请求信息ARQ。具体而言，在存储装置100中，当向存储部120写入数据所需的期间(写入所需期间)的长度为tTM时，确认等待期间的长度tTW满足tTM≤tTW＜2×tTM。

如此，主机装置能够等待直到多个存储装置中数据被最后发送的存储装置中数据写入结束并且该存储装置处于能够返回确认信息的状态。例如，在图2中，主机装置通过设置确认等待期间TW，能够等待直到向数据被最后发送的第四存储装置(ID＝4)的存储部的数据写入结束并且该存储装置处于能够返回确认信息的状态。

作为比较例，图3示出了各存储装置在各自的写入结束后返回确认信息而不在写入结束后一起返回确认信息的构成的时序图。

在图3的比较例中，例如，在向第一存储装置(ID＝1)发送ID信息(ID＝1)、写入指令以及写入数据(图3的ICD1)，并且向第一存储装置的存储部写入数据之后，返回确认ACK。然后接着，在向第二存储装置(ID＝2)同样地发送数据等并且数据的写入结束之后，返回确认ACK。

如图3所示，在比较例中，从存储装置接收写入数据至数据的写入结束的期间，即，经过写入所需期间TM之后，从存储装置返回确认ACK。因此，例如，如图3所示，在连接有四个存储装置的情况下，除数据等的通信所需的时间以外，还需要写入所需期间TM的四倍的长度(4×tTM)。在通常的情况下，用于向存储部写入数据的时间比通信所需的时间长。例如，向一个存储装置进行数据等的通信所需的时间约为100μs，但写入所需期间TM的长度约为5ms。因此，在图3的比较例中，写入所需期间的总长度约为20ms。

另一方面，根据本实施方式的存储装置以及主机装置，如图2所示，设置一个确认等待期间TW即可，该确认等待期间TW的长度tTW如上所述满足tTM≤tTW＜2×tTM。例如，如果tTM＝5ms，则为5ms≤tTM＜10ms的关系，因此与图3的比较例相比能够缩短数据写入处理所需的时间。另外，在比较例中，总的写入时间与存储装置的个数成比例增加，然而，在本实施方式的存储装置以及主机装置中，通信所需的时间增加，但确认等待期间TW的长度不增加。

根据上述的本实施方式的存储装置和主机装置，主机装置在向与总线连接的多个存储装置的各存储装置写入数据的处理中，能够在向各存储装置的数据发送结束之后一起接收确认ACK，因此能够缩短总的写入处理时间。另外，即使在存储装置的个数增加的情况下，确认等待期间的长度也不增加，因此能够抑制总写入处理时间的增加。

2.数据写入处理

图4是从主机装置400向第一～第四存储装置100-1～100-4发送数据到向各存储装置100的存储部120写入数据为止的详细的时序图。

首先，主机装置400向第一存储装置(ID＝1)发送ID信息、写入指令以及数据。如图4所示，例如，ID信息由I0～Ii(i为自然数)的i+1位构成，并在其上附加奇偶校验位IP。另外，例如，写入指令由C0～Cj(j为自然数)的j+1构成，并在其上附加奇偶校验位CP。另外，例如，数据由D0～Dk的k+1位构成，并在其上附加奇偶校验位DP。奇偶校验位IP、CP、DP是为了奇偶校验而附加的位，并且是被附加为1的个数始终为偶数或奇数的位。

第一存储装置(ID＝1)的ID比较器ID_COMP在ID识别期间IDC中识别出接收的ID信息与自身的ID信息一致。接着，在指令识别期间CMD中，操作解码器OPCDEC识别出接收的指令为写入指令。随后，在下一数据接收期间DAT中，I/O控制器I/O_CNTL接收数据并将该数据输出到存储控制部130。存储控制部130在下一存储器写入期间MWRT中向存储部120写入数据。当数据被正常写入时，存储控制部130将内部确认信号i_ack输出到I/O控制器I/O_CNTL。在此之后，第一存储装置在确认返回请求信息等待期间ARW中等待从主机装置400发送确认返回请求信息ARQ。

另一方面，第二存储装置(ID＝2)的ID比较器ID_COMP在最初的ID识别期间IDC中识别出接收的ID信息与自身的ID信息不一致。然后，第二存储装置进入闲置期间IDL而不接收指令和数据。如果在其后的ID识别期间IDC中识别出接收的ID信息与自身的ID信息一致，则接收写入指令和数据。需要说明的是，在图4中，ID识别期间IDC、指令识别期间CMD以及数据接收期间DAT被一起记载为IDCMDA。随后，在存储器写入期间MWRT中向存储部120写入数据，如果数据被正常写入，第二存储装置进入确认返回请求信息等待期间ARW。

同样地，当第三和第四存储装置(ID＝3、4)也识别出接收的ID信息与自身的ID信息一致时，接收写入指令和数据，并且在存储器写入期间MWRT中向存储部120写入数据，如果数据被正常写入，则进入确认返回请求信息等待期间ARW。如图4所示，确认等待期间TW是在最后进行数据写入的第四存储装置(ID＝4)中向存储部120写入数据所需的期间。

图5是在向各存储装置100的存储部120写入数据后、从主机装置400发送确认返回请求信息ARQ直到各存储装置100返回确认ACK为止的详细的时序图。

在经过确认等待期间TW之后，主机装置400将复位信号XRST设定为H电平。在该时间点，由于第四存储装置(ID＝4)的数据写入结束，所以第一～第四存储装置全部处于确认返回请求信息等待期间ARW的状态。接着，主机装置400发送广播的确认返回请求信息ARQ。

例如，如图5所示，该确认返回请求信息ARQ可由指定多个存储装置的ID信息(ID＝所有ID等)和请求一起返回ACK的指令构成。或者，ARQ可以是指定多个存储装置的ID信息和请求一起返回ACK的指令中任一者。

第一～第四存储装置在各自的ID识别期间IDC和指令识别期间CMD中接收确认返回请求信息ARQ，识别一起返回ACK请求指令，并在其后的ACK返回待机期间ASTB中等待与自己自身的ID信息相应的返回期间到来。随后，各存储装置在与自己自身的ID信息相应的返回期间中返回确认ACK。

具体而言，如图5所示，第一存储装置(ID＝1)在相应的第一返回期间TA1中将确认ACK输出到自身的数据端子TDA中。同样地，第二～第四存储装置也在相应的第二～第四返回期间TA2～TA4中将确认ACK输出到自身的数据端子TDA中。在图5中，各存储装置在ACK输出期间ASD中将数据端子TDA设定为H电平，在除此以外的期间中将数据端子TDA设定为高阻抗状态。如此，数据信号线SDA的信号电平在各返回期间TA1～TA4的前半段期间中为H电平，在后半段期间中平缓地下降到L电平。需要说明的是，如下所述，表示确认ACK的信号不限于图5中所示的信号波形，也可以是其它的信号波形。

图6的(A)和图6的(B)是说明存储装置100所输出的确认ACK信号波形的图。

图6的(A)中所示的ACK信号波形是图2、图5中所示的ACK信号波形。即，存储装置100在与自身的ID信息(ID＝m)相应的返回期间TAm的前半段期间中将数据端子TDA设定为H电平VH，在除此以外的期间中将数据端子TDA设定为高阻抗状态Hi-Z。通过设置在主机装置400的数据端子HDA与第二电源VSS(低电位电源)之间的阻抗元件(终端阻抗元件)放出电荷，因此数据信号线SDA的电压电平在TAm的后半段期间中平缓地下降到L电平。由于电压电平在TAm的后半段期间中下降到L电平，因此能够防止对下一返回期间Tm+1的干涉。

图6的(B)是ACK信号波形的另一例。在图6的(B)所示的ACK信号波形中，存储装置100的控制部110在与自身的ID信息(ID＝m)相应的返回期间TAm中使数据端子TDA的电压电平从高阻抗状态Hi-Z改变到H电平VH(广义上的第一逻辑电平)，接着使其从H电平VH改变到L电平VL(广义上的第二逻辑电平)。之后，在返回期间Tm以外的期间中，将数据端子TDA的电压电平设定为高阻抗状态Hi-Z。

具体而言，从返回期间Tm的开始定时到经过了第一延迟时间TD1为止，电压电平设定为高阻抗状态Hi-Z，在此之后，电压电平设定为H电平。随后，在返回期间Tm后半段期间的开始定时到经过了第二延迟时间TD2为止，电压电平保持H电平，然后电压电平被设定为L电平。随后，在下一返回期间Tm+1的开始定时，电压电平返回到高阻抗状态Hi-Z。

在图6的(B)所示的ACK信号波形中，通过在返回期间Tm的后半段期间中使数据端子TDA的电压电平从H电平VH改变到L电平VL，能够使数据信号线SDA的电压电平快速地下降。如此，能够缩短返回期间Tm的长度，从而能够进一步缩短确认ACK的返回所需的时间。另外，由于数据信号线SDA的电压电平在返回期间Tm的开始和结束被设定为L电平，因此能够防止对前后的返回期间Tm-1、Tm+1的干涉。

如以上说明，根据本实施方式的存储装置和主机装置，主机装置在向与总线连接的多个存储装置的各存储装置写入数据的处理中，能够在向各存储装置的数据发送结束后一起接收确认ACK。如此，无需对各存储装置分别设置确认等待期间，只设定一个确认等待期间即可，因此能够缩短总的写入处理时间。另外，即使在存储装置的个数增加的情况下，也不会增加确认等待期间的长度，因此能够抑制总的写入处理时间的增加。

3.系统、液体容器以及电路基板

图7中示出了本实施方式的系统的基本的构成例。本实施方式的系统是例如喷墨式的打印机等，并包括：第一存储装置100-1～第n(n为2以上的整数)的存储装置100-n；安装有存储装置的n个电路基板200-1～200-n；具有电路基板的n个液体容器300-1～300-n；以及主机装置400。另外，本实施方式的系统不限于图7的构成，可进行省略构成要素的一部分、替换成其它的构成要素、或者添加其它的构成要素等各种变形。

以下，以主机装置400是喷墨式打印机主体、液体容器300是墨盒、电路基板200是设置在墨盒中的电路基板的情况为例进行说明。但是，在本实施方式中，主机装置、液体容器、电路基板也可以是其它的装置、容器、电路基板。例如，主机装置可以是存储卡的读取器/写入器，电路基板可以是设置在存储卡上的电路基板。

第一存储装置100-1～第n存储装置100-n分别包括复位端子TRST、时钟端子TCK、数据端子TDA、第一电源端子VDD以及第二电源端子VSS。这n个存储装置100-1～100-n的每一者包括存储部120(例如，非易失性存储器等)，各个存储部120中存储有用于识别n个液体容器(例如，墨盒等)300-1～300-n的ID(Identification)信息(例如，ID＝1、ID＝2、ID＝3等)。根据液体容器所收容的液体的颜色等的各种类，赋予不同的ID。

主机装置400是例如打印机主体等，并包括主机侧复位端子HRST、主机侧时钟端子HCK、主机侧数据端子HDA、第一电源端子VDD以及第二电源端子VDD。

如上所述，根据本实施方式的存储装置、主机装置以及系统，主机装置(打印机主体)在向连接到总线的多个存储装置的各存储装置写入数据的处理中，能够在向各存储装置的数据发送结束之后一起接收确认ACK，因此能够缩短总的写入处理时间。

在喷墨式打印机等中，由于墨盒(液体容器)通常为可更换的构造，所以电连接部分容易发生接触不良。例如，一旦在通信中发生数据端子的接触不良，则有可能产生通信错误，从而写入错误的数据。或者，如果在存储部的写入动作中电源端子发生接触不良，则有可能发生写入错误。为了抑制这种不良情况的发生，希望尽可能缩短从主机装置向各存储装置的写入处理时间。

根据本实施方式的存储装置、主机装置以及系统，由于能够缩短从主机装置向各存储装置的写入处理时间，因此能够减小因电连接部分的接触不良等引起的不良情况的发生。

图8示出了本实施方式的液体容器(墨盒)300的详细的构成例。在液体容器300的内部形成有用于收容墨水的没有图示的墨水室。另外，液体容器300中设置有与墨水室连通的墨水供应口340。该墨水供应口340用于在液体容器300被安装到打印机时向印刷头单元供应墨水。

液体容器300包括电路基板200。电路基板200上设置有本实施方式的存储装置100，并进行墨水消耗量等数据的存储或者与主机装置400的数据发送和接收。电路基板200例如由印制电路板实现，并设置在液体容器300的表面上。电路基板200上设置有第一电源端子VDD等的端子。并且，当液体容器300被安装到打印机时，通过这些端子与打印机侧的端子接触(电连接)，来进行电源、数据的交换。

图9的(A)、图9的(B)中示出了设置有本实施方式的存储装置100的电路基板200的详细的构成例。如图9的(A)所示，在电路基板200的表面(与打印机连接的面)上设置具有多个端子的端子组。该端子组包括第一电源端子VDD、第二电源端子VSS、复位端子TRST、时钟端子TCK、数据端子TDA。各端子由例如形成为矩形状(大体矩形状)的金属端子实现。并且，各端子经由设置在电路基板200上的没有图示的布线图案层或通孔与存储装置100连接。

如图9的(B)所示，在电路基板200的背面(与打印机连接的面的背侧的面)上设置有本实施方式的存储装置100。存储装置100例如能够由具有EEPROM、闪存、铁电体存储器等的半导体存储装置实现。在该存储装置100中存储有与墨水或液体容器300相关联的各种数据，例如，存储有用于识别液体容器300的ID信息或者墨水的消耗量等数据。墨水消耗量的数据是示出对于収容在液体容器300内的墨水、随着印刷的进行等被消耗的墨水量的累积的数据。该墨水消耗量的数据可以是示出液体容器300内的墨水量的信息，也可以是示出消耗的墨水量的比例的信息。

如以上所述对本实施方式进行了详细的说明，但本领域的技术人员能够很容易地预见到实际上未脱离本发明的新内容和效果的多种变形。因此，这些变形例全部被包含于本发明的范围内。例如，在说明书或附图中记载过至少一次、与具有更广泛或相同含义的不同用语一起记载的用语可在说明书或附图的所有位置中替换成该不同的用语。另外，存储装置、主机装置、电路基板、液体容器以及系统的构成、动作不限于在本实施方式中说明的内容，而可实施各种变形。

Claims (10)

1.一种存储装置，是经由主机装置的总线连接的多个存储装置中的一个存储装置，其特征在于，

所述总线包括：数据信号线、所述主机装置对多个存储装置输出复位信号的复位信号线、时钟信号线，

所述存储装置包括：

数据端子，所述数据端子与所述数据信号线连接；

复位端子，所述复位端子与所述复位信号线连接；

时钟端子，所述时钟端子与所述时钟信号线连接；

控制部，所述控制部与主机装置进行通信处理，所述主机装置经由总线与所述控制部连接；

存储部，来自所述主机装置的数据被写入所述存储部；以及

存储控制部，所述存储控制部进行所述存储部的访问控制，

所述控制部

在通过所述主机装置对与所述总线连接的多个存储装置写入数据的期间结束后，在所述主机装置将所述复位信号从复位状态的信号设定成复位解除状态的信号后，接收从所述主机装置对所述多个存储装置发出的广播的确认返回请求信息，

并且，如果数据被正常写入到存储装置自身的所述存储部，则向所述主机装置返回确认信息，

所述控制部在接收到所述确认返回请求信息后的第一返回期间～第n(n为2以上的整数)返回期间中的、与自身的ID信息相应的第m(m为1≤m≤n的整数)返回期间中向所述主机装置返回所述确认信息，

所述控制部在所述第m返回期间中基于从所述主机装置输入到所述时钟端子的时钟向所述数据端子输出表示所述确认信息的逻辑电平的信号。

2.根据权利要求1所述的存储装置，其特征在于，

所述控制部

在所述第m返回期间中将所述数据端子的电压电平从高阻抗状态改变为第一逻辑电平，接着从所述第一逻辑电平改变为第二逻辑电平，并且，

在除所述第m返回期间以外的期间中将所述数据端子的电压电平设定为高阻抗状态。

3.根据权利要求1或2所述的存储装置，其特征在于，

所述控制部接收请求广播的返回确认的指令作为所述确认返回请求信息。

4.根据权利要求1或2所述的存储装置，其特征在于，

所述控制部接收指定所述多个存储装置的ID信息作为所述确认返回请求信息。

5.根据权利要求3所述的存储装置，其特征在于，

所述控制部接收指定所述多个存储装置的ID信息作为所述确认返回请求信息。

6.一种主机装置，其特征在于，包括：

通信处理部，所述通信处理部与多个存储装置进行通信处理，所述多个存储装置经由总线与所述通信处理部连接；以及

控制部，所述控制部控制所述通信处理部，

所述通信处理部

在向所述多个存储装置写入数据的写入期间结束后，向所述多个存储装置发送广播的确认返回请求信息，并进行来自所述多个存储装置的确认接收处理，

在发送所述确认返回请求信息后的第一返回期间～第n(n为2以上的整数)返回期间的各返回期间中，接收来自具有与所述各返回期间相应的ID信息的存储装置的确认信息，

所述主机装置包括时钟端子和数据端子，并且在向所述数据端子输出所述确认返回请求信息后对所述时钟端子输出用于接收所述确认信息的时钟，

所述各返回期间基于所述时钟被规定。

7.根据权利要求6所述的主机装置，其特征在于，

如果用于向所述多个存储装置的各存储装置写入数据的写入所需期间的长度为tTM并且确认等待期间的长度为tTW，则在经过满足tTM≤tTW<2×tTM的所述确认等待期间后输出所述确认返回请求信息。

8.一种电路基板，其特征在于，包括权利要求1至5中任一项所述的存储装置。

9.一种液体容器，其特征在于，包括权利要求1至5中任一项所述的存储装置。

10.一种数据写入系统，其特征在于，包括：

权利要求1至5中任一项所述的存储装置；以及

权利要求6或7所述的主机装置。