CN102520760B - 一种用于任意波形产生系统的处理器 - Google Patents

Abstract

本发明公开了一种用于任意波形产生系统的处理器，指令缓冲单元缓存来自外部计算机的指令集合；处理器内核从指令集合中逐一读取并执行每一条指令，其支持的指令集由波形产生指令、循环控制指令、条件跳转指令、等待指令和清除触发条件指令组成，波形产生指令中还包括输出标记列表，按列表输出脉冲；Marker标记存储单元用于缓存输出波形数据时输出脉冲的输出标记列表；外部控制条件输入单元将外部输入的触发条件传输给处理器内核，该触发条件可以作为各指令的执行条件。本发明通过对该处理器能够支持的指令集进行设计，从而简化波形产生的复杂程度，提供整体执行速度，进而提升任意波形发生器类产品的功能和性能。

Description

一种用于任意波形产生系统的处理器

技术领域

本发明涉及任意波形发生器技术领域，特别是涉及一种用于任意波形产生系统的处理器。

背景技术

任意波形发生器作为常见的测试测量仪器之一，已经历了多年的技术发展。市场上广泛使用推广的同类产品主要分为台式仪器及总线类虚拟仪器。台式仪器独立性较强，但其体积较大，使用环境范围较小，在实现远程操作及系统集成方面有一定的局限性。而总线类虚拟仪器在系统集成及远程操作方面具有独到的优越性。

目前，基于总线的任意波形发生器具有产生标准波形、任意波形、任意序列等功能。然而，目前的任意波形发生器是由计算机根据需求产生任意波形的所有数据，然后通过总线下载到波形产生模块中，波形产生模块根据波形数据逐点输出模拟波形。但是，这种计算机统一产生所有波形数据的方式速度比较慢，总线中需要传输大量的数据，不能实现任意波形的实时调度。

本申请同日申请了发明名称为《一种基于自定义处理器的任意波形产生系统》，如图1所示，该系统包括控制部分和硬件部分，两部分通过各自的接口单元进行数据交互。波形生成模块用于产生各种类型、长度和周期的波形段数据，并分别命名，然后通过波形下载模块和第一接口单元下载到硬件部分。存储控制逻辑模块实现对波形存储器的读写控制。控制程序生成模块接收用户输入的指令集合，该指令集合指示出了形成所需任意波形需要调用的波形段名称、调用顺序、调用次数等信息，将该指令集合通过编译模块的编译后下载到硬件部分。自定义波形处理器接收并解析指令集合，按照指令集合指示产生相应波形段的调用指令，通过存储控制逻辑模块读取波形段数据；然后按照指令集合指示的波形段的调用顺序和调用次数，组合波形段数据后形成所需的任意波形，并通过信号调理模块的处理后输出。

从上述描述可以看出，自定义波形处理器是整个波形产生系统的核心，自定义波形处理器所能支持的指令集决定了所能产生波形的复杂程度和本身实现的复杂程度。

发明内容

鉴于目前市场上的任意波形发生器的任意波形和任意序列功能比较简单，这样在某些测试中不能够提供较为复杂的任意波形或任意序列功能，因此，本发明提供了一种用于任意波形产生系统的自定义处理器，通过对该处理器能够支持的指令集进行设计，从而简化波形产生的复杂程度，提供整体执行速度，进而提升任意波形发生器类产品的功能和性能。

该方案是这样实现的：

一种用于任意波形产生系统的处理器，其特征在于，包括：处理器内核、指令缓冲单元、循环次数标记单元、Marker标记存储单元、外部控制条件输入单元；

指令缓冲单元，用于缓存来自外部计算机的指令集合；

处理器内核，用于从所述指令集合中逐一读取并执行每一条指令；所述处理器内核支持的指令集由波形产生指令、循环控制指令、条件跳转指令、等待指令和清除触发条件指令组成；

当处理器内核处理波形产生指令时，从波形产生指令中提取波形段名称，产生相应波形段的调用指令，并发送给存储控制逻辑模块；将存储控制逻辑模块读取的波形段数据逐一按顺序输出到自定义处理器外部信号调理模块的FIFO中；波形产生指令中还包括输出标记列表；所述输出标记列表存储到Marker标记存储单元中，每个输出标记是一个数值，处理器内核输出波形段数据时，比较当前输出数据个数与输出标记列表中的值，如果二者相同，则输出一个脉冲；

当处理器内核处理循环控制指令时，根据循环条件按照循环控制指令指定的顺序和次数循环执行指定的指令；其中循环的次数标记存储在所述循环次数标记单元中；

当处理器内核处理条件跳转指令时，首先判断跳转条件是否成立，在条件成立的情况下，执行指定的指令；

当处理器内核处理等待指令时，不断判断等待指令指定的等待结束条件是否满足，在满足的情况下，执行后续指令；

当处理器内核处理清除触发条件指令时，将触发条件Trigger0置为低；当所述触发条件Trigger0作为等待结束条件和/或循环条件和/或跳转条件时，处理器内核根据Trigger0的值判断相应条件是否成立；

所述Marker标记存储单元，用于缓存所述输出标记列表；

所述外部控制条件输入单元，用于将外部输入的触发条件Trigger0传输给处理器内核。

优选地，所述波形产生指令Generate带子集参数subset(<起始位置>，<结束位置>)；

所述处理器内核执行波形产生指令Generate时，判断Generate是否带子集参数subset，如果是，则从待输出的波形段数据中提取所述起始位置和所述结束位置之间的数据输出；否则，将波形段数据整体输出。

优选地，所述循环控制指令格式为：

Repeat  循环条件

    代码段A

end Repeat

所述代码段A由所述指令集中的指令组成；

所述循环条件包括以下三种情况：

①所述循环条件为N，N为一正整数，则Repeat指令实现有限次循环，所述处理器内核将代码段A循环执行N次；

②所述循环条件为永远forever，则Repeat指令实现无限次循环，所述处理器内核将代码段A无限制的循环下去，直到处理器内核掉电或被复位；

③所述循环条件为“until Trigger0”，则Repeat指令实现脚本条件循环，所述处理器内核将代码段A不停循环下去，直到处理器检测到所述Trigger0为逻辑高为止。

优选地，所述条件跳转指令格式为：

If Trigger0

   代码段B

Else

   代码段C

End if

所述代码段B和代码段C均由所述指令集中的指令组成；

所述处理器内核执行该条件跳转指令时，首先判断所述Trigger0是否为逻辑高，如果是，则将代码段B执行一遍，否则将代码段C执行一遍。

优选地，所述等待指令格式为：

Wait等待结束条件

所述等待结束条件包括以下两种情况：

①所述等待结束条件为N，N为一正整数；所述处理器内核执行该等待指令时，将等待延时计数器赋值N，每个处理器时钟周期将该等待延时计数器减1并判断是否为0，如果不等于0则继续执行减1和判断操作，如果等于0则执行后续指令；

②所述等待结束条件为Trigger0；所述处理器内核执行该等待指令时，不停判断Trigger0信号的值，如果为低则一直停留在该等待指令，如果为高，则执行后续指令。

有益效果：

本发明所设计的自定义处理器能够支持5条指令组成的指令集，由于指令类型很少，因此处理器设计复杂程度大大降低，而且通过这种简单指令的编程就能够实现较为复杂的任意波形和任意序列功能，编程简单，而且程序段非常短小，能够进一步减小波形产生系统控制部分和硬件部分之间的数据传输量。

附图说明

图1为基于自定义处理器的任意波形产生系统的组成结构示意图。

图2为本发明自定义波形处理器的结构示意图。

具体实施方式

下面结合附图并举实施例，对本发明进行详细描述。

图2为本发明用于任意波形产生系统的自定义处理器，如图2所示，该处理器包括：处理器内核、指令缓冲单元、循环次数标记单元、Marker标记存储单元、外部控制条件输入单元。该自定义处理器可以集成在FPGA中。

指令缓冲单元，用于缓存来自外部计算机的指令集合。

处理器内核，用于从指令缓冲单元缓存的指令集合中逐一读取并执行每一条指令。本发明中，处理器内核支持如下5条指令构成的指令集，所述5条指令由波形产生指令Generate、循环控制指令、条件跳转指令、等待指令和清除触发条件指令组成。下面一一介绍各指令的功能和处理器内核的处理过程。

(1)Generate的功能是产生一个任意波形段，该任意波形的数据从任意波形产生系统的波形存储器中提取。

当处理器内核执行指令Generate时，处理器内核从该波形产生指令中提取波形段名称，产生相应波形段的调用指令，并发送给外部的存储控制逻辑模块；将存储控制逻辑模块从波形存储器读取的波形段数据逐一按顺序输出到自定义处理器外部的信号调理模块的FIFO中。信号调理模块检测到内部FIFO为非空时，将FIFO中的数据进行数模转换并输出。

Generate必要的参数为波形段名称，如果仅有波形段名称，则处理器内核输出整段的波形数据。

为了提高输出信号的丰富性和灵活度，通过设置子集参数使得该Generate指令支持子集输出和标记输出。具体来说，

Generate可以携带子集marker(<list of positions>)，其中list of positions为输出标记列表，其记载了在输出波形段的过程中需要在波形段的哪个或哪几个位置输出脉冲。该输出标记列表存储到Marker标记存储单元中，每个输出标记是一个数值，处理器内核输出波形段数据时，比较当前输出数据个数与输出标记列表中的值，如果二者相同，则输出一个脉冲给信号调理模块，由信号调理模块产生脉冲模拟量。

Generate还可以携带子集参数subset(<起始位置>，<结束位置>)；处理器内核执行波形产生指令Generate时，判断Generate是否带子集参数subset，如果是，则从待输出的波形段数据中提取起始位置和结束位置之间的数据输出；否则，将波形段数据整体输出。

那么Generate指令的格式表述完整可以为：

Genernate<波形段名称>subset(<起始位置>，<结束位置>)marker(<输出标记列表>)。

(2)循环控制指令的功能是重复执行一段代码，其能够支持高达16层循环嵌套。

当处理器内核执行循环控制指令时，处理器内核根据循环条件按照循环控制指令指定的顺序和次数循环执行指定的指令；其中循环的次数标记存储在所述循环次数标记单元中。

为了提高循环执行的灵活性，本发明提供了多种循环条件。那么，循环控制指令的格式可以为：

Repeat  循环条件

   指令1

   指令M

end Repeat

其中，指令1～指令M均从指令集中选取。

所述循环条件包括以下三种情况：

①循环条件为“N”，N为一正整数，则Repeat指令实现有限次循环，处理器内核将指令1～指令M共M条指令循环执行N次；

②循环条件为“forever”(永远)，则Repeat指令实现无限次循环，处理器内核将指令1～指令M共M条指令无限制的循环下去，直到处理器内核掉电或被复位；

③循环条件为“直到Trigger0为逻辑高即until Trigger0”，则Repeat指令实现脚本条件循环，处理器内核将指令1～指令M共M条指令不停循环执行下去，直到处理器检测到所述Trigger0为逻辑高为止。其中，Trigger0为触发条件，是通过外部控制条件输入单元输入到处理器内核的。

(3)条件跳转指令的功能是选择执行一段代码，嵌套深度仅受指令存储空间限制。

当处理器内核执行条件跳转指令时，首先判断跳转条件是否成立，在条件成立的情况下，执行指定的指令。

其中，为了不设置新变量，本发明采用外部输入的触发条件Trigger0作为跳转条件。那么条件跳转指令的格式可以为：

If Trigger0

    指令1

    指令M

Else

    指令M+1

    指令L

End if

所述处理器内核执行该条件跳转指令时，首先判断所述Trigger0是否为逻辑高，如果是，则将指令1～指令M共M条指令执行一遍，否则将指令M+1～指令L共L-M条指令执行一遍。

(4)等待指令的功能是等待直到等待结束条件满足。

当处理器内核执行等待指令时，不断判断等待指令指定的等待结束条件是否满足，在满足的情况下，执行下一条指令，如果不满足则继续判断。

本实施例中跳转指令的格式为：Wait等待结束条件

所述等待结束条件包括等待延时和等待触发条件Trigger0：

①等待结束条件为N，N为一正整数；处理器内核执行该等待指令时，将等待延时计数器赋值N，每个处理器时钟周期将该等待延时计数器减1并判断是否为0，如果不等于0则继续执行减1和判断操作，如果等于0则执行下一条指令。

②等待结束条件为Trigger0；处理器内核执行该等待指令时，不停判断Trigger0信号的值，如果为低则一直停留在该等待指令，如果为高，则执行下一条指令。

(5)清除触发条件指令的功能是清除Trigger0。

当处理器内核执行清除触发指令时，将触发条件Trigger0置为低。

该清除触发指令的格式可以为：

Clear Trigger0

以上就是处理器内核的功能。

Marker标记存储单元，用于缓存所述输出标记列表。

外部控制条件输入单元，用于将外部输入的触发条件Trigger0传输给处理器内核。前面已经提到，触发条件Trigger0可以作为等待结束条件、循环条件、跳转条件。

下面举一个具体例子。

首先输出waveformA的子集(10，1000)，标记输出100和200；接着重复输出waveformB 10次；接着清除触发信号Trigger0；接着等待100个处理器周期；在这期间外界可以选择通过外部控制条件输入单元将Trigger0置为高或不做操作。这会影响到最后的输出。最后根据Trigger0触发条件输出waveformC或输出waveformD。

再此之前waveformA～waveformD已经存储到波形存储器中。

综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种用于任意波形产生系统的处理器，所述任意波形产生系统包括控制部分和硬件部分，两部分通过各自的接口单元进行数据交互，其中，硬件部分包括接口单元、处理器、存储控制逻辑模块、波形存储器和信号调理模块，其中，接口单元与处理器、存储控制逻辑模块和信号调理模块连接，处理器与信号调理模块和存储控制逻辑模块连接，波形存储器与存储控制逻辑模块连接；其特征在于，所述处理器包括：处理器内核、指令缓冲单元、循环次数标记单元、Marker标记存储单元、外部控制条件输入单元；

指令缓冲单元，用于缓存来自外部计算机的指令集合；

处理器内核，用于从所述指令集合中逐一读取并执行每一条指令；所述处理器内核支持的指令集由波形产生指令、循环控制指令、条件跳转指令、等待指令和清除触发条件指令组成；

当处理器内核处理波形产生指令时，从波形产生指令中提取波形段名称，产生相应波形段的调用指令，并发送给处理器外部的存储控制逻辑模块；将存储控制逻辑模块读取的波形段数据逐一按顺序输出到处理器外部的信号调理模块的FIFO中；波形产生指令中还包括输出标记列表；所述输出标记列表存储到Marker标记存储单元中，每个输出标记是一个数值，处理器内核输出波形段数据时，比较当前输出数据个数与输出标记列表中的值，如果二者相同，则输出一个脉冲；

当处理器内核处理循环控制指令时，根据循环条件按照循环控制指令指定的顺序和次数循环执行指定的指令；其中循环的次数标记存储在所述循环次数标记单元中；

当处理器内核处理条件跳转指令时，首先判断跳转条件是否成立，在条件成立的情况下，执行指定的指令；

当处理器内核处理等待指令时，不断判断等待指令指定的等待结束条件是否满足，在满足的情况下，执行后续指令；

当处理器内核处理清除触发条件指令时，将触发条件Trigger0置为低；当所述触发条件Trigger0作为等待结束条件和/或循环条件和/或跳转条件时，处理器内核根据Trigger0的值判断相应条件是否成立；

所述Marker标记存储单元，用于缓存所述输出标记列表；

所述外部控制条件输入单元，用于将外部输入的触发条件Trigger0传输给处理器内核。

2.如权利要求1所述的处理器，其特征在于，所述处理器内核执行波形产生指令Generate时，判断Generate是否带子集参数subset(<起始位置>，<结束位置>)，如果是，则从待输出的波形段数据中提取所述起始位置和所述结束位置之间的数据输出；否则，将波形段数据整体输出。

3.如权利要求1所述的处理器，其特征在于，所述循环控制指令格式为：

Repeat循环条件

代码段A

end Repeat

所述代码段A由所述指令集中的指令组成；

所述循环条件包括以下三种情况：

①所述循环条件为N，N为一正整数，则Repeat指令实现有限次循环，所述处理器内核将代码段A循环执行N次；

②所述循环条件为forever，则Repeat指令实现无限次循环，所述处理器内核将代码段A无限制的循环下去，直到处理器内核掉电或被复位；

③所述循环条件为“until Trigger0”，则Repeat指令实现脚本条件循环，所述处理器内核将代码段A不停循环下去，直到处理器检测到所述Trigger0为逻辑高为止。

4.如权利要求1所述的处理器，其特征在于，所述条件跳转指令格式为：

所述代码段B和代码段C均由所述指令集中的指令组成；

所述处理器内核执行该条件跳转指令时，首先判断所述Trigger0是否为逻辑高，如果是，则将代码段B执行一遍，否则将代码段C执行一遍。

5.如权利要求1所述的处理器，其特征在于，所述等待指令格式为：

Wait等待结束条件

所述等待结束条件包括以下两种情况：

①所述等待结束条件为N，N为一正整数；所述处理器内核执行该等待指令时，将等待延时计数器赋值N，每个处理器时钟周期将该等待延时计数器减1并判断是否为0，如果不等于0则继续执行减1和判断操作，如果等于0则执行后续指令；

②所述等待结束条件为Trigger0；所述处理器内核执行该等待指令时，不停判断Trigger0信号的值，如果为逻辑低则一直停留在该等待指令，如果为逻辑高，则执行后续指令。