CN102468848A - 具有校正功能的锁相回路及其校正方法 - Google Patents
具有校正功能的锁相回路及其校正方法 Download PDFInfo
- Publication number
- CN102468848A CN102468848A CN2010105541903A CN201010554190A CN102468848A CN 102468848 A CN102468848 A CN 102468848A CN 2010105541903 A CN2010105541903 A CN 2010105541903A CN 201010554190 A CN201010554190 A CN 201010554190A CN 102468848 A CN102468848 A CN 102468848A
- Authority
- CN
- China
- Prior art keywords
- reference voltage
- phase
- frequency division
- loop
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000012360 testing method Methods 0.000 claims abstract description 56
- 238000012937 correction Methods 0.000 claims abstract description 8
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 238000013016 damping Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种锁相回路,包含充电泵浦、分频器、电压检测器、控制模块及校正模块。当一预设电流量与一预设分频量被采用,电压检测器测量与锁相回路之输出频率相关之一电压,以产生第一参考电压。当一测试电流量与该预设分频量被采用,电压检测器测量该电压,以产生第二参考电压。当该预设电流量与除一测试分频量被采用,电压检测器测量该电压,以产生第三参考电压。该控制模块根据这些电流量、分频量及参考电压估计该锁相回路的回路增益。该校正模块根据该回路增益校正该锁相回路。
Description
技术领域
本发明与锁相回路相关,并且尤其与锁相回路的校正方法相关。
背景技术
在现今的电脑系统和通信系统中,能提供具有准确频率的振荡信号的锁相回路扮演了不可或缺的重要角色。以无线通信系统为例,其传送端通常利用锁相回路所产生的振荡信号为发送信号的参考基准,锁相回路的锁定速度、回路频宽和突波(spur)能量等特性都会直接影响无线信号的品质。
图1所示为第一型(type-I)锁相回路的架构图。此回路10包含相位检测器11、充电泵浦12、由电阻R和电容C组成的滤波器13、压控振荡器14以及分频器15。由于电阻R在压控振荡器14的输入端和接地端之间形成一漏电路径,无论回路10是否处于锁定状态,相位检测器11仍必须输出周期性脉冲,令充电泵浦12为压控振荡器14的输入端充电,以补偿经由电阻R流失的电荷。在锁相回路稳定时,充电与放电达到平衡,上述脉冲的周期等于参考信号的周期。该周期性脉冲的存在,会对压控振荡器14输出端的振荡信号形成干扰。参考信号与反馈信号的相位差愈大,该脉冲愈宽,其能量愈高。以振荡信号的频率为3.66GHz,而参考信号的频率为26MHz的情况为例。压控振荡器14的输出信号的频谱中,除了出现在3.66GHz的主成分之外,在3.66GHz±26MHz两处也会出现所谓的突波。许多无线通信标准都会对突波能量的上限作出规范。第一型锁相回路的缺点在于该充电脉冲通常会造成过高的突波能量。
图2所示为第二型(type-II)锁相回路的架构图。此回路20包含相位检测器21、两充电泵浦22A和22B、由电阻R、电容C1/C2/C3、运算放大器23A组成的主动式滤波器23、压控振荡器24以及分频器25。在回路20由未锁定状态进入锁定状态的过程中,第二充电泵浦22B负责根据相位检测器21所测得的相位差异对主动式滤波器23中的电容C1充电/放电,直到图中所标示的参考电压VREF被逐步提升/拉低至等于回路20锁定时压控振荡器24输入端应得的控制电压。在锁定之前,VREF和该控制电压通常还会经过一段时间的减震(damping)才趋于稳定。此架构虽无第一型锁相回路突波能量过高的问题,但第二充电泵浦22B对电容C1充电/放电的速度会直接限制回路20的锁定速度。此外,该减震现象也会导致回路20所需的锁定时间加长。
无论是以上哪一种架构的锁相回路,其中的参数都可能随着制程、温度、电压等环境因素变动,有相当程度的漂移,导致锁相回路实际运作时的许多特性(例如频宽)不同于原本设计时希望达到的预设值。
发明内容
为解决上述问题,本发明提出一种锁相回路校正方法,藉由提供测试电流量和测试分频量并观察回路中的电压变化,找出回路增益的误差量。
根据本发明的一具体实施例为一种配合锁相回路的校正方法。该方法首先执行的步骤为:于锁相回路的充电泵浦提供一预设电流量并于锁相回路的分频器提供一预设分频量后,测量与该锁相回路的一输出频率相关的一电压,以产生第一参考电压值。接着,该方法执行一测试步骤:于该充电泵浦提供一测试电流量后测量该电压,以产生第二参考电压值。接着,该方法执行另一测试步骤:于该分频器提供一测试分频量后测量该电压,以产生第三参考电压值,其中该测试分频量为一特定值。根据该预设电流量、该预设分频量、该测试电流量、该测试分频量、该第一参考电压值、该第二参考电压值、该第三参考电压值及一参考频率,可估计该锁相回路的回路增益(loop gain),并根据该回路增益校正该锁相回路。
根据本发明的校正方法可被广泛应用在各种不同架构的锁相回路。关于本发明的优点与精神可以藉由以下的发明详述及附图得到进一步的了解。
附图说明
图1所示为传统第一型锁相回路的架构图。
图2所示为传统第二型锁相回路的架构图。
图3为根据本发明的第一具体实施例中的锁相回路方块图。
图4为比较本实施例与先前技术的一电压锁定状态范例。
图5为根据本发明的第二具体实施例中的锁相回路方块图。
图6(A)为根据本发明的第三具体实施例中的锁相回路方块图。
图6(B)为根据本发明的第四具体实施例中的锁相回路方块图。
图7为根据本发明的第五具体实施例中的锁相回路校正方法流程图。
主要元件符号说明
10、20:锁相回路 11、21:相位检测器
12:充电泵浦 13:滤波器
14、24:压控振荡器 15、25:分频器
22A:第一充电泵浦 22B:第二充电泵浦
23:主动式滤波器 23A:运算放大器
30:锁相回路 31A:第一相位检测器
31B:第二相位检测器 32:充电泵浦
33:主动式滤波器 33A:运算放大器
34:压控振荡器 35:分频器
36:数字/模拟转换器 37:开关
38:切换模块 39:电压检测器
40:控制模块 41:校正模块
42:积分三角调制器 43:预先加强电路
S71~S78:流程步骤
具体实施方式
根据本发明的第一具体实施例为图3所绘示的锁相回路。此回路30包含两相位检测器31A和31B、一充电泵浦32、由电阻R、电容C、运算放大器33A组成的主动式滤波器33、一压控振荡器34、一分频器35以及一数字/模拟转换器36。
如图3所示,主动式滤波器33包含连接至充电泵浦32的第一输入端、连接至数字/模拟转换器36的第二输入端,以及用以提供一控制信号的输出端。电容C与电阻R并联耦接于该第一输入端及该输出端间。压控振荡器34的功用在于根据该控制信号产生一振荡信号。分频器35则是负责将该振荡信号分频,以产生一反馈信号。根据输入回路30的参考信号及该反馈信号,第一相位检测器31A产生一相位差异信号。充电泵浦32会根据该相位差异信号提供一充电电流至主动式滤波器33的第一输入端。
第二相位检测器31B是用来检测参考信号及反馈信号的相位差的正负,其输出信号为一数字参考电压。举例而言,该数字参考电压可为八位元的二进制式信号;此电压可以是将大小各有不同的多段式数字单元值送入一数字累加器(未绘示于图中)产生。上述相位差的正负将决定累加器的输入信号的正负,而累加器输出值的变化速度取决于累加器的输入信号的大小。比方说,当参考信号的相位领先反馈信号的相位,该累加器的输入信号为正。相对地,当参考信号的相位落后反馈信号的相位,该累加器的输入信号为负。接着,数字/模拟转换器36负责将该数字参考电压转换为一模拟参考电压,并将该模拟参考电压提供至主动式滤波器33的第二输入端。
与传统第二型锁相回路不同的是,在回路30尚未锁定之前,由第二相位检测器31B和数字/模拟转换器36组成的数字式充电路径可被设计为直接根据相位差异的正负及大小提供特定的充电量。图4所示为比较本实施例与先前技术的一电压锁定状态范例;图中的横轴为时间,纵轴则是主动式滤波器33的输出端的电压值(亦即提供给压控振荡器34的控制电压)。由图4可看出,若采用如图2的传统架构,该电压在趋于稳定之前会出现一段时间的减震。相对地,若采用根据本发明的架构,数字/模拟转换器36所提供的模拟参考电压可快速的逼近某个稳定值,藉此令主动式滤波器33的输出端的电压快速的稳定。
举例而言,如图4中标示的区段O-A,第二相位检测器31B可将累加器的输入固定为一预设较大单元值,令主动式滤波器33的输出端的电压被快速地拉升。接着,如图4中标示的区段A-B,当经过某设定好的时间,第二相位检测器31B可将该累加器的输入改为另一预设中等单元值,令主动式滤波器33的输出端的电压上升斜率减缓,且逐渐趋近锁定状态。如图4所示,若采用根据本实施例中的架构,锁相回路可更较先前技术快进入锁定状态。换句话说,藉由适当控制提供给主动式滤波器33的参考电压,根据本发明的做法可以避免减震并有效缩短回路30进入锁定状态所需的时间。实务上不限于图4所示,上述累加器的输出初始值可为可设定式,例如被设定为锁相回路的电源电压VDD的二分之一或任何经设计选订的预设值。若令主动式滤波器33的输出端的电压由VDD/2稳定达到目标电压,因所须变化的压差变少,锁定速度更快。
请参阅图5,图5为根据本发明的第二具体实施例的方块图。相较于图3所示,本实施例中的回路30进一步包含用以取代上述累加器的电容CP、开关37和切换模块38。电容CP耦接于主动式滤波器33的该第二输入端,开关37则是耦接于该第二输入端及数字/模拟转换器36间。当锁相回路30将由撷取(acquisition)模式进入追踪(tracking)模式,切换模块38会控制开关37以截断数字/模拟转换器36与该第二输入端间的连结。
在开关37处于令数字/模拟转换器36与该第二输入端相连的状况下,此锁相回路的运作方式与图3所示大致相同,亦等效于图2所示的第二型锁相回路。当开关37被控制为截断数字/模拟转换器36与该第二输入端间的连结,相当于由电容CP所储存的电荷继续供应主动式滤波器33所需的参考电压。该连结被截断后,此回路的运作模式即等效于第一型锁相回路。
图5所示的锁相回路的优点在于:(1)相较于传统的第一型锁相回路,此架构的撷取模式主要由数字式充电路径提供滤波器所需的参考电压,因此可避免减震并有效缩短回路30进入锁定状态所需的时间;(2)将进入追踪模式后改以第一型锁相回路的模式运作,即毋须采用最小位元十分精细的数字/模拟转换器36,亦可达成令压控振荡器34的控制电压精确锁定的效果。
根据本发明的第三具体实施例为包含校正功能的锁相回路。请参阅图6(A)。除了图3已绘示的元件之外,本实施例中的锁相回路进一步包含一电压检测器39、一控制模块40和一校正模块41。于此实施例中,充电泵浦32被设计为可选择性地提供一预设电流量Inorm或一测试电流量Itest,分频器35则被设计为可选择性地提供一预设分频量Nnorm或一特定的测试分频量Ntest。举例而言,预设电流量Inorm和预设分频量Nnorm可以是该锁相回路在正常运作状态下所采用的电流量和分频量,但不以此为限。
在提供预设电流量Inorm和预设分频量Nnorm的情况下,此锁相回路的回路增益Gloop可表示如下:
其中R代表主动式滤波器33中的电阻值,KVCO代表压控振荡器34的电压-频率转换系数。R和KVCO这两个数值通常都会随着制程、温度、电压等环境因素变动,有相当程度的漂移,导致锁相回路实际运作时的许多特性(例如频宽)不同于原本设计时希望达到的预设值。本实施例所提供之校正功能的目标为找出回路增益Gloop的漂移量,并据此修正该锁相回路或是其他配合该锁相回路的周边电路。
首先,控制模块40令充电泵浦32提供预设电流量Inorm且令分频器35提供预设分频量Nnorm。在该锁相回路锁定之后,电压检测器39即测量与该振荡信号的输出频率相关的一电压,以产生第一参考电压值V1。于此实施例中,电压检测器39所测量者为第二相位检测器31B所提供的该数字参考电压。实务上,电压检测器39的测量对象亦可为数字/模拟转换器36输出的模拟参考电压,或是主动式滤波器33提供给压控振荡器34的控制电压。相较于测量模拟电压,测量数字电压具有简便快速的好处。
接着,控制模块40改令充电泵浦32提供测试电流量Itest且令分频器35继续提供预设分频量Nnorm。在锁相回路趋于锁定之后,电压检测器39再次测量该数字参考电压,以产生第二参考电压值V2。由于测试电流量Itest不同于预设电流量Inorm,第二参考电压值V2也会不同于先前所测得的第一参考电压值V1,并导致压控振荡器34输出的振荡信号的频率被改变。相较于该数字参考电压为第一参考电压值V1时该振荡信号的频率,此条件造成的频率变化量Δf1可表示如下:
Δf1=ΔV1×KVCO=ΔI×R×KVCO,……(式二)
其中ΔI代表预设电流量Inorm与测试电流量Itest的差异,ΔV1代表第一参考电压值V1与第二参考电压值V2的差异。
接下来,控制模块40改令充电泵浦32提供预设电流量Inorm且令分频器35提供测试分频量Ntest。在锁相回路趋于锁定之后,电压检测器39再次测量该数字参考电压,以产生第三参考电压值V3。由于测试分频量Ntest不同于预设分频量Nnorm,第三参考电压值V3也会不同于先前所测得的第一参考电压值V1,并导致压控振荡器34输出的振荡信号的频率被改变。相较于该数字参考电压等于第一参考电压值V1时该振荡信号的频率,此条件造成的频率变化量Δf2可表示如下:
Δf2=ΔV2×KVCO=ΔN×Fref,……(式三)
其中ΔN代表测试分频量Ntest与预设分频量Nnorm的差异,ΔV2代表第一参考电压值V1与第三参考电压值V3的差异,Fref则代表一参考频率(亦即输入此锁相回路的参考信号的频率)。
将式二与式三相除,可得到:
由式四可推得:
结合式五及式一,锁相回路的回路增益Gloop可被表示为:
由式六可看出,即使R和KVCO这两个数值的漂移量为未知数,根据预设电流量Inorm、预设分频量Nnorm、测试电流量Itest、测试分频量Ntrst、第一参考电压值V1、第二参考电压值V2、第三参考电压值V3及参考频率Fref,控制模块40仍可估计该锁相回路的回路增益Gloop。更进一步地,控制模块40可找出现有的回路增益Gloop与原设计希望达成(亦即在R和KVCO未发生漂移的情况下)的回路增益Gloop的差异。
校正模块41用以根据控制模块40所估测的回路增益Gloop校正该锁相回路。于此实施例中,校正模块41根据上述回路增益Gloop与理想值的差异校正压控振荡器34。于实际应用中,校正模块41亦可以主动式滤波器33中的滤波元件(例如电阻R或电容C)为校正标的。
请参阅图6(B),图6(B)为根据本发明的第四具体实施例中的锁相回路方块图。此实施例与前一个实施例的主要差别在于,本实施例的控制模块40和分频器35间连接有一积分三角调制器(sigma-delta(∑Δ)modulator)42,用以调制该测试分频量,藉此可达成令分频量差异ΔN为非整数的效果。此外,当该锁相回路用于数字调制发射机,校正模块41的校正对象可为其中的预先加强电路(pre-emphasis circuit)43。预先加强电路43的作用在于提供一高通滤波效果,以补偿锁相回路的低通滤波特性对调制信号造成的衰减。
实务上,预先加强电路43的设计会与回路增益Gloop相关。因此,当回路增益Gloop发生漂移时,预先加强电路43中的参数也可能需要随着调整。本实施例中的校正模块41即根据控制模块40所估算的该回路增益Gloop校正预先加强电路43。以上范例用以说明控制模块40所估测的回路增益Gloop亦可用于校正配合该锁相回路的周边电路,而非限定于该锁相回路本身的主要功能区块。
须说明的是,上述校正方式可应用于各种包含充电泵浦及分频器的电路,不以图6(A)或图6(B)所示者为限。
本发明的第五具体实施例为一种配合一锁相回路的校正方法;该锁相回路包含一充电泵浦及一分频器。该校正方法包含如图7所示的步骤。首先,步骤S71为于该充电泵浦提供一预设电流量Inorm并于该分频器提供一预设分频量Nnorm。接着,步骤S72为待回路锁定后,测量与该锁相回路的一输出频率相关的一电压,以产生第一参考电压值V1。步骤S73为于该充电泵浦改提供一测试电流量Itest并于该分频器提供该预设分频量Nnorm。步骤S74为待回路锁定后,再次测量该电压,以产生第二参考电压值V2。
接着,在步骤S75中,该充电泵浦提供该预设电流量Inorm,且该分频器提供一特定的测试分频量Ntest。步骤S76则是待回路锁定后,再次测量该电压,以产生第三参考电压值V3。步骤S77系根据预设电流量Inorm、预设分频量Nnorm、测试电流量Itest、测试分频量Ntest、第一参考电压值V1、第二参考电压值V2、第三参考电压值V3及一参考频率Fref,估计该锁相回路的回路增益Gloop。步骤S78则是根据回路增益Gloop校正该锁相回路。
本实施例中估计回路增益Gloop和校正锁相回路的详细方法与前一个实施例相同,因此不再赘述。需说明的是,步骤S73~步骤S74和步骤S75~步骤S76的顺序可互换。此校正方法可被应用在各种不同架构的锁相回路,不以图6(A)或图6(B)所示者为限。
如上所述,本发明提出的锁相回路以数字式充电路径取代先前技术中由充电泵浦和电容组成的模拟式充电路径。根据本发明的数字式充电路径可被设计为直接根据相位正负差异提供特定的充电量,藉此稳定拉高提供给主动式滤波器的参考电压,进而避免减震并有效锁相回路进入锁定状态所需的时间。相较于先前技术,根据本发明的锁相回路具有锁定速度快且突波能量低的优点。
藉由以上较佳具体实施例的详述,希望能更加清楚描述本发明的特征与精神,而并非以上述所揭示的较佳具体实施例来对本发明的范畴加以限制。相反地,其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。
Claims (12)
1.一种配合一锁相回路的校正方法,该锁相回路包含一充电泵浦及一分频器,该校正方法包含下列步骤:
于该充电泵浦提供一预设电流量并于该分频器提供一预设分频量后,测量与该锁相回路的一输出频率相关的一电压,以产生第一参考电压值;
于该充电泵浦提供一测试电流量并于该分频器提供该预设分频量后,测量该电压,以产生第二参考电压值;
于该充电泵浦提供该预设电流量并于该分频器提供一测试分频量后,测量该电压,以产生第三参考电压值,其中该测试分频量为一特定值;
根据该预设电流量、该预设分频量、该测试电流量、该测试分频量、该第一参考电压值、该第二参考电压值、该第三参考电压值及一参考频率,估计该锁相回路的一回路增益;以及
根据该回路增益校正该锁相回路。
2.如权利要求1所述的校正方法,其特征在于,该回路增益Gloop为:
其中Inorm表示该预设电流量,Nnorm表示该预设分频量,ΔI表示该预设电流量与该测试电流量的差异,ΔN表示该测试分频量与该预设分频量的差异,ΔV1表示该第一参考电压值与该第二参考电压值的差异,ΔV2表示该第一参考电压值与该第三参考电压值的差异,Fref表示该参考频率。
3.如权利要求1所述的校正方法,其特征在于,该锁相回路亦包含一主动式滤波器、一相位检测器及一数字/模拟转换器,该相位检测器用以根据一参考信号及一反馈信号的一相位差产生一数字参考电压,该数字/模拟转换器用以将该数字参考电压转换为供该主动式滤波器参考的一模拟参考电压,并且受测量的该电压即为该数字参考电压。
4.如权利要求1所述的校正方法,其特征在于,该锁相回路亦包含一滤波元件与一压控振荡器,并且该校正步骤根据该回路增益校正该滤波元件或该压控振荡器。
5.如权利要求1所述的校正方法,其特征在于,该锁相回路亦包含一预先加强电路,并且该校正步骤系根据该回路增益校正该预先加强电路。
6.如权利要求1所述的校正方法,其特征在于,该测试分频量经过一积分三角调制。
7.一种具有校正功能的锁相回路,包含:
一充电泵浦,用以提供一预设电流量或一测试电流量;
一分频器,用以提供一预设分频量或一测试分频量,其中该测试分频量为一特定值;
一电压检测器,当该充电泵浦提供该预设电流量且该分频器提供该预设分频量,该电压检测器测量与该锁相回路的一输出频率相关的一电压,以产生第一参考电压值;当该充电泵浦提供该测试电流量且该分频器提供该预设分频量,该电压检测器测量该电压,以产生第二参考电压值;当该充电泵浦提供该预设电流量且该分频器提供该测试分频量,该电压检测器测量该电压,以产生第三参考电压值;
一控制模块,用以根据该预设电流量、该预设分频量、该测试电流量、该测试分频量、该第一参考电压值、该第二参考电压值、该第三参考电压值及一参考频率,估计该锁相回路的一回路增益;以及
一校正模块,用以根据该回路增益校正该锁相回路。
8.如权利要求7所述的锁相回路,其特征在于,该回路增益Gloop为:
其中Inorm表示该预设电流量,Nnorm表示该预设分频量,ΔI表示该预设电流量与该测试电流量的差异,ΔN表示该测试分频量与该预设分频量的差异,ΔV1表示该第一参考电压值与该第二参考电压值的差异,ΔV2表示该第一参考电压值与该第三参考电压值的差异,Fref表示该参考频率。
9.如权利要求7所述的锁相回路,其特征在于,亦包含:
一主动式滤波器;
一相位检测器,用以根据一参考信号及一反馈信号的一相位差产生一数字参考电压;以及
一数字/模拟转换器,用以将该数字参考电压转换为供该主动式滤波器参考的一模拟参考电压,并且该电压检测器所测量的该电压即为该数字参考电压。
10.如权利要求7所述的锁相回路,其特征在于,包含一滤波元件与一压控振荡器,并且该校正模块根据该回路增益校正该滤波元件或该压控振荡器。
11.如权利要求7所述的锁相回路,其特征在于,亦包含一预先加强电路,并且该校正模块根据该回路增益校正该预先加强电路。
12.如权利要求7所述的锁相回路,其特征在于,包含一积分三角调制器,用以调制该测试分频量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010554190.3A CN102468848B (zh) | 2010-11-11 | 2010-11-11 | 具有校正功能的锁相回路及其校正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010554190.3A CN102468848B (zh) | 2010-11-11 | 2010-11-11 | 具有校正功能的锁相回路及其校正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102468848A true CN102468848A (zh) | 2012-05-23 |
CN102468848B CN102468848B (zh) | 2014-07-02 |
Family
ID=46072094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010554190.3A Expired - Fee Related CN102468848B (zh) | 2010-11-11 | 2010-11-11 | 具有校正功能的锁相回路及其校正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102468848B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104135278A (zh) * | 2014-05-27 | 2014-11-05 | 英属开曼群岛威睿电通股份有限公司 | 电压控制震荡器增益测量系统与方法 |
CN105024695A (zh) * | 2015-07-29 | 2015-11-04 | 深圳市科利通电子有限公司 | 一种频率综合器及该频率综合器的初始相位同步方法 |
CN106921390A (zh) * | 2015-12-24 | 2017-07-04 | 财团法人工业技术研究院 | 频率合成器及频率合成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7176763B2 (en) * | 2004-04-26 | 2007-02-13 | Samsung Electronics Co., Ltd. | Phase-locked loop integrated circuits having fast phase locking characteristics |
CN101582695A (zh) * | 2009-06-19 | 2009-11-18 | 广州润芯信息技术有限公司 | 具有快速锁定功能的锁相环频率综合器 |
CN101588176A (zh) * | 2009-06-18 | 2009-11-25 | 广州润芯信息技术有限公司 | 具有环路增益校正功能的锁相环频率综合器 |
CN101640534A (zh) * | 2009-08-14 | 2010-02-03 | 东南大学 | 一种应用快速频率捕获方法的全数字锁相环 |
-
2010
- 2010-11-11 CN CN201010554190.3A patent/CN102468848B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7176763B2 (en) * | 2004-04-26 | 2007-02-13 | Samsung Electronics Co., Ltd. | Phase-locked loop integrated circuits having fast phase locking characteristics |
CN101588176A (zh) * | 2009-06-18 | 2009-11-25 | 广州润芯信息技术有限公司 | 具有环路增益校正功能的锁相环频率综合器 |
CN101582695A (zh) * | 2009-06-19 | 2009-11-18 | 广州润芯信息技术有限公司 | 具有快速锁定功能的锁相环频率综合器 |
CN101640534A (zh) * | 2009-08-14 | 2010-02-03 | 东南大学 | 一种应用快速频率捕获方法的全数字锁相环 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104135278A (zh) * | 2014-05-27 | 2014-11-05 | 英属开曼群岛威睿电通股份有限公司 | 电压控制震荡器增益测量系统与方法 |
US9784770B2 (en) | 2014-05-27 | 2017-10-10 | Intel Corporation | Devices and methods of measuring gain of a voltage-controlled oscillator |
CN104135278B (zh) * | 2014-05-27 | 2017-12-15 | 英特尔公司 | 电压控制振荡器增益测量系统与方法 |
CN105024695A (zh) * | 2015-07-29 | 2015-11-04 | 深圳市科利通电子有限公司 | 一种频率综合器及该频率综合器的初始相位同步方法 |
CN105024695B (zh) * | 2015-07-29 | 2018-07-31 | 深圳市科利通电子有限公司 | 一种频率综合器及该频率综合器的初始相位同步方法 |
CN106921390A (zh) * | 2015-12-24 | 2017-07-04 | 财团法人工业技术研究院 | 频率合成器及频率合成方法 |
CN106921390B (zh) * | 2015-12-24 | 2020-03-03 | 财团法人工业技术研究院 | 频率合成器及频率合成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102468848B (zh) | 2014-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI419472B (zh) | 鎖相迴路 | |
TWI419471B (zh) | 具有校正功能之鎖相迴路及其校正方法 | |
US10581444B2 (en) | Apparatus and method for automatic bandwidth calibration for phase locked loop | |
US7800452B2 (en) | Phase locked loop circuit | |
US8188778B2 (en) | Calibration for phase-locked loop | |
CN104143976B (zh) | 用于数字锁相环的自动环路带宽校准 | |
US8427243B2 (en) | Signal generating circuit and signal generating method | |
CN101783677B (zh) | 一种锁相环的锁定方法及锁定电路 | |
US10862427B1 (en) | Advanced multi-gain calibration for direct modulation synthesizer | |
US10644708B2 (en) | Method and apparatus for calibration of voltage controlled oscillator | |
JPS60203007A (ja) | 周波数変調回路 | |
US11418204B2 (en) | Phase lock loop (PLL) with operating parameter calibration circuit and method | |
US12119831B2 (en) | Ultra-low power instant lock phase lock loop (PLL) | |
CN108667455B (zh) | 具有通过未修整振荡器提供的参考信号的锁定环电路 | |
CN110324038A (zh) | 使用锁相环来快速建立斜坡生成 | |
CN102468848A (zh) | 具有校正功能的锁相回路及其校正方法 | |
CN102468844B (zh) | 锁相回路 | |
JP4500362B2 (ja) | 位相同期ループ回路 | |
CN110690899B (zh) | 一种两点调制锁相环中高通通路的增益校准方法及其模块 | |
Pichler et al. | Frequency-sweep linearization for FMCW sensors with high measurement rate | |
Unterassinger et al. | Two on-chip bandwidth calibration methods for phase-locked loops used in wireless transceiver applications | |
Sappok et al. | Step Response Detection Technique for Self-Calibrating Predistortion GFSK Σ Δ Modulation Loops | |
JP2001237696A (ja) | Pll回路の評価回路及びその評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140702 Termination date: 20191111 |