[go: up one dir, main page]

CN102456571B - 发射极掺杂多晶硅的制造方法 - Google Patents

发射极掺杂多晶硅的制造方法 Download PDF

Info

Publication number
CN102456571B
CN102456571B CN 201010514579 CN201010514579A CN102456571B CN 102456571 B CN102456571 B CN 102456571B CN 201010514579 CN201010514579 CN 201010514579 CN 201010514579 A CN201010514579 A CN 201010514579A CN 102456571 B CN102456571 B CN 102456571B
Authority
CN
China
Prior art keywords
polycrystalline silicon
polysilicon
doped polycrystalline
doping
deposit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010514579
Other languages
English (en)
Other versions
CN102456571A (zh
Inventor
缪燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010514579 priority Critical patent/CN102456571B/zh
Publication of CN102456571A publication Critical patent/CN102456571A/zh
Application granted granted Critical
Publication of CN102456571B publication Critical patent/CN102456571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

本发明公开了一种发射极掺杂多晶硅的制造方法，硅片上已由介质层形成发射极窗口，发射极窗口中的基区表面已具有一层氧化硅；第1步，采用腔体减压化学气相淀积工艺在发射极窗口中的氧化硅之上交替地淀积非掺杂的多晶硅和掺杂的多晶硅；第2步，采用快速热退火工艺，使所淀积的非掺杂的多晶硅和掺杂的多晶硅中的掺杂物分布均匀。本发明可以提高多晶硅的生长速率，保持掺杂多晶硅中的掺杂物浓度及分布均匀，还可改善晶粒尺寸和表面粗糙度。

Description

发射极掺杂多晶硅的制造方法
技术领域
本发明涉及一种半导体器件的制造方法，特别是涉及一种BJT或HBT的发射极的制造方法。
背景技术
请参阅图1，这是一个BJT(bipolar junction transistor，双极晶体管)或HBT(heterojunction bipolar transistor，异质结双极晶体管)的结构示意图。其中自下而上地包括集电区1、基区2、薄氧化层3、发射极窗口介质层4、发射极5。BJT或HBT的发射极5大多采用有掺杂的多晶硅，因为这会提高发射效率，改善电流增益。在多晶硅发射极5和基区2之间通常还有一层薄的氧化硅3，约5～15
Figure BDA0000029056510000011
的厚度，用来进一步改善电流增益。
图1所示的BJT或HBT的发射极的制造方法是：在集电区1、基区2、薄氧化层3、发射极窗口介质层4已形成的情况下，采用LPCVD(低压化学气相淀积)工艺、通过热分解硅烷来淀积多晶硅。典型的工艺参数是：纯硅烷或含量为20％～30％的硅烷和氮气的混合气体，压强为0.3～1Torr，反应温度为580～650℃，生长速率大约为5～10nm/min。由于该反应的淀积温度较高，淀积时间较长，且硅片在装载进炉管前会长时间暴露在大气中，因而会影响所述基区薄氧化层的质量及厚度，其应用受到限制。
如果将LPCVD工艺改为RPCVD(减压化学气相淀积)工艺，则可大大提高生长速率，缩短淀积时间，降低热预算(thermal budget)。
上述通过硅烷制备多晶硅的过程中，在反应气体中还可以加入AsH3、PH3、B2H6等，这可以对多晶硅进行原位掺杂，通过掺杂可以使多晶硅得到特定的电阻。但是即便采用RPCVD工艺，原位掺杂多晶硅的淀积速率依然很慢，并且原位掺杂形成的多晶硅晶粒尺寸较大，表面粗糙度较大。
发明内容
本发明所要解决的技术问题是提供一种BJT或HBT的发射极掺杂多晶硅的制造方法，该方法具有较快的淀积速率，并能够改善所形成多晶硅的晶粒尺寸和表面粗糙度。
为解决上述技术问题，本发明发射极掺杂多晶硅的制造方法，该方法进行之前硅片上已由介质层形成发射极窗口，发射极窗口中的基区表面已具有一层氧化硅；所述方法包括如下步骤：
第1步，采用腔体减压化学气相淀积工艺在发射极窗口中的氧化硅之上交替地淀积非掺杂的多晶硅和掺杂的多晶硅；
第2步，采用快速热退火(RTA)工艺，使所淀积的非掺杂的多晶硅和掺杂的多晶硅中的掺杂物分布均匀。
本发明发射极掺杂多晶硅的制造方法，可以提高多晶硅的生长速率，保持掺杂多晶硅中的掺杂物浓度及分布均匀，还可改善晶粒尺寸和表面粗糙度。
附图说明
图1是BJT或HBT的结构示意图；
图2是本发明所述方法第2步的效果示意图；
图3a是传统的发射极掺杂多晶硅的晶粒示意图；
图3b是本发明的发射极掺杂多晶硅的晶粒示意图。
具体实施方式
本发明发射极掺杂多晶硅的制造方法，该方法进行之前硅片上已由介质层形成发射极窗口，发射极窗口中的基区表面已具有一层氧化硅；该方法包括如下步骤：
第1步，采用RPCVD工艺在发射极窗口中的氧化硅之上交替地淀积非掺杂的多晶硅和掺杂的多晶硅；
第2步，采用RTA工艺，使所淀积的非掺杂的多晶硅和掺杂的多晶硅中的掺杂物分布均匀。
所述方法第1步可以是如下的情况：
第1.1步，采用RPCVD工艺在发射极窗口中的氧化硅之上先淀积一层非掺杂的多晶硅；该步非掺杂的多晶硅厚度例如为150～350
Figure BDA0000029056510000031
第1.2步，在第1.1步所淀积的非掺杂的多晶硅之上再采用RPCVD工艺淀积一层掺杂的多晶硅；该步掺杂的多晶硅厚度例如为30～100
Figure BDA0000029056510000032
重复上述第1.1步和第1.2步；
第1.3步，在前一步所淀积的掺杂的多晶硅之上再采用RPCVD工艺淀积一层非掺杂的多晶硅。该步非掺杂的多晶硅厚度例如为80～350
上述方法第1步中，整个发射极的多晶硅的最下方一层和最上方一层都是非掺杂的多晶硅。这样的结构具有较好的效果，因为在第2步退火后最下方一层和最上方一层的非掺杂的多晶硅可以承受掺杂物的扩散。实际上，整个发射极的多晶硅的最下方一层还可以是掺杂的多晶硅，和/或整个发射极的多晶硅的最上方一层也是非掺杂的多晶硅。本发明原则上只要求非掺杂的多晶硅和掺杂的多晶硅间隔排列即可。
非掺杂的多晶硅的淀积速率为10～30
Figure BDA0000029056510000041
，掺杂的多晶硅的淀积速率为4～15
Figure BDA0000029056510000042
，通过控制每一层多晶硅的淀积时间，就可以控制每一层多晶硅的厚度。并可根据BJT或HBT发射极的总厚度灵活分配上述第1.1步和第1.2步的重复次数，即灵活决定多晶硅的总层数。
所述方法第1步中，以RPCVD工艺淀积掺杂多晶硅的生长为减压生长，压力为20～100Torr，优选为60～100Torr；生长温度为620～700℃，优选为660～700℃；生长气源为硅烷，载气为氢气；多晶硅的掺杂方式为原位(in-situ)掺杂，掺杂气体为AsH3；反应设备例如选用应用材料公司(AMAT)的Epi 200Centura腔体设备。
所述方法第2步中，快速热退火工艺的条件是：温度为1000～1050℃，时间为10～45s。
请参阅图2，在RTA工艺之前，硅片中有三个掺杂的多晶硅层，显示为菱形块的三个波峰；还有四个非掺杂的多晶硅层，显示为菱形块的四个波谷。就整个发射极多晶硅而言，其内部的掺杂浓度是不均匀的。经过RTA工艺之后，整个发射极多晶硅的掺杂浓度分布均匀，显示为三角形几乎为一条平整的直线。
实验发现，在相同工艺条件下，采用RPCVD工艺淀积非掺杂的多晶硅的淀积速率比淀积掺杂的多晶硅要快4～5倍。本发明将现有的发射极掺杂多晶硅一次性淀积改为多次淀积，这多次淀积又是掺杂的多晶硅和非掺杂的多晶硅交替进行，因而可以提高发射极掺杂氧化硅的淀积速率。
实验还发现多晶硅中的掺杂物(例如As)在多晶硅中扩散很快，在1000～1050℃经过10～45s的时间就可以完全扩散均匀和激活。本发明通过快速热退火工艺将间隔分布的非掺杂的多晶硅和掺杂的多晶硅中的掺杂物分布均匀。
请参阅图3a，这是传统的发射极掺杂多晶硅的晶粒示意图。由于传统方法一次性淀积有掺杂的多晶硅，掺杂多晶硅是一个连续的生长过程，缺乏再形核过程，会使晶粒越长越大，表面比较粗糙。
请参阅图3b，这是本发明的发射极掺杂多晶硅的晶粒示意图。由于本发明采用多步生长方法淀积多层多晶硅，每一层多晶硅可以在前一层多晶硅的晶体上重新形核，然后再生长，因而能够改善晶粒尺寸和表面粗糙度。
综上所述，本发明公开了一种发射极掺杂多晶硅的生长方法，该方法为多步生长，非掺杂多晶硅和掺杂多晶硅交替淀积，在提高生长速率的同时并不影响快速热退火之后掺杂物浓度的大小及分布。同时改善了多晶硅的晶粒尺寸和表面粗糙度。

Claims (9)

1.一种发射极掺杂多晶硅的制造方法，该方法进行之前硅片上已由介质层形成发射极窗口，发射极窗口中的基区表面已具有一层氧化硅；其特征是，所述方法包括如下步骤： 
第1步，采用腔体减压化学气相淀积工艺在发射极窗口中的氧化硅之上交替地淀积非掺杂的多晶硅和掺杂的多晶硅； 
第2步，采用快速热退火工艺，使所淀积的非掺杂的多晶硅和掺杂的多晶硅中的掺杂物分布均匀。 
2.根据权利要求1所述的发射极掺杂多晶硅的制造方法，其特征是，所述方法第1步具体包括： 
第1.1步，采用减压化学气相淀积工艺在发射极窗口中的氧化硅之上先淀积一层非掺杂的多晶硅； 
第1.2步，在第1.1步所淀积的非掺杂的多晶硅之上再采用减压化学气相淀积工艺淀积一层掺杂的多晶硅； 
重复上述第1.1步和第1.2步； 
第1.3步，在前一步所淀积的掺杂的多晶硅之上再采用减压化学气相淀积工艺淀积一层非掺杂的多晶硅。 
3.根据权利要求1所述的发射极掺杂多晶硅的制造方法，其特征是，所述方法第1步中，以减压化学气相淀积工艺淀积掺杂多晶硅时，压力为20～100Torr。 
4.根据权利要求3所述的发射极掺杂多晶硅的制造方法，其特征是，所述方法第1步中，以减压化学气相淀积工艺淀积掺杂多晶硅时，压力为 60～100Torr。 
5.根据权利要求l所述的发射极掺杂多晶硅的制造方法，其特征是，所述方法第l步中，以减压化学气相淀积工艺淀积掺杂多晶硅时，温度为620～700°C。 
6.根据权利要求5所述的发射极掺杂多晶硅的制造方法，其特征是，所述方法第l步中，以减压化学气相淀积工艺淀积掺杂多晶硅时，温度为660～700℃。 
7.根据权利要求l所述的发射极掺杂多晶硅的制造方法，其特征是，所述方法第l步中，以减压化学气相淀积工艺淀积掺杂多晶硅时，生长气源为硅烷，载气为氢气，掺杂气体为AsH3。 
8.根据权利要求l所述的发射极掺杂多晶硅的制造方法，其特征足，所述方法第2步中，快速热退火工艺的条件是：温度为1000～1050℃，时间为10～45s。 
9.根据权利要求2所述的发射极掺杂多晶硅的制造方法，其特征是， 
所述方法第1．1步中，所淀积的非掺杂的多晶硅厚度为
Figure FDA00002842756000021
所述方法第1．2步中，所淀积的掺杂的多晶硅厚度为
所述方法第1．3步中，所淀积的非掺杂的多晶硅厚度为
Figure FDA00002842756000023
CN 201010514579 2010-10-21 2010-10-21 发射极掺杂多晶硅的制造方法 Active CN102456571B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010514579 CN102456571B (zh) 2010-10-21 2010-10-21 发射极掺杂多晶硅的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010514579 CN102456571B (zh) 2010-10-21 2010-10-21 发射极掺杂多晶硅的制造方法

Publications (2)

Publication Number Publication Date
CN102456571A CN102456571A (zh) 2012-05-16
CN102456571B true CN102456571B (zh) 2013-06-12

Family

ID=46039618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010514579 Active CN102456571B (zh) 2010-10-21 2010-10-21 发射极掺杂多晶硅的制造方法

Country Status (1)

Country Link
CN (1) CN102456571B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550524A (zh) * 2018-04-28 2018-09-18 江阴新顺微电子有限公司 一种平面型vdmos多晶栅极的形成方法
CN110416322A (zh) * 2019-06-21 2019-11-05 天津爱旭太阳能科技有限公司 一种叠层钝化结构及其制备方法和太阳能电池

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440810B1 (en) * 1999-11-26 2002-08-27 Telefonaktiebolaget Lm Ericsson (Publ) Method in the fabrication of a silicon bipolar transistor
CN1658371A (zh) * 2004-02-17 2005-08-24 昂科公司 用于氮化物基半导体装置的低掺杂层
CN101106079A (zh) * 2007-04-26 2008-01-16 河北普兴电子科技股份有限公司 硅锗材料的一种生长方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7651919B2 (en) * 2005-11-04 2010-01-26 Atmel Corporation Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440810B1 (en) * 1999-11-26 2002-08-27 Telefonaktiebolaget Lm Ericsson (Publ) Method in the fabrication of a silicon bipolar transistor
CN1658371A (zh) * 2004-02-17 2005-08-24 昂科公司 用于氮化物基半导体装置的低掺杂层
CN101106079A (zh) * 2007-04-26 2008-01-16 河北普兴电子科技股份有限公司 硅锗材料的一种生长方法

Also Published As

Publication number Publication date
CN102456571A (zh) 2012-05-16

Similar Documents

Publication Publication Date Title
US6780735B2 (en) Method to increase carbon and boron doping concentrations in Si and SiGe films
KR101430217B1 (ko) 에피택셜 탄화규소 단결정 기판 및 그 제조 방법
JP3650727B2 (ja) 炭化珪素製造方法
JP4728953B2 (ja) 多結晶Ｓｉ含有膜の堆積方法
KR102482578B1 (ko) 에피택셜 웨이퍼의 제조방법
KR102557905B1 (ko) 고품질의 대면적 초박형 산화갈륨 박막 제조 방법
CN102456571B (zh) 发射极掺杂多晶硅的制造方法
JP2009277757A (ja) 半導体装置の製造方法
US8329532B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
EP2333819A4 (en) METHOD FOR PRODUCING A P-TYPE-GALLIUM NITRIDE-SUBSTITUTER, METHOD FOR PRODUCING A NITRID-BASED SEMICONDUCTOR ELEMENT AND PROCESS FOR PREPARING AN EPITAXIAL WAFER
CN103996608A (zh) 改善外延层电阻率均匀性的方法
KR20180072989A (ko) 저온 공정이 가능한 패시베이션층 제조 방법 및 이에 의해 제조된 패시베이션층을 포함한 실리콘 기판
JP2009176784A (ja) 薄膜エピタキシャルウェーハの製造方法
US7892915B1 (en) High performance SiGe:C HBT with phosphorous atomic layer doping
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
TWI312534B (zh)
JP5080552B2 (ja) 接合の作製方法
CN116005254A (zh) 外延生长方法及外延硅片
US20040007185A1 (en) Method of manufacturing a semiconductor device and a semiconductor manufacture system
CN102851735B (zh) 化学气相淀积硅外延生长方法
JP2021100116A (ja) 気相エピタキシー法
KR20090017074A (ko) 에피층 성장방법
CN117089926B (zh) 一种用于提高碳化硅外延片均匀性的载具及其使用方法
KR102626060B1 (ko) 화학기상증착을 통한 몰리브덴-텔루륨 혼합 차원 이종구조 물질의 제조 방법, 이에 의해 제조된 몰리브덴-텔루륨 혼합 차원 이종구조 물질 및 이를 포함하는 트랜지스터
KR101024080B1 (ko) 단결정 실리콘 나노와이어를 템플레이트로 이용한 다결정실리콘 박막과 다결정 실리콘 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

CP03 Change of name, title or address

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.