CN102437100A - 一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法 - Google Patents
一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法 Download PDFInfo
- Publication number
- CN102437100A CN102437100A CN2011102653085A CN201110265308A CN102437100A CN 102437100 A CN102437100 A CN 102437100A CN 2011102653085 A CN2011102653085 A CN 2011102653085A CN 201110265308 A CN201110265308 A CN 201110265308A CN 102437100 A CN102437100 A CN 102437100A
- Authority
- CN
- China
- Prior art keywords
- grid
- contact hole
- ground floor
- copper
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体制造领域，尤其涉及一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法。本发明公开了一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法，通过双大马士革工艺同时形成接触孔和第一金属层，及使用铜取代钨作为接触孔的材质，同时利用TaN/WSiN或者TaSiN/WSiN材料代替TaN/Ta作为阻挡层的材料，不仅简化了工艺步骤，减小接触孔的接触电阻，以有效改善后道工艺的延迟特性，且有效的增加了阻挡层对于铜扩散的阻挡能力，以避免铜扩散对于半导体器件的损伤。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法。
背景技术
如图1所示，现今的集成电路制作工艺中，后道工艺（Back End Of Line，简称BEOL）集成方案一般采用钨（W）作为接触孔1的材料。随着工艺的持续缩微，BEOL的延迟特性已经超越器件的延迟特性成为主导因素，其中，由于钨的电阻率和晶格常数都比较大，由钨材料作为主要导电材料的接触孔结构，对整个BEOL延迟的贡献比例越来越大。
美国专利（申请号US20090641945，一种铜接触孔的生产方法（METHOD FOR PRODUCING A COPPER CONTACT））中虽然公开了一种采用单大马士革工艺的铜接触孔的生产方法，但是他是采用单大马士革工艺来完成铜接触孔的形成，需要较多的工艺步骤来完成。
2006年微电子研究中心（Interuniversity Microelectronics Centre，简称IMEC）报道了S.Demuynck等撰写的一种铜（copper）接触孔（contact，简称CT）的方案，该方案中采用TaN/Ta及Ti/TiN作为扩散阻挡层的材料，但是文章同时表明，该方案极易发生铜（Cu）的扩散。而2008年国际电子器件大会（International Electron Devices Meeting，简称IEDM）报道了J.Kawahara等撰写的一种采用双大马士革工艺（dual-damascene，简称DD）的铜接触孔结构（RF Performance Boostiong for 40nm-node CMOS Device by Low-k/Cu Dual Damascene Contact），其中使用的扩散阻挡层材质也为TaN/Ta，同样极易发生铜的扩散。
美国专利（专利号US2003034560，WIRING STRUCTURE OF SEMICONDUCTOR DEVICE，ELECTRODE，AND METHOD FOR FORMING THEM）公开了一种用于半导体器件的结构，其使用的扩散阻挡层的材质为WSiN，互联材料为Cu或W。而电化学学会杂志（journal of the electrochemical society）报道了M.T.Wang等撰写的使用WSiN结构对于Cu的扩散阻挡特性的文章（Barrier Capabilities of Chemical Vapor Deposited W Films and WSiN/WSix/W Stacked Layers Against Cu Diffusion），其文章中指出电学结果显示，经过750C的高温退火，采用WSiN扩散阻挡层的样品漏电没有发生很大的变化，表明WSiN具有良好的对Cu扩散阻挡特性。但文章使用的结构为WSiN/Wsix/W结构，这种结构在现在的深亚微米工艺中是不存在的。并且，其结果显示，纯W样品在700C时依然有良好的电学特性，所以，并不能完全说明WSiN对于Cu的良好的扩散阻挡特性。
Qing-Tang Jiang等人公开了TaSiN材料对铜的扩散阻挡特性的文章，其中指出由于TaSiN为一种非晶化的材料，以及TaSiN和铜（Cu）之间有较强的键和力，都表明了TaSiN材料可以单独作为具有良好黏附性的扩散阻挡层材料使用。
发明内容
本发明公开了一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法，其前层为完成器件形成及金属硅化物淀积的晶圆，在一衬底中形成的阱区及STI隔离区的上方设置有第一、二栅极，并且在第一、二栅极的侧壁上覆盖有偏移侧墙，金属硅化物层覆盖第一、二栅极的上表面及第一栅极的源漏极，且第一栅极和其阱区之间设置有一栅氧化层，其中，包括以下步骤：
步骤S1：淀积电介质层以覆盖薄氧化层金属硅化物层、第一栅极的源漏极、第一栅极偏移侧墙和第二栅极偏移侧墙。
步骤S2：采用双大马士革工艺，刻蚀位于第一栅极源漏极上方的电介质层分别至第一栅极的源漏极上的金属硅化物层，形成第一栅极源极接触孔及其第一层金属凹槽和第一栅极漏极接触孔及其第一层金属凹槽，同时刻蚀位于第二栅极上方的电介质层至金属硅化物层，形成第二栅极接触孔及其第一层金属凹槽。
步骤S3：淀积粘附层，覆盖第一栅极的源漏极接触孔及其第一层金属凹槽和第二栅极接触孔及其第一层金属凹槽的侧壁及其底部；之后，淀积扩散阻挡层覆盖粘附层后，再淀积金属铜并对其进行平坦化处理。
上述的使用双大马士革工艺同时形成铜接触孔和第一层金属的方法，其中，采用电化学镀铜工艺淀积铜，以充满第一栅极的源漏极接触孔及其第一层金属凹槽和第二栅极接触孔及其第一层金属凹槽。
上述的使用双大马士革工艺同时形成铜接触孔和第一层金属的方法，其中，采用化学机械研磨工艺对淀积的金属铜进行平坦化处理。
上述的使用双大马士革工艺同时形成铜接触孔和第一层金属的方法，其中，所述双大马士革工艺中，制备接触孔与第一金属层凹槽的顺序可以倒置。
上述的使用双大马士革工艺同时形成铜接触线和第一层金属的方法，其中，所述粘附层材质为TaN或TaSiN，所述扩散阻挡层的材质为WSiN，以形成TaN/WSiN或TaSiN/WSiN阻挡层。
综上所述，由于采用了本发明一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法，通过双大马士革工艺同时形成接触孔和第一金属层，及使用铜取代钨作为接触孔的材质，同时利用TaN/WSiN或者TaSiN/WSiN材料代替TaN/Ta作为阻挡层的材料，不仅简化了工艺步骤，减小接触孔的接触电阻，以有效改善后道工艺的延迟特性，且有效的增加了阻挡层对于铜扩散的阻挡能力，以避免铜扩散对于半导体器件的损伤。
附图说明
图1是本发明背景技术中采用钨作为接触孔材料的传统后道工艺的结构示意图；
图2-7是本发明使用双大马士革工艺同时形成铜接触孔和第一层金属的方法的流程示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
如图2-7所示，一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法，在衬底2中形成的阱区206的上方设置第一栅极201、在衬底2中形成的STI隔离区28上设置第二栅极202，且在第一栅极201和第二栅极202的侧壁上覆盖有第一栅极偏移侧墙203和第二栅极偏移侧墙204，金属硅化物（silicide）205覆盖第一栅极201、第二栅极202的上表面及第一栅极的源漏极，其中，第一栅极201和第一栅极201的阱区206之间设置栅氧化层207，见图2。
淀积电介质层（dielectric）208，以覆盖金属硅化物层205、第一栅极201的源漏极、第一栅极偏移侧墙203和第二栅极偏移侧墙204，见图3；之后，采用双大马士革工艺（dual-damascene，简称DD），刻蚀位于第一栅极源漏极上方的电介质层分别至第一栅极的源漏极上的金属硅化物2051、2052，形成第一栅极源极接触孔210及其第一层金属凹槽209和第一栅极漏极接触孔212及其第一层金属凹槽211，同时刻蚀位于第二栅极202上方的电介质层，形成第二栅极接触孔孔214及其第一层金属凹槽213。其中，通过控制刻蚀工艺保证接触孔210，212，214停在金属硅化物层205上工艺中，可以先制备第一栅极源极接触孔210、第一栅极漏极接触孔212和第二栅极接触孔214，之后制备第一栅极源极接触孔210的第一层金属凹槽209、第一栅极漏极接触孔孔212的第一层金属凹槽211和第二栅极接触孔孔214的第一层金属凹槽213；也可先制备第一栅极源极接触孔210的第一层金属凹槽209、第一栅极漏极接触孔孔212的第一层金属凹槽211和第二栅极接触孔214的第一层金属凹槽213；后，再制备第一栅极源极接触孔210、第一栅极漏极接触孔212和第二栅极接触孔214，见图4。
之后，淀积粘附层215，以覆盖剩余的电介质层2081的上表面、第一栅极源极接触孔210及其第一层金属凹槽209、第一栅极漏极接触孔212及其第一层金属凹槽211和第二栅极接触孔214及其第一层金属凹槽213的侧壁及其底部上刻蚀剩余的电介质层后，淀积扩散阻挡层216覆盖粘附层215；其中，粘附层215的材质为TaN或TaSiN，扩散阻挡层216的材质为WSiN，以形成TaN/WSiN或TaSiN/WSiN阻挡层，见图5。
最后，采用电化学镀铜工艺（electrochemical plating copper process，简称ECP）淀积铜（Cu）217，以充满覆盖有扩散阻挡层216和粘附层215的第一栅极源极接触孔2101及其第一层金属凹槽2091、第一栅极漏极接触孔2121及其第一层金属凹槽2111和第二栅极接触孔2141及其第一层金属凹槽2131，见图6；采用化学机械研磨工艺（Chemical Mechanical Polishing，简称CMP）对淀积的金属铜217进行平坦化处理，去除剩余的电介质层2081的上表面上方的金属铜、扩散阻挡层和粘附层，形成第一栅极源极互连线218、第一栅极漏极互连线219、第二栅极互连线220和接触孔221、222、223，见图7。
综上所述，由于采用了上述技术方案，本发明提出用双大马士革工艺同时形成铜接触孔和第一层金属的方法及结构，通过采用双大马士革工艺同时形成接触孔和第一金属层，及使用铜取代钨作为接触孔的材质，同时利用TaN/WSiN或者TaSiN/WSiN材料代替TaN/Ta作为阻挡层的材料，不仅简化了工艺步骤，减小接触孔的接触电阻，以有效改善后道工艺的延迟特性，且有效的增加了阻挡层对于铜扩散的阻挡能力，以避免铜扩散对于半导体器件的损伤。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
Claims (5)
1.一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法，其前层为完成器件形成及金属硅化物淀积的晶圆，在一衬底中形成的阱区及STI隔离区的上方设置有第一、二栅极，并且在第一、二栅极的侧壁上覆盖有偏移侧墙，金属硅化物层覆盖第一、二栅极的上表面及第一栅极的源漏极，且第一栅极和其阱区之间设置有一栅氧化层，其特征在于，包括以下步骤：
步骤S1：淀积电介质层以覆盖薄氧化层金属硅化物层、第一栅极的源漏极、第一栅极偏移侧墙和第二栅极偏移侧墙；
步骤S2：采用双大马士革工艺，刻蚀位于第一栅极源漏极上方的电介质层分别至第一栅极的源漏极上的金属硅化物层，形成第一栅极源极接触孔及其第一层金属凹槽和第一栅极漏极接触孔及其第一层金属凹槽，同时刻蚀位于第二栅极上方的电介质层至金属硅化物层，形成第二栅极接触孔及其第一层金属凹槽；
步骤S3：淀积粘附层，覆盖第一栅极的源漏极接触孔及其第一层金属凹槽和第二栅极接触孔及其第一层金属凹槽的侧壁及其底部；之后，淀积扩散阻挡层覆盖粘附层后，再淀积金属铜并对其进行平坦化处理。
2.根据权利要求1所述的使用双大马士革工艺同时形成铜接触孔和第一层金属的方法，其特征在于，采用电化学镀铜工艺淀积铜，以充满第一栅极的源漏极接触孔及其第一层金属凹槽和第二栅极接触孔及其第一层金属凹槽。
3.根据权利要求1所述的使用双大马士革工艺同时形成铜接触孔和第一层金属的方法，其特征在于，采用化学机械研磨工艺对淀积的金属铜进行平坦化处理。
4.根据权利要求1所述的使用双大马士革工艺同时形成铜接触孔和第一层金属的方法，其特征在于，所述双大马士革工艺中，制备接触孔与第一金属层凹槽的顺序可以倒置。
5.根据权利要求1所述的使用双大马士革工艺同时形成铜接触线和第一层金属的方法，其特征在于，所述粘附层材质为TaN或TaSiN，所述扩散阻挡层的材质为WSiN，以形成TaN/WSiN或TaSiN/WSiN阻挡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102653085A CN102437100A (zh) | 2011-09-08 | 2011-09-08 | 一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102653085A CN102437100A (zh) | 2011-09-08 | 2011-09-08 | 一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102437100A true CN102437100A (zh) | 2012-05-02 |
Family
ID=45985090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102653085A Pending CN102437100A (zh) | 2011-09-08 | 2011-09-08 | 一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102437100A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681508A (zh) * | 2012-09-24 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN103779321A (zh) * | 2012-10-25 | 2014-05-07 | 联华电子股份有限公司 | 具有接触插栓的半导体结构与其形成方法 |
| CN105789114A (zh) * | 2012-09-24 | 2016-07-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN110571187A (zh) * | 2018-06-05 | 2019-12-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1233856A (zh) * | 1998-04-27 | 1999-11-03 | 国际商业机器公司 | 引入了金属籽晶层的铜互连结构 |
| CN1649125A (zh) * | 2004-01-26 | 2005-08-03 | 株式会社东芝 | 半导体器件的制造方法 |
| CN1674251A (zh) * | 2004-01-12 | 2005-09-28 | 三星电子株式会社 | 半导体器件的制造方法及由此制造的半导体器件 |
| CN101097888A (zh) * | 2001-10-04 | 2008-01-02 | 株式会社日立制作所 | 半导体集成电路器件及其制作方法 |
| CN101373736A (zh) * | 2002-09-17 | 2009-02-25 | 株式会社液晶先端技术开发中心 | 互连、互连形成方法、薄膜晶体管及显示器 |
| CN101819944A (zh) * | 2010-04-28 | 2010-09-01 | 复旦大学 | 一种形成铜接触互连结构的方法 |
-
2011
- 2011-09-08 CN CN2011102653085A patent/CN102437100A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1233856A (zh) * | 1998-04-27 | 1999-11-03 | 国际商业机器公司 | 引入了金属籽晶层的铜互连结构 |
| CN101097888A (zh) * | 2001-10-04 | 2008-01-02 | 株式会社日立制作所 | 半导体集成电路器件及其制作方法 |
| CN101373736A (zh) * | 2002-09-17 | 2009-02-25 | 株式会社液晶先端技术开发中心 | 互连、互连形成方法、薄膜晶体管及显示器 |
| CN1674251A (zh) * | 2004-01-12 | 2005-09-28 | 三星电子株式会社 | 半导体器件的制造方法及由此制造的半导体器件 |
| CN1649125A (zh) * | 2004-01-26 | 2005-08-03 | 株式会社东芝 | 半导体器件的制造方法 |
| CN101819944A (zh) * | 2010-04-28 | 2010-09-01 | 复旦大学 | 一种形成铜接触互连结构的方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681508A (zh) * | 2012-09-24 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN105789114A (zh) * | 2012-09-24 | 2016-07-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN103681508B (zh) * | 2012-09-24 | 2016-12-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN105789114B (zh) * | 2012-09-24 | 2019-05-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN103779321A (zh) * | 2012-10-25 | 2014-05-07 | 联华电子股份有限公司 | 具有接触插栓的半导体结构与其形成方法 |
| CN110571187A (zh) * | 2018-06-05 | 2019-12-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN110571187B (zh) * | 2018-06-05 | 2022-03-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11251131B2 (en) | Copper contact plugs with barrier layers | |
| TWI502646B (zh) | 鈷金屬障壁層 | |
| US7256121B2 (en) | Contact resistance reduction by new barrier stack process | |
| CN101814475B (zh) | 用于衬底通孔的阻挡结构和方法 | |
| US7586175B2 (en) | Semiconductor wafer having embedded electroplating current paths to provide uniform plating over wafer surface | |
| KR101857915B1 (ko) | 상호접속 구조물 및 상호접속 구조물의 형성 방법 | |
| TWI619171B (zh) | 障壁層 | |
| KR102187709B1 (ko) | 커패시터를 갖는 반도체 디바이스의 구조물 및 형성 방법 | |
| US9153500B2 (en) | Method for improving the electromigration resistance in the copper interconnection process | |
| TWI712155B (zh) | 記憶體結構及其形成方法 | |
| KR100790452B1 (ko) | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 | |
| US20220336353A1 (en) | Integrated circuit devices including metal wires and methods of forming the same | |
| US20080128856A1 (en) | Semiconductor device having metal-insulator-metal capacitor and method of fabricating the same | |
| US9224691B2 (en) | Semiconductor device contact structures | |
| CN102446823A (zh) | 一种大马士革制造工艺 | |
| CN102437100A (zh) | 一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法 | |
| US6724087B1 (en) | Laminated conductive lines and methods of forming the same | |
| US7341948B2 (en) | Method of making a semiconductor structure with a plating enhancement layer | |
| KR101168507B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| US20040203228A1 (en) | Method of forming a tungsten plug | |
| US9305880B2 (en) | Interconnects for semiconductor devices | |
| CN102446836A (zh) | 一种铜互连线上有金属保护层的大马士革工艺 | |
| CN103943552B (zh) | 半导体集成电路制造方法 | |
| US20240105609A1 (en) | High density backside capacitor and inductor | |
| US20170154816A1 (en) | Amorphous metal interconnections by subtractive etch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120502 |