CN102427079B

CN102427079B - Cmos图像传感器

Info

Publication number: CN102427079B
Application number: CN201110410127.7A
Authority: CN
Inventors: 汪辉; 丁毅岭; 陈杰; 田犁; 方娜
Original assignee: Shanghai Advanced Research Institute of CAS
Current assignee: Beijing Zhongke Wenqing Technology Development Co ltd
Priority date: 2011-12-09
Filing date: 2011-12-09
Publication date: 2014-01-08
Anticipated expiration: 2031-12-09
Also published as: CN102427079A

Abstract

本发明公开了一种CMOS图像传感器，感光结构包括PIN结和多晶硅栅。PIN结由三个横向排列的掺杂区组成，第二掺杂区为PIN结的I型区，多晶硅栅形成于第二掺杂区上方、且多晶硅栅和第二掺杂区间隔离有栅氧化层。多晶硅栅能使I型区的能带产生弯曲，从而能增加使I型区的光生电荷的转移能力，当I型区长度超过了光生电子或光生空穴的扩散长度时，也能使光生电子或光生空穴有效转移到N型区或P型区中，从而能降低光生电荷的转移在转移过程中的复合几率，能够增加感光区的光生电荷的转移效率，也能增加感光区的长度和有效感光面积，能够提高光响应率。

Description

CMOS图像传感器

技术领域

本发明涉及一种图像传感器，特别涉及一种CMOS图像传感器。

背景技术

现有CMOS图像传感器由感光像素即像素单元电路和CMOS电路构成，相对于CCD图像传感器，CMOS图像传感器因为采用CMOS标准制作工艺，因此具有更好的可集成度，可以与其他数模运算和控制电路集成在同一块芯片上，更适应未来的发展。

根据现有CMOS图像传感器的像素单元电路所含晶体管数目，其主要分为3T型结构和4T型结构。现有CMOS图像传感器的像素单元电路包括感光结构和CMOS像素读出电路。对于3T型结构，所述CMOS像素读出电路为3T型像素电路，包括复位管、放大管、选择管，所述感光结构与所述复位管和放大管局域互联。对于4T型结构，所述CMOS像素读出电路为4T型像素电路，包括复位管、放大管、选择管和转移晶体管，所述感光结构与所述转移晶体管局域互联。

现有CMOS图像传感器的的所述感光结构一般为感光二极管，现有感光二极管一般形成于体硅材料中且感光二极管的P型区和N型区为竖直式结构。

但是在一些领域中需要具有更强的抗干扰能力，这样就需要将所述感光二极管形成在带有绝缘埋层的硅衬底(SOI)材料上，所述SOI材料自上而下包括顶层硅、绝缘层、支撑硅。原因是绝缘埋层一般为埋氧层能消除体硅CMOS结构中常见的闩锁效应，抑制衬底电流干扰，能够提供更强的隔离效果。

在SOI材料上制作CMOS图像传感器时，由于SOI材料的顶层硅太薄，导致现有竖直式结构的感光二极管工艺无法在竖直方向得到足够的耗尽区。因此现有感光结构通常会采用横向的PIN结构。

如图1所示，为现有3T型SOI CMOS图像传感器的结构示意图，现有3T型SOI CMOS图像传感器包括：

SOI材料，自上而下包括顶层硅、绝缘层102、支撑衬底即硅衬底101。

PIN结，由三个横向排列的掺杂区组成，第二掺杂区104为所述PIN结的I型区；第一掺杂区103为P型区、位于所述第二掺杂区104的一侧、所述第一掺杂区103和所述第二掺杂区104接触连接；第三掺杂区105为N型区、位于所述第二掺杂区104的另一侧、所述第三掺杂区105和所述第二掺杂区104接触连接。

3T型CMOS像素读出电路，包括复位管106、放大管107、选择管108，所述PIN结与所述复位管106和放大管107局域互联。

所述第一掺杂区103和所述第三掺杂区105为高浓度掺杂，所述第二掺杂区104为低浓度掺杂，所述第二掺杂区104完全耗尽、为感光区。当光照入第二掺杂区102，产生的电子空穴对分别向第三掺杂区105和第一掺杂区103转移，最后通过CMOS像素读出电路读出。

如图1所述的包括横向的PIN结构的现有CMOS图像传感器技术存在以下缺点：

受限于I型区即所述第二掺杂区104的载流子扩散长度，靠近N型区即第三掺杂区105处产生的空穴在转移到P型区即第一掺杂区103的过程中容易被转移到N型区的电子所复合。因此当I型区长度超过了扩散长度时，再增加I型区长度也无法提高光响应率，因此限制了感光区的有效感光面积。

发明内容

本发明所要解决的技术问题是提供一种CMOS图像传感器，能够增加感光区的光生电荷的转移效率，从而能增加感光区的长度和有效感光面积，能够提高光响应率。

为解决上述技术问题，本发明提供的CMOS图像传感器形成在半导体衬底上，CMOS图像传感器的像素单元电路包括感光结构、CMOS像素读出电路；所述感光结构包括一PIN结和一个多晶硅栅。

所述PIN结由三个横向排列的掺杂区组成，第二掺杂区为所述PIN结的I型区；第一掺杂区为P型区、位于所述第二掺杂区的一侧、所述第一掺杂区和所述第二掺杂区接触连接；第三掺杂区为N型区、位于所述第二掺杂区的另一侧、所述第三掺杂区和所述第二掺杂区接触连接；

所述多晶硅栅形成于所述第二掺杂区上方、且所述多晶硅栅和所述第二掺杂区间隔离有栅氧化层。

进一步的改进是，所述多晶硅栅为N型掺杂、或者所述多晶硅栅为P型掺杂。

进一步的改进是，所述第一掺杂区的P型杂质浓度为1E17CM^-3～1E21CM^-3，所述第三掺杂区的N型杂质浓度为1E17CM^-3～1E21CM^-3。

进一步的改进是，所述第二掺杂区为P型掺杂、且浓度为1E10CM^-3～1E16CM^-3，小于所述第一、第三掺杂区的掺杂浓度；或者，所述第二掺杂区为N型掺杂、且浓度为1E10CM^-3～1E16CM^-3，小于所述第一、第三掺杂区的掺杂浓度。

进一步的改进是，所述CMOS像素读出电路为3T型像素电路，包括复位管、放大管、选择管，所述感光结构与所述复位管和放大管局域互联。

进一步的改进是，所述CMOS像素读出电路为4T型像素电路，包括复位管、放大管、选择管和转移管，所述感光结构与所述转移管局域互联。

进一步的改进是，所述硅材料为带有绝缘埋层的硅衬底，所述带有绝缘埋层的硅衬底自上而下包括顶层硅、绝缘层、支撑衬底；所述CMOS图像传感器形成于所述顶层硅上。

进一步的改进是，所述CMOS图像传感器为背照式结构。

本发明CMOS图像传感器的感光结构采用横向式的PIN结，能使本发明CMOS图像传感器形成于SOI材料的顶层硅上，从而能使本发明CMOS图像传感器具有很强的抗干扰能力。

本发明的感光结构还包括一个形成于PIN结的I型区上的多晶硅栅。I型区为感光区，多晶硅栅能使I型区的能带产生弯曲，从而能增加使I型区的光生电荷的转移能力，当I型区长度超过了光生电子或光生空穴的扩散长度时，也能使光生电子或光生空穴有效转移到N型区或P型区中，从而能降低光生电荷的转移在转移过程中的复合几率，能够增加感光区的光生电荷的转移效率，也能增加感光区的长度和有效感光面积，能够提高光响应率。

本发明CMOS图像传感器采用背照式结构即采用背照式采光，由于多晶硅栅形成于CMOS图像传感器的正面，所以本发明CMOS图像传感器提高光子吸收效率。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有3T型SOI CMOS图像传感器的结构示意图；

图2是本发明实施例CMOS图像传感器的结构示意图；

图3-图7是本发明实施例CMOS图像传感器的制造方法的各步骤中的结构示意图。

具体实施方式

图2是本发明实施例CMOS图像传感器的结构示意图。本发明实施例CMOS图像传感器形成在带有绝缘埋层的硅衬底(SOI)的顶层硅03上，所述带有绝缘埋层的硅衬底自上而下包括所述顶层硅03、绝缘层02、支撑衬底即硅衬底01。

CMOS图像传感器的像素单元电路包括感光结构、CMOS像素读出电路；所述感光结构包括一PIN结和一个多晶硅栅07。

所述PIN结由三个横向排列的掺杂区组成。

第二掺杂区06为所述PIN结的I型区。所述第二掺杂区为P型掺杂、且浓度为1E10CM^-3～1E16CM^-3；或者，所述第二掺杂区为N型掺杂、且浓度为1E10CM^-3～1E16CM^-3。

第一掺杂区04为P型区、位于所述第二掺杂区06的一侧、所述第一掺杂区04和所述第二掺杂区06接触连接。所述第一掺杂区04的P型杂质浓度为1E17CM^-3～1E21CM^-3。

第三掺杂区05为N型区、位于所述第二掺杂区06的另一侧、所述第三掺杂区05和所述第二掺杂区06接触连接。所述第三掺杂区05的N型杂质浓度为1E17CM^-3～1E21CM^-3。当然，所述第一掺杂区04和所述第三掺杂区05的位置是可以互换的。

由所述第一掺杂区04、所述第三掺杂区05和所述第二掺杂区06的掺杂浓度可知，所述第二掺杂区06的掺杂浓度低，会被完全耗尽，所述第二掺杂区06为感光区。所述CMOS图像传感器为背照式结构，光线从所述第二掺杂区06的背面入射，即由所述绝缘层02到所述第二掺杂区06的方向入射。

所述多晶硅栅07形成于所述第二掺杂区06上方、且所述多晶硅栅07和所述第二掺杂区06间隔离有栅氧化层。所述多晶硅栅07为N型掺杂、或者所述多晶硅栅为P型掺杂。

所述CMOS像素读出电路为3T型像素电路，包括复位管08、放大管09、选择管10，所述感光结构与所述复位管08和放大管09局域互联。当然，所述CMOS像素读出电路也能为4T型像素电路。

如图3至图7所示，是本发明实施例CMOS图像传感器的制造方法的各步骤中的结构示意图。本发明实施例CMOS图像传感器的制造方法包括如下步骤：

如图3所示，准备一SOI衬底，所述SOI衬底自上而下包括所述顶层硅03、绝缘层02、支撑衬底即硅衬底01。

形成PIN结的三个横向排列的掺杂区。包括如下分步骤：

如图4所示，在需要形成PIN结的P型区的位置进行P型离子注入工艺或扩散工艺形成第一掺杂区04，所述第一掺杂区04的P型杂质浓度为1E17CM^-3～1E21CM^-3。

如图5所示，在需要形成PIN结的N型区的位置进行N型离子注入工艺或扩散工艺形成第三掺杂区05，所述第三掺杂区05的N型杂质浓度为1E17CM^-3～1E21CM^-3。当然，所述第一掺杂区04和所述第三掺杂区05的位置是能互换的。

如图6所示，在需要形成PIN结的I型区的位置进行离子注入工艺或扩散工艺形成第二掺杂区06。所述第二掺杂区06位于所述第一掺杂区04和所述第三掺杂区05中间、并分别和所述第一掺杂区04和所述第三掺杂区05接触。所述第二掺杂区06离子注入的杂质为P型、且掺杂浓度为1E10CM^-3～1E16CM^-3；或者，所述第二掺杂区06离子注入的杂质为N型、且掺杂浓度为1E10CM^-3～1E16CM^-3。

如图7所示，形成多晶硅栅07。所述多晶硅栅07位于所述第二掺杂区06上方、且所述多晶硅栅07和所述第二掺杂区06间隔离有栅氧化层；所述PIN结和所述多晶硅栅07组成感光结构。

如图2所示，形成CMOS像素读出电路。在形成所述感光结构之后，先是将感光结构周围的所述顶层硅03刻蚀掉，然后在所述CMOS像素读出电路的区域的所述顶层硅03中制作所述CMOS像素读出电路，图2中，所述CMOS像素读出电路为3T型像素电路，包括复位管08、放大管09、选择管10。当然，所述CMOS像素读出电路也能为4T型像素电路。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims

1.一种CMOS图像传感器，形成在半导体衬底上，其特征在于：CMOS图像传感器的像素单元电路包括感光结构、CMOS像素读出电路；所述感光结构包括一PIN结和一多晶硅栅；

所述多晶硅栅形成于所述第二掺杂区上方、且所述多晶硅栅和所述第二掺杂区间隔离有栅氧化层；

所述半导体衬底为带有绝缘埋层的硅衬底，所述带有绝缘埋层的硅衬底自上而下包括顶层硅、绝缘层、支撑衬底；所述CMOS图像传感器形成于所述顶层硅上。

2.如权利要求1所述的CMOS图像传感器，其特征在于：所述多晶硅栅为N型掺杂、或者所述多晶硅栅为P型掺杂。

3.如权利要求1所述的CMOS图像传感器，其特征在于：所述第二掺杂区为P型掺杂，且其掺杂浓度小于所述第一、第三掺杂区掺杂浓度。

4.如权利要求1所述的CMOS图像传感器，其特征在于：所述第二掺杂区为N型掺杂、且其掺杂浓度小于所述第一、第三掺杂区掺杂浓度。

5.如权利要求1所述的CMOS图像传感器，其特征在于：所述CMOS像素读出电路为3T型像素电路，包括复位管、放大管、选择管，所述感光结构与所述复位管和放大管局域互联。

6.如权利要求1所述的CMOS图像传感器，其特征在于：所述CMOS像素读出电路为4T型像素电路，包括复位管、放大管、选择管和转移管，所述感光结构与所述转移管局域互联。

7.如权利要求1所述的CMOS图像传感器，其特征在于：所述CMOS图像传感器为背照式结构。