CN102404758B - 一种符号级处理装置 - Google Patents

Abstract

本发明提供一种符号级处理装置，包括：复数加减法模块，具有至少两种复数加减法运算模式，用于根据控制端口接收到的控制信息从所述至少两种复数加减法运算模式选择其中一种运算模式，对两个输入端口输入的数据执行复数加减运算；选择模块，用于根据控制端口接收到的控制信息从至少两个输入端口输入的数据中选择两个，分别从两个输出端口输出；复数乘累加模块，具有至少两种复数乘累加运算模式，用于根据控制端口接收到的控制信息从所述至少两种复数乘累加运算模式选择其中一种运算模式，对两个输入端口输入的数据执行复数乘累加运算。本发明能够降低接收系统的实现复杂度。

Description

一种符号级处理装置

技术领域

本发明属于移动通信领域，特别涉及一种用于宽带码分多址系统的符号级处理装置。

背景技术

在宽带码分多址通信系统中，为了克服衰落及频率偏移等问题，需要测量物理信道的信道估计、频率偏移、功率控制中的信干比，从而完成RAKE接收机功能以及系统的功率控制等功能。

在宽带码分多址通信系统的接收系统中，这些测量一般是用专用控制信道的多径数据通过特定的算法来完成。现有技术中，针对信道估计、频偏估计和信干比测量等分别给出了具体的实现装置，每个实现装置完成一个测量项目。通常，接收系统要处理多个用户的上述测量，同时还要完成多径数据的最大比合并。这样，在接收系统中就会包括多种实现装置，导致接收系统的实现比较复杂。

发明内容

本发明所要解决的技术问题是提供一种符号级处理装置，用于宽带码分多址系统中，以降低其接收系统的实现复杂度。

为解决上述技术问题，本发明提供技术方案如下：

一种符号级处理装置，包括：

复数加减法模块，具有两个输入端口、一个输出端口和一个控制端口，所述复数加减法模块具有至少两种复数加减法运算模式，用于根据控制端口接收到的控制信息从所述至少两种复数加减法运算模式选择其中一种运算模式，对两个输入端口输入的数据执行复数加减运算，将运算结果通过输出端口输出；

选择模块，具有至少两个输入端口、两个输出端口和一个控制端口，其中一个输入端口与所述复数加减法模块的输出端口连接，用于根据控制端口接收到的控制信息从所述至少两个输入端口输入的数据中选择两个，分别从两个输出端口输出；

复数乘累加模块，具有两个输入端口、一个输出端口和一个控制端口，两个输入端口分别与所述选择模块的两个输出端口连接，所述复数乘累加模块具有至少两种复数乘累加运算模式，用于根据控制端口接收到的控制信息从所述至少两种复数乘累加运算模式选择其中一种运算模式，对两个输入端口输入的数据执行复数乘累加运算，将运算结果通过输出端口输出。

上述的符号级处理装置，其中，所述选择模块包括：

第一选择器，具有3个输入端口、两个输出端口和一个控制端口，其中一个输入端口与复数加减法模块的输出端口连接，用于根据控制端口接收到的控制信息从3个输入端口输入的数据中选择两个，分别从两个输出端口输出；

第二选择器，具有两个输入端口、一个输出端口和一个控制端口，其中一个输入端口与第一选择器的一个输出端口连接，另外一个输入端口与输出端口连接，用于根据控制端口接收到的控制信息从两个输入端口输入的数据中选择一个，从输出端口输出；

第三选择器，具有两个输入端口、一个输出端口和一个控制端口，其中一个输入端口与第一选择器的另外一个输出端口连接，另外一个输入端口与输出端口连接，用于根据控制端口接收到的控制信息从两个输入端口输入的数据中选择一个，从输出端口输出。

上述的符号级处理装置，其中：

所述第一选择器包括两个三选一单元，每个所述三选一单元用于从3路输入数据中选择一路数据输出。

上述的符号级处理装置，其中，还包括：

复数加减法器，具有两个输入端口、一个输出端口和一个控制端口，其中一个输入端口与复数乘累加模块的输出端口连接，所述复数加减法器具有至少两种复数加减法运算模式，用于根据控制端口接收到的控制信息从所述至少两种复数加减法运算模式选择其中一种运算模式，对两个输入端口输入的数据执行复数加减运算，将运算结果通过输出端口输出。

上述的符号级处理装置，其中：

所述复数加减法模块为一复数加减法器组，包括n个并行的复数加减法器，n为大于或等于1的整数。

上述的符号级处理装置，其中，所述复数加减法器包括：

复数加减法单元，用于执行复数加减运算；

四舍五入饱和单元，用于对复数加减法单元的运算结果进行截位。

上述的符号级处理装置，其中：

在所述复数加减法单元与所述四舍五入饱和单元之间和/或所述四舍五入饱和单元的输出端还设置有延迟寄存器组，用于对相应的数据进行延时处理。

上述的符号级处理装置，其中，所述复数乘累加模块包括：

n个并行的复数乘法器，n为大于或等于1的整数，用于执行复数乘法运算；

n平方根阶复数加法树，用于对所述n个并行的复数乘法器的运算结果进行累加运算；

四舍五入饱和单元，用于对所述n平方根阶复数加法树的运算结果进行截位。

上述的符号级处理装置，其中：

在所述四舍五入饱和单元的输出端还设置有延迟寄存器组，用于对相应的数据进行延时处理。

与现有技术相比，本发明的有益效果是：

本发明提供一种符号级处理装置，通过输入不同的数据和不同的配置信息，能够完成不同的算法，实现不同的测量功能，从而降低了接收系统的实现复杂度。在本发明的一个优选实施例中，该装置至少能够处理信道估计和多径数据的最大比合并；在本发明的另外一个优选实施例中，该装置至少能够处理信道估计、频偏估计、信干比测量以及多径数据的最大比合并。

附图说明

图1为本发明的符号级处理装置的结构示意图；

图2为本发明实施例1的符号级处理装置的结构示意图；

图3为图2所示的装置中复数加减法器组的结构示意图；

图4为图2所示的装置中第一选择器的结构示意图；

图5A、5B为图2所示的装置中复数乘累加模块的结构示意图；

图6为本发明实施例2的符号级处理装置的结构示意图。

具体实施方式

在宽带码分多址通信系统的接收系统中，物理信道的信道估计、频偏估计、功率控制中的信干比测量、多径数据的最大比合并等算法，一般可以总结出下面3种处理：多径符号数据加减算法、多径符号数据乘累加算法、测量项分步累加算法，将这3种处理进行一定的组合，就能够完成上述各种测量项的计算。

基于此，本发明提供了一种通用的符号级处理装置，该装置对实现上述处理的模块进行组合，通过输入不同的数据和不同的配置信息，能够完成不同的算法，实现不同的测量功能，从而降低了接收系统的实现复杂度。

参照图1，本发明提供的符号级处理装置，主要包括：

复数加减法模块，具有两个输入端口、一个输出端口和一个控制端口，所述复数加减法模块具有至少两种复数加减法运算模式，用于根据控制端口接收到的控制信息从所述至少两种复数加减法运算模式选择其中一种运算模式，对两个输入端口输入的数据执行复数加减运算，将运算结果通过输出端口输出；

选择模块，具有至少两个输入端口、两个输出端口和一个控制端口，其中一个输入端口与所述复数加减法模块的输出端口连接，用于根据控制端口接收到的控制信息从所述至少两个输入端口输入的数据中选择两个，分别从两个输出端口输出；

复数乘累加模块，具有两个输入端口、一个输出端口和一个控制端口，两个输入端口分别与所述选择模块的两个输出端口连接，所述复数乘累加模块具有至少两种复数乘累加运算模式，用于根据控制端口接收到的控制信息从所述至少两种复数乘累加运算模式选择其中一种运算模式，对两个输入端口输入的数据执行复数乘累加运算，将运算结果通过输出端口输出。

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。

实施例1

在本实施例中，上述复数加减法模块具体为一复数加减法器组，上述选择模块具体包括：第一选择器、第二选择器和第三选择器。

参照图2，本发明实施例1的符号级处理装置，包括：

复数加减法器组，具有两个输入端口、一个输出端口和一个控制端口，所述复数加减法器组具有至少两种复数加减法运算模式，用于根据控制端口接收到的控制信息从所述至少两种复数加减法运算模式选择其中一种运算模式，对两个输入端口输入的数据执行复数加减运算，将运算结果通过输出端口输出；

第一选择器，具有3个输入端口、两个输出端口和一个控制端口，其中一个输入端口与复数加减法器组的输出端口连接，用于根据控制端口接收到的控制信息从3个输入端口输入的数据中选择两个，分别从两个输出端口输出；

第二选择器，具有两个输入端口、一个输出端口和一个控制端口，其中一个输入端口与第一选择器的一个输出端口连接，另外一个输入端口与输出端口连接，用于根据控制端口接收到的控制信息从两个输入端口输入的数据中选择一个，从输出端口输出；

第三选择器，具有两个输入端口、一个输出端口和一个控制端口，其中一个输入端口与第一选择器的另外一个输出端口连接，另外一个输入端口与输出端口连接，用于根据控制端口接收到的控制信息从两个输入端口输入的数据中选择一个，从输出端口输出；

复数乘累加模块，具有两个输入端口、一个输出端口和一个控制端口，两个输入端口分别与第二、三选择器的输出端口连接，所述复数乘累加模块具有至少两种复数乘累加运算模式，用于根据控制端口接收到的控制信息从所述至少两种复数乘累加运算模式选择其中一种运算模式，对两个输入端口输入的数据执行复数乘累加运算，将运算结果通过输出端口输出。

参照图3，所述复数加减法器组包括n个并行的复数加减法器，n为大于或等于1的整数，每个复数加减法器包括：

复数加减法单元，用于执行复数加减运算；

四舍五入饱和单元，用于对复数加减法单元的运算结果进行截位。

其中，在所述复数加减法单元与所述四舍五入饱和单元之间和/或所述四舍五入饱和单元的输出端还设置有延迟寄存器组，用于对相应的数据进行延时处理。

复数加减法器组中的复数加减法器的个数n，由系统设计能力确定。一般来说，可以根据专用控制信道符号级处理需要支持的专用控制信道的最大多径数确定，即，n＝最大多径数。

复数加减法器的工作模式可以根据符号级处理的需要进行配置，复数加减法器组的控制信息由n个独立的复数加减法器控制信息组成，每个复数加减法器可配置模式为(以复数加减法器0为例)：数据0加数据1、数据0减去数据1、数据0累加、0加数据1、0减去数据1，共5种模式。寄存器组是为了提高复数加减法器的工作频率而插入。四舍五入饱和单元的饱和精度可以通过控制信息进行配置，从而满足不同算法的截位需求。

第一选择器结构如图4所示，包括两个三选一单元，可完成3路输入数据到两路输出数据的映射，根据配置信息可配置为3路输入数据任意映射为两路输出数据。

第二选择器为二选一单元，其输出端与一输入端连接，从而构成一个数据锁存单元，数据锁存单元对输入数据根据控制信息来进行锁存或者流水操作。

第三选择器也为二选一单元，其输出端与一输入端连接，从而构成一个数据锁存单元，数据锁存单元对输入数据根据控制信息来进行锁存或者流水操作。

参照图5A、5B，所述复数乘累加模块包括：

n个并行的复数乘法器，n为大于或等于1的整数，用于执行复数乘法运算；

n平方根阶复数加法树，用于对所述n个并行的复数乘法器的运算结果进行累加运算；

四舍五入饱和单元，用于对所述n平方根阶复数加法树的运算结果进行截位。

其中，在所述四舍五入饱和单元的输出端还设置有延迟寄存器组，用于对相应的数据进行延时处理。

复数乘累加模块的控制信息由n个独立的复数乘法器控制信息、1个四舍五入饱和单元控制信息组成。复数乘累加模块中的复数乘法器的个数n和复数加减法器组的n值相同。

复数乘累加模块中每个复数乘法器(以复数乘法器0为例)可配置为：复数数据0乘以复数数据1的共轭、复数数据0的共轭乘以复数数据0、复数数据0乘以复数数据1，共3种乘法模式。寄存器组是为了提高复数乘累加模块的工作频率而插入。四舍五入饱和单元的饱和精度可以通过控制信息进行配置，从而满足不同算法的截位需求。

实施例2

参照图6，本发明实施例2的符号级处理装置，包括：复数加减法器组、第一选择器、第二选择器、第三选择器、复数乘累加模块和复数加减法器。

实施例2中的复数加减法器组、第一选择器、第二选择器、第三选择器、复数乘累加模块的结构以及连接关系与实施例1相同，实施例2只是在实施例1的基础上增加了一个复数加减法器，所述复数加减法器，具有两个输入端口、一个输出端口和一个控制端口，其中一个输入端口与复数乘累加模块的输出端口连接，所述复数加减法器具有至少两种复数加减法运算模式，用于根据控制端口接收到的控制信息从所述至少两种复数加减法运算模式选择其中一种运算模式，对两个输入端口输入的数据执行复数加减运算，将运算结果通过输出端口输出。

而且，所述复数加减法器与复数加减法器组中的单个复数加法器结构相同，根据接收到的控制信息的不同，其也包括如实施例1中所描述的5种工作模式。

实施例1和实施例2的符号级处理装置，通过输入不同的数据和不同的配置信息，能够完成不同的算法，实现不同的测量功能，从而降低了接收系统的实现复杂度。

例如，根据实施例1的符号级处理装置，能够处理信道估计和多径数据的最大比合并；根据实施例2的符号级处理装置，能够处理信道估计、频偏估计、信干比测量以及多径数据的最大比合并。

以下分别给出利用上述实施例1或实施例2的符号级处理装置完成信道估计、频偏估计、信干比测量以及多径数据的最大比合并的具体实例。

在以下的具体实例中，假设控制信道接收的数据的多径数目为8，则复数加减法器组中复数加减法器的个数为8，复数乘累加模块中的复数乘法器的个数也为8。

物理信道的信道估计

每条多径对应一个信道估计值，对于任意一条多径，其信道估计算法为：该多径的一个时隙的所有导频符号相加后，再除以该时隙包括的导频符号个数，得到该多径对应的信道估计值，其中，除以导频符号个数可通过四舍五入饱和来实现。

专用控制信道的多径符号数据每个时隙包括Np个导频，取值范围为0～9，根据处理需要，每个时隙可分为几个处理周期进行。在本实例中，采用每个处理周期处理8条多径的2个导频符号，Np除以2向上取整个周期完成信道估计的计算。

在信道估计计算过程中，仅涉及到符号级处理装置中的复数加减法器组，其输入数据1为专用控制信道多径符号数据，输入数据3的端口被屏蔽掉，每个复数加减法器处理一条多径的数据，而且，每个复数加减法器的控制信息均相同。

以复数加减法器0为例，其控制信息为数据0累加模式，四舍五入饱和单元根据信道估计计算周期而定，如果不是最后一个周期，则设置为饱和至复数10比特，如果是最后一个计算周期，则设置为饱和至复数8比特。

每个处理周期包括3个时钟，第1、2个时钟采样多径符号数据中的连续2个导频符号数据，第3个时钟为上个周期信道估计计算的历史结果，这样，每个处理周期并完成了连续2个导频符号数据的累加，以及，这2个导频符号数据的累加结果与历史结果的累加。Np除以2向上取整个周期之后便完成了一个时隙的所有导频符号的累加及四舍五入饱和，得到的多径结果数据1即为信道估计结果。

物理信道的最大比合并

物理信道的最大比合并结果等于：一个物理信道所有多径符号和其对应的信道估计值的共轭做复数乘法后，所有多径结果累加后的数值。

对于专用控制信道，可利用复数加减法器组得到信道估计结果后，按如下步骤实施：

步骤S01：多径处理结果1为复数加减法器组根据专用物理控制信道计算得到的信道估计值，设置第一选择器的控制信息为将多径处理结果1输出为多径处理结果3，设置第三选择器的控制信息为锁存多径处理结果3作为多径处理结果5，输出到复数乘累加模块的一个输入端口。

步骤S02：将输入数据1端口按顺序输入1个时隙的专用控制信道的多径符号数据，共10个符号，设置第一选择器的控制信息为将多径符号数据作为多径处理结果2输出到第二选择器，设置第二选择器的控制信息为将多径处理结果2映射为多径处理结果4，并流水输出多径处理结果2为多径处理结果4，输出到复数乘累加模块的另外一个输入端口。

步骤S03：复数乘累加模块中的每个复数乘法器处理一条多径的数据，且控制信息相同，例如，复数乘法器0的控制信息设置为复数数据0乘以复数数据1的共轭，即，将多径处理结果4乘以多径处理结果5的共轭，根据步骤S01、S02可知，多径处理结果4即为专用控制信道多径符号，多径处理结果5即为信道估计值。

步骤S04：n个复数乘法器的结果均输出到n平方根阶复数加法树，在所述n平方根阶复数加法树中进行累加运算，得到复数乘累加结果；

步骤S05：四舍五入饱和单元将复数乘累加结果饱和至8比特，顺序输出10个符号，每个符号为8个多径合并的结果数据即结果数据1，作为专用控制信道最大比合并结果输出。

对于非专用控制信道，也可利用复数加减法器组得到信道估计结果后，按如下步骤实施：

步骤S11：多径处理结果1为复数加减法器组根据专用物理控制信道计算得到的信道估计值，设置第一选择器的控制信息为将多径处理结果1输出为多径处理结果3，设置第三选择器的控制信息为锁存多径处理结果3作为多径处理结果5，输出到复数乘累加模块的一个输入端口。

步骤S12：将输入数据1端口按顺序输入1个时隙的非专用控制信道的多径符号数据，共10个符号，设置第一选择器的控制信息为将多径符号数据作为多径处理结果2输出到第二选择器，设置第二选择器的控制信息为将多径处理结果2映射为多径处理结果4，并流水输出多径处理结果2为多径处理结果4，输出到复数乘累加模块的另外一个输入端口。

步骤S13：复数乘累加模块中的每个复数乘法器处理一条多径的数据，且控制信息相同，例如，复数乘法器0的控制信息设置为复数数据0乘以复数数据1的共轭，即，将多径处理结果4乘以多径处理结果5的共轭，根据步骤S11、S12可知，多径处理结果4即为非专用控制信道多径符号，多径处理结果5即为信道估计值。

步骤S14：n个复数乘法器的结果均输出到n平方根阶复数加法树，在所述n平方根阶复数加法树中进行累加运算，得到复数乘累加结果；

步骤S15：四舍五入饱和单元将复数乘累加结果饱和至8比特，顺序输出10个符号，每个符号为8个多径合并的结果数据即结果数据1，作为非专用控制信道最大比合并结果输出。

对于非专用控制信道，还可以将信道估计值从输入数据2端口输入，具体实施步骤如下：

步骤S21：输入数据2为专用物理控制信道计算得到的信道估计值，设置第一选择器的控制信息为将输入数据2输出为多径处理结果3，设置第三选择器的控制信息为锁存多径处理结果3作为多径处理结果5，输出到复数乘累加模块的一个输入端口。

步骤S22：将输入数据1端口按顺序输入1个时隙的非专用控制信道的多径符号数据，共10个符号，设置第一选择器的控制信息为将多径符号数据作为多径处理结果2输出到第二选择器，设置第二选择器的控制信息为将多径处理结果2映射为多径处理结果4，并流水输出多径处理结果2为多径处理结果4，输出到复数乘累加模块的另外一个输入端口。

步骤S23：复数乘累加模块中的每个复数乘法器处理一条多径的数据，且控制信息相同，例如，复数乘法器0的控制信息设置为复数数据0乘以复数数据1的共轭，即，将多径处理结果4乘以多径处理结果5的共轭，根据步骤S21、S22可知，多径处理结果4即为非专用控制信道多径符号，多径处理结果5即为信道估计值。

步骤S24：n个复数乘法器的结果均输出到n平方根阶复数加法树，在所述n平方根阶复数加法树中进行累加运算，得到复数乘累加结果；

步骤S25：四舍五入饱和单元将复数乘累加结果饱和至8比特，顺序输出10个符号，每个符号为8个多径合并的结果数据即结果数据1，作为非专用控制信道最大比合并结果输出。

频偏估计

频偏估计的算法为：

将专用控制信道1个时隙的多径符号中前后相邻的2个符号数据共轭相乘，得到每条多径的共轭相乘结果；

将所有多径的共轭相乘结果进行累加，得到多径累加结果；

将1个时隙内10个符号的9个多径累加结果进行累加，得到该时隙的累加结果；

将若干个时隙的累加结果累加，得到频偏估计结果。

本实例中是将2个时隙的累加结果作为最终的频偏估计结果。

频偏估计的具体实施步骤如下：

步骤S31：输入数据2为顺序输入专用控制信道1个时隙的10个多径符号。

步骤S32：输入数据1为相对于输入数据2延迟1个时钟输入专用控制信道1个时隙的10个多径符号。

步骤S33：设置第一选择器的控制信息为将输入数据1输出为多径处理结果3，将输入数据2输出为多径处理结果2。

步骤S34：设置第二选择器的控制信息为将多径处理结果2流水输出到多径处理结果4，设置第三选择器的控制信息为将多径处理结果3流水输出到多径处理结果5。

步骤S35：复数乘累加模块中的每个复数乘法器处理一条多径的数据，且控制信息相同，例如，复数乘法器0的控制信息设置为复数数据0乘以复数数据1的共轭，即多径处理结果4乘以多径处理结果5的共轭，四舍五入饱和单元设置为饱和至10比特。

步骤S36：复数乘累加模块的处理结果数据1输出到复数加减法器的一个输入端口，复数加减法器的另一个输入为中间结果数据，中间结果数据根据当前是频偏估计处理2个时隙处理周期的第几个而定，如果是第一个，则中间结果数据输入0，如果是第二个，则中间结果数据输入为上个时隙的频偏累加结果。

步骤S37：复数加减法器的控制信息设置为数据0加数据1，四舍五入饱和至10比特，得到的结果数据2即为频偏累加结果数据。

信干比测量

信干比测量的算法为：

一个时隙内，连续的专用控制信道导频符号两两相减；

对相减后的结果取模；

所有多径的取模结果累加；

所有导频的多径结果累加，得到信干比测量结果。

信干比测量的具体实施步骤如下：

步骤S41：输入数据1为顺序输入专用控制信道1个时隙的多个导频多径符号。

步骤S42：输入数据3为相对于输入数据1延迟1个时钟的多径符号。

步骤S43：复数加减法器组中的每个复数加减法器处理一条多径的数据，而且，每个复数加减法器的控制信息相同，例如，复数加减法器0的控制信息设置为数据0减去数据1，四舍五入饱和单元设置为饱和至8比特。

步骤S44：第一选择器的控制信息设置为将多径处理结果1同时映射为多径处理结果2和多径处理结果3。

步骤S45：第二、三选择器的控制信息均设置为流水模式，第二选择器将多径处理结果2映射为多径处理结果结果4，第三选择器将多径处理结果3映射为多径处理结果5。

步骤S46：复数乘累加模块中的每个复数乘法器处理一条多径的数据，且控制信息相同，例如，复数乘法器0的控制信息设置为复数数据0乘以复数数据1的共轭，即导频符号相减结果乘以其本身共轭，得到复数的模，四舍五入饱和单元设置为饱和至10比特。

步骤S47：将8个多径的2个导频相减取模相加结果作为结果数据1输入到复数加减法器，复数加减法器的控制信息设置为数据0加数据1，四舍五入饱和单元设置为饱和至10比特，其中，测量中间结果数据初始为0，以后则为复数加减法器上一次的计算结果，最后得到的结果数据2即为信干比测量结果。

综上所述，本发明实施例的符号级处理装置，设计结构灵活、通用性强，通过配置控制信息，能够满足基于多径符号数据加减运算、多径符号数据乘累加运算以及测量数据分步累计等算法需求。而且，该装置为流水线结构，数据运算吞吐率高，易于满足系统高速运算需求，并在运算部件中可灵活插入寄存器，来提高装置的工作频率。

最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非限制，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神范围，其均应涵盖在本发明的权利要求范围当中。

Claims (9)

1.一种符号级处理装置，其特征在于，包括：

复数加减法模块，具有两个输入端口、一个输出端口和一个控制端口，所述复数加减法模块具有至少两种复数加减法运算模式，用于根据控制端口接收到的控制信息从所述至少两种复数加减法运算模式选择其中一种运算模式，对两个输入端口输入的数据执行复数加减运算，将运算结果通过输出端口输出；

选择模块，具有至少两个输入端口、两个输出端口和一个控制端口，其中一个输入端口与所述复数加减法模块的输出端口连接，用于根据控制端口接收到的控制信息从所述至少两个输入端口输入的数据中选择两个，分别从两个输出端口输出；

复数乘累加模块，具有两个输入端口、一个输出端口和一个控制端口，两个输入端口分别与所述选择模块的两个输出端口连接，所述复数乘累加模块具有至少两种复数乘累加运算模式，用于根据控制端口接收到的控制信息从所述至少两种复数乘累加运算模式选择其中一种运算模式，对两个输入端口输入的数据执行复数乘累加运算，将运算结果通过输出端口输出。

2.如权利要求1所述的符号级处理装置，其特征在于，所述选择模块包括：

第一选择器，具有3个输入端口、两个输出端口和一个控制端口，其中一个输入端口与复数加减法模块的输出端口连接，用于根据控制端口接收到的控制信息从3个输入端口输入的数据中选择两个，分别从两个输出端口输出；

第二选择器，具有两个输入端口、一个输出端口和一个控制端口，其中一个输入端口与第一选择器的一个输出端口连接，另外一个输入端口与输出端口连接，用于根据控制端口接收到的控制信息从两个输入端口输入的数据中选择一个，从输出端口输出；

第三选择器，具有两个输入端口、一个输出端口和一个控制端口，其中一个输入端口与第一选择器的另外一个输出端口连接，另外一个输入端口与输出端口连接，用于根据控制端口接收到的控制信息从两个输入端口输入的数据中选择一个，从输出端口输出。

3.如权利要求2所述的符号级处理装置，其特征在于：

所述第一选择器包括两个三选一单元，每个所述三选一单元用于从3路输入数据中选择一路数据输出。

4.如权利要求1所述的符号级处理装置，其特征在于，还包括：

复数加减法器，具有两个输入端口、一个输出端口和一个控制端口，其中一个输入端口与复数乘累加模块的输出端口连接，所述复数加减法器具有至少两种复数加减法运算模式，用于根据控制端口接收到的控制信息从所述至少两种复数加减法运算模式选择其中一种运算模式，对两个输入端口输入的数据执行复数加减运算，将运算结果通过输出端口输出。

5.如权利要求1所述的符号级处理装置，其特征在于：

所述复数加减法模块为一复数加减法器组，包括n个并行的复数加减法器，n为大于或等于1的整数。

6.如权利要求4或5所述的符号级处理装置，其特征在于，所述复数加减法器包括：

复数加减法单元，用于执行复数加减运算；

四舍五入饱和单元，用于对复数加减法单元的运算结果进行截位。

7.如权利要求6所述的符号级处理装置，其特征在于：

在所述复数加减法单元与所述四舍五入饱和单元之间和/或所述四舍五入饱和单元的输出端还设置有延迟寄存器组，用于对相应的数据进行延时处理。

8.如权利要求1所述的符号级处理装置，其特征在于，所述复数乘累加模块包括：

n个并行的复数乘法器，n为大于或等于1的整数，用于执行复数乘法运算；

n平方根阶复数加法树，用于对所述n个并行的复数乘法器的运算结果进行累加运算；

四舍五入饱和单元，用于对所述n平方根阶复数加法树的运算结果进行截位。

9.如权利要求8所述的符号级处理装置，其特征在于：

在所述四舍五入饱和单元的输出端还设置有延迟寄存器组，用于对相应的数据进行延时处理。