CN102394415A

CN102394415A - 连接器

Info

Publication number: CN102394415A
Application number: CN2011101631178A
Authority: CN
Inventors: 野田浩; 柴田幸雄
Original assignee: Fanuc Corp
Current assignee: Fanuc Corp
Priority date: 2010-06-10
Filing date: 2011-06-10
Publication date: 2012-03-28
Anticipated expiration: 2031-06-10
Also published as: JP2011258471A; DE102011050638B4; JP4847598B2; DE102011050638A1; CN102394415B

Abstract

本发明提供一种连接器，其由其具有多个插座触针的插座连接器和具有多个插头触针的插头连接器构成。所述插座触针中的至少一个具有彼此电分离的多个接触部。并且，所述插头触针中的至少一个具有绝缘部。在插头连接器与插座连接器的配合不正常的时候，具有绝缘部的插头连接器与具有多个接触部的插座连接器的电导通、非导通的状态分多级地变化，从而识别和检测出该不正常的配合状态。

Description

连接器

技术领域

本发明涉及连接器，特别涉及通过在插头触针设置绝缘部、在插座触针设置多个导电部(接触部)能够进行连接器的半配合检测、反向安装检测、错位插入检测、向错误的连接器的插入检测或者接触不良检测的连接器。

背景技术

图42是说明现有技术的连接器的图，其示出了具有3行n列的触针的连接器的示例。符号1表示连接器，符号2表示触针，符号3表示触针的排列，符号4表示3行为1列的三个触针。因此，在连接器1中，3×n个触针2配置成3行n列。

图43A和图43B是将图42的虚线4所示的触针3的3行1列提取出来进行表示的图，是说明图42所示的连接器的插头连接器和插座连接器配合前的状态的图。如图43A所示，在插头连接器10立设有插头触针11。另外，如图43B所示，在插座连接器20立设有插座触针21。

图44是说明将图43A所示的插头连接器与图43B所示的插座连接器配合的状态的图。该图44表示插头连接器10和插座连接器20以正常状态(正常配合的位置)配合。在连接插头连接器和插座连接器时，配设于插头连接器10的插头触针11分别插入到对应的插座连接器20的插座触针21中通过插头触针11和插座触针21的直接连接，插头连接器10侧和插座连接器20侧电连接。

另外，检测连接器的接触状态是以往就已经进行的。在日本特开2000-173717号公报中公开了能够进行结合检查的连接器。在该公知技术中，如图45A～图45C所示，连接器50和连接器60没有正常配合的半配合状态时，连接器60的较短的触针62不是与连接器50的触针51最先接触，由此，在引起其他的通常的(不具有绝缘部)的触针61(不短的触针)的接触不良之前进行接触不良的检测。

另外，在日本特开2006-107863号公报中公开了能够检查配合状态的连接器。在该公知技术中，如图46所示，将插头触针70的滑动接触面71分开形成为电阻值为R[Ω]的滑动接触面71a和电阻值为0[Ω]的滑动接触面71b，通过没有图示的监视电路来测定与插头触针70和插座触针80之间的电阻有关的下拉(pull down)电阻(未图示)的两端的电位差，来进行配合状态的检查。

该图46所示的技术中，插头触针70和插座触针80的配合为完全状态(正常的配合位置)时，基部侧的滑动接触面71b与插座触针80连接，电阻值为0[Ω]，而插头触针70与插座触针80的配合为不完全的状态的时候，末端侧的滑动接触面71a与插座触针80连接，电阻值为R[Ω]，另外，完全未配合状态下，电阻值为∞[Ω]。通过这样测定下拉电阻的两端的电位差，来检测插头触针70与插座触针80的配合状态。

关于上述的图45A、图45B以及图46所公开的技术的共同的问题是都无法区分连接器的反向安装、错位插入、误安装(插入的地方错误)与半配合。需要区分这些现象是因为，由于反向安装时、错位时、插入到错误位置的连接器中时(误安装时)的配合，输出和输出相互冲突、或者电源针与信号针连接，因此，可能给电子电路带来破坏，

另外，图45A和图45B所公开的技术的问题是，能够检测半配合状态的仅仅是一个状态。图46所公开的技术的问题是，虽然记载了检测半配合的状态，但是没有提及检测两个或者两个以上的半配合状态的情况。

发明内容

因此，本发明的目的在于，鉴于上述现有技术的问题，提供一种连接器，在连接器中，在插头触针具有绝缘部，与具有绝缘部的插头触针接触的插座触针具有多个接触部，该多个接触部彼此电气分离，由此，能够进行连接器的半配合检测、或者反向安装检测、或者错位插入检测、或者连接器位置误安装检测、或者接触不良检测。

为了达成上述目的，本发明的连接器包括：插座连接器，其具有多个插座触针；以及插头连接器，其具有与所述多个插座触针中的各个插座触针对应地配置的多个插头触针。并且，所述多个插座触针中的至少一个具有彼此电分离的多个接触部，并且，在与具有所述多个接触部的插座触针配合的所述插头触针形成有绝缘部，该绝缘部形成于在所述插头触针与所述插座触针正常配合时与所述插座触针的接触部接触的部位的一部分。并且，对应于所述插头连接器与所述插座连接器的配合从正常配合状态偏离的形态，该插头连接器中包含的、具有所述绝缘部的插头触针与所述插座连接器包含的、对应的具有所述多个接触部的插座触针的电导通、非导通的状态进行一个以上的变化。

可以使具有所述绝缘部的插头触针中的至少一个触针的长度比其他触针的长度要短。这样，在所述插头连接器与所述插座连接器的配合从稍微偏离正常配合状态的状态到大幅度偏离正常配合状态前的阶段，具有所述绝缘部的插头触针与所述插座触针的一个或其以上的接触部导通，在所述插头连接器与所述插座连接器的配合大幅度偏离正常配合状态的状态下，所述长度较短的插头触针与具有所述多个接触部的插座触针不接触。

可以是，在所述插头连接器与所述插座连接器反向配合的情况下，或者在配合位置错开地配合的情况下，或者在与错误的连接器连接的情况下，通过在与具有所述绝缘部的插头触针连接的所述插座触针的位置不连接具有所述绝缘部的插头触针这一情况，或者具有所述绝缘部的插头触针的绝缘部的方向不同这一情况，或者具有所述绝缘部的插头触针的绝缘部的个数或者其绝缘部的绝缘面的个数不同这一情况，能够检测到连接错误。

根据本发明，能够提供一种连接器，在连接器中，在插头触针具有绝缘部，与具有绝缘部的插头触针接触的插座触针具有多个接触部，该多个接触部彼此电分离，由此，能够检测连接器的半配合，或能够检测反向安装，或能够检测错位插入，或能够检测连接器位置误安装，或能够检测接触不良。

附图说明

图1是表示构成本发明的连接器的插头触针的示例的图。

图2A表示具有图1的插头触针的插头连接器，图2B是表示与图2A的插头触针卡合的插座连接器的示例的图。

图3是表示图2A的插头连接器与图2B的插座连接器配合的状态的图。

图4A是说明具有绝缘部的插头触针在插头连接器上的配置的示例的图，图4B是说明具有两个导电部的插座触针在插座连接器上的配置的示例的图。

图5是说明具有绝缘部的插头触针与具有两个导电部的插座触针的配合状态为良好的情况下形成的电路的示例的图，在该状态下，所述插头触针的绝缘部与所述插座触针的两个导电部(接触部)中的一方接触。

图6是说明具有绝缘部的插头触针与具有两个导电部的插座触针为半配合状态时的电路的示例的图，在该状态下，所述插头触针的绝缘部与所述插座触针的两个导电部(接触部)中的任一方都没有接触(插头触针的导通部分与插座触针的两个导电部(接触部)两方都接触)。

图7A和图7B表示是说明具有绝缘部的插头触针与具有两个导电部的插座触针的配合状态为良好的情况下形成的电路的示例的图，在该状态下，所述插头触针的绝缘部与所述插座触针的接触部的一方接触。

图8是说明在两端具备具有绝缘部的插头触针的插头连接器中为了判断与插座连接器的配合状态而形成的电路的示例的图。

图9A和图9B是说明通过在通常的(无绝缘部的)插头触针涂布绝缘材料并使其固化、或者张贴绝缘膜，来形成具有绝缘部的插头触针的示例的图。

图10A是说明通过在通常的(无绝缘部的)插头触针11的多个面形成绝缘部，来形成具有绝缘部的插头触针的示例的图，图10B～图10D是分别从上方观察具有图10A的绝缘部的插头触针的三个例子的图。

图11是说明通过在通常的(无绝缘部的)插头触针的侧面的一部分形成凹部，并在该凹部配置绝缘部件，来形成具有绝缘部的插头触针的示例的图。

图12是表示检测半配合的两个状态所使用的、具有绝缘部的插头触针的一例的图。

图13A是表示配置有图12的、具有绝缘部的插头触针的插头连接器的图，图13B是表示图2B的具有两个导电部的插座连接器的图。

图14是表示图13A的具有绝缘部的插头连接器与图13B的具有两个导电部的插座连接器正常配合的状态的图。

图15是说明在图13A的具有绝缘部的插头连接器与图13B的具有两个导电部的插座连接器如图14所示正常配合的状态下(参照图14)形成的电路的示例的图。

图16是说明处于图14所示的正常配合状态的插头连接器与插座连接器由于振动或者冲击等而转移到半配合状态的图。

图17是说明在图16所示的、插头连接器与插座连接器为半配合状态时形成的电路的示例的图。

图18是说明由于振动或冲击等而使得半配合处于自图16的半配合的状态起进一步加剧的状态的图。

图19是说明图18所示的半配合状态下形成的电路的示例的图。

图20A和图20B是说明为了检测半配合的两个状态(第一级半配合、第二级半配合)而具有绝缘部的插头触针的图，图20B的插头触针比图20A的插头触针要短。

图21A表示配置有图20B所示的、具有绝缘部的插头触针的插头连接器，图21B是表示配置有图2B所示的、具有连个导电部的插座连接器20的图。

图22是说明使图21A所示的具有绝缘部的插头连接器与图21B所示的具有两个导电部的插座连接器正常配合的状态的图。

图23是说明通过图22的、具有绝缘部的插头连接器和具有两个导电部的插座连接器的配合而形成的电路的示例的图。

图24是说明图22的、具有绝缘部的插头连接器和具有两个导电部的插座连接器从正常配合的状态转移到半配合的状态的情况的图。

图25是说明在图24所示的半配合状态下形成的电路的示例的图。

图26是说明所述半配合由于振动或者冲击等而从图24所示的半配合状态进一步加剧的状态的图。

图27是说明在图26的进一步加剧了的半配合的状态下形成的电路的示例的图。

图28是说明对将插头连接器相对于插座连接器旋转180度后安装到插座连接器上的情况(反向安装)进行检测的连接器结构的示例的图。

图29A说明具有绝缘部的插头触针与具有两个导电部的插座触针开路(open)的情况，图29B是说明与图29A的开路为同一逻辑的电路的图。

图30是说明插头连接器相对于插座连接器错位地进行连接的情况的示例的图。

图31是说明插头连接器相对于插座连接器向前后左右错位地进行连接的情况的示例的图。

图32是说明能够检测插头连接器与插座连接器的错误位置连接的情况(连接器位置误安装)的连接器的针的配置的示例的图。

图33是说明能够检测半配合状态、能够检测反向安装、错位插入或连接器位置误安装的结构的一例的图。

图34是说明能够检测半配合状态、能够检测反向安装、错位插入或连接器位置误安装的结构的另一例的图。

图35A～图35D是说明在图33和图34的结构的基础上在正常和异常配合时可能的状态的图。

图36A和图36B是说明将与图12的绝缘部相同的绝缘部设置于与该绝缘部的面对置的面的下部的插头触针的图。

图37是说明图36A和图36B的插头触针与具有两个导电部的插座触针配合时形成的电路的示例的图。

图38A～图38D是说明具有四个导电部的插座触针的示例的图。

图39A和图39B是与具有四个导电部的插座连接器配合的、具有绝缘部的插头触针的示例的图。

图40A和图40B是说明图38A～图38D的插座触针与图39A和图39B的插头触针配合时形成的电路的示例的图。

图41是能够检测半配合状态、能够检测反向安装、错位插入或连接器位置误安装的结构的示例的图。

图42是说明现有技术的连接器的示例的图。

图43A和图43B是说明图42所示的连接器(插头连接器和插座连接器)配合前的状态的图。

图44是表示是图43A所示的插头连接器与图43B所示的插座连接器配合的状态的图。

图45A～图45C是说明能够进行结合检查的现有技术中的连接器的一例的图。

图46是说明能够进行结合检查的现有技术的连接器的另一示例的图。

具体实施方式

下面参照附图对本发明的实施方式进行说明。对于相同的结构或者相似的结构使用相同符号来进行说明。

<具有绝缘部的插头触针>

图1是说明在本发明的连接器中使用的插头触针12的示例的图。在插头触针12的、与插座触针的接触部分设置有绝缘部13。在后文中，将具有绝缘部13的插头触针12称为具有绝缘部的插头触针12。

<具有多个导电部的插座触针>

图2A表示具备图1所示的、具有绝缘部的插头触针12的插头连接器10的示例，图2B是表示与该插头连接器10卡合的、具有插座触针22的插座连接器20的示例的图。

如图2A所示，具有绝缘部的插头触针12在该针12的侧面部的预定位置设置有绝缘部13。关于该绝缘部的配置，将使用图9A～图11在后文进行叙述。

另一方面，如图2B所示，插座触针22具有绝缘部件23。并且，该插座触针22具有第一导电部和第二导电部，所述第一导电部通过将第一接触部22a、第一导体24a、以及第一引脚(リ一ド)25a电连接并形成为一体而构成，所述第二导电部通过将第二接触部22b、第二导体24b、以及第二引脚25b电连接并形成为一体而构成。而且，第一导电部和第二导电部通过绝缘部件23而电绝缘。下文中，将该图2B所示的插座触针22称为具有两个导电部的插座触针22。

在插座触针22的第一接触部22a与第二接触部22b之间，插入具有绝缘部的插头触针12，从而，插头连接器10和插座连接器20电连接。在图2B中，第二接触部22b比第一接触部22a长，但是也可以是第一接触部22a比第二接触部22b长，也可以是第一接触部22a和第二接触部22b的长度相等。

上述插座触针22所具有的导电部的数量无需限定为两个，可以是三个、四个或者其以上的个数。在该情况下，相当于第一引脚25a的引脚体的数量会增加。

图3是说明图2A所示的插头连接器10和图2B所示的插座连接器20配合的状态的图。插头触针12的绝缘部13以这样的方式配置于该插头触针12：位于该插头触针12和插座触针22的两个(第一、第二)接触部分的单方的位置。

具有绝缘部的插头触针12，在与具有两个导电部的插座触针22正常配合的状态下，仅与该插座触针22的第二导电部电连接而导通。另一方面，具有绝缘部的插头触针12，在与具有两个导电部的插座触针22的半配合状态下，由于该插头触针12的导通部分位于该插座触针22的两个(第一、第二)接触部22a、22b两者的位置，因此，插头触针12与插座触针22的第一和第二导电部两者电连接而导通。

图4A表示具有绝缘部的插头触针12在插头连接器10中的配置的示例，图4B是表示具有两个导电部的插座触针22在插座连接器20上的配置的示例的图。图4A中的“●”表示具有绝缘部的插头触针12，并且，“○”表示不具有绝缘部的(通常的)插头触针11，任一插头触针11、12都配置在插头连接器10上。

图4B中的“●”表示具有两个导电部的插座触针22，其配置在插座连接器20的、与图4A中的具有绝缘部的插头触针12对应的位置。

图5是说明在具有绝缘部的插头触针12与具有两个导电部的插座触针22的配合状态为良好的情况下(正常配合位置)，该插头触针的绝缘部与该插座触针22的两个(第一、第二)接触部中的一方卡合时形成的电路的示例的图。

具有绝缘部的插头触针12的绝缘部13与具有两个导电部的插座触针22的第一接触部22a接触。因此，该插座触针22的第一导电部(包括第一接触部22a)与所述插头触针12不导通。另一方面，插座触针22的第二导电部(包括第二接触部22b)与上述插头触针12导通。

电源电压Vcc经第一引脚25a与异或电路(EX-OR36)的一个输入端子连接，并且经电阻30还与第二引脚25b和EX-OR36的另一输入端子连接。EX-OR36的输出被传送至进行运算处理的CPU38(在图5的示例中使用了CPU，但是只要能够进行与CPU相当的处理，则可以替代成其他IC、例如DSP、特制LSI(例如，门阵列(gate array))等)，并在CPU38进行配合状态的判断。

电源电压Vcc例如为3.3V，其经电阻30、31与插座触针22以及EX-OR36的两个输入端子连接。插头触针12与0V(只要是低电平(Low)的逻辑即可，下同)。

具有绝缘部的插头触针12与具有两个导电部的插座触针22之间，只有其中一个导电部处于电连接状态。关于向EX-OR36的输入，由于具有两个导电部的插座触针22的第一接触部22a与插头触针12的绝缘部13卡合，因此，该输入为逻辑高电平(High，下文中称为高电平(High))，由于该插座触针22的第二接触部22b与插头触针12的导电部卡合，因此，该输入为逻辑低电平(Low，下文中称为低电平(Low))，其结果是，EX-OR36的输出为高电平的状态，该信息被传递至CPU38。在该情况下，插头触针12与插座触针22的配合状态被判断为正常。

另外，EX-OR36是这样的逻辑电路：在EX-OR36的两个输入中的一方为高电平而另一方为低电平的情况下，该EX-OR36的输出为高电平，在EX-OR36的两个输入两者均为高电平或者均为低电平的情况下，EX-OR36的输出为低电平。

图6是说明以下情况下形成的电路的示例的图：由于具有绝缘部的插头触针12与具有两个导电部的插座触针22的配合状态为半配合状态，因此，该插头触针12的绝缘部13不位于上述插座触针22的第一接触部22a和第二接触部22b中的任一方所在的位置，在上述插座触针22的第一、第二接触部22a、22b两者，都卡合有所述插头触针12的导通部分。

在该半配合的情况下，由于具有绝缘部的插头触针12的导通部分与具有两个导电部的插座触针22的第一、第二接触部22a、22b两者电连接，因此，EX-OR36的输入两者均为低电平，其输出为低电平，该信息被传送至CPU38。当如图6所示输入低电平时，CPU38认为配合状态异常而执行警告处理。

另外，在图5和图6的示例中，将具有绝缘部的插头触针12与0V连接，但是也可以与电源电压Vcc(只要是高电平的逻辑即可。下同。)连接。其原因是半配合时的EX-OR36的输入的逻辑为相反的而输出为相同的逻辑。图7A和图7B表示该示例。

图7A和图7B是说明以下情况下形成的电路的示例的图：在具有绝缘部的插头触针12和具有两个导电部的插座触针22的配合状态为良好的情况下(正常的配合位置)，该插头触针12的绝缘部13位于所述插座触针22的第一接触部22a的位置。

图7A是说明将具有两个导电部的插座触针22与EX-OR36的配线下拉、将具有绝缘部的插头触针12与电源电压Vcc连接的示例的图。在这样的配合时，EX-OR36的一个输入为高电平，另一输入为低电平，其输出为高电平状态，该意思的信息被传送至CPU38。在该情况下，连接器的配合状态被判断为正常。另一方面，在所述插头触针12的绝缘部13从所述插座触针22的第一接触部22a脱离的情况下，EX-OR36的输入两者均为高电平，其输出为低电平，该意思的信息被传递至CPU38，在该情况下，连接器的配合状态被判断为异常。

图7B是不使用逻辑电路(该情况下为EX-OR)的示例，输入到图7A中的EX-OR36的信号直接与CPU38连接。CPU38在来自第一引脚25a的输入为低电平、来自第二引脚25b的输入为高电平时判断为连接器的配合是正常的，在除此以外的时候，CPU38将连接器的配合判断为异常。另外，也可以是，在图5和图6中也不使用EX-OR，如图7B那样将引脚25a、25b直接连接到CPU38，CPU38根据来自第一引脚25a的输入和来自第二引脚25b的输入来进行逻辑判断。此后，即使在使用采用了逻辑电路的电路进行说明的情况下，也可以如这里所说明的那样，将具有导电部的插座触针22的引脚25a、25b的输出直接输入到CPU38，CPU38根据该输入来进行逻辑判断。

接下来，对配置在插头连接器10(参照图4A)的两端的具有绝缘部的插头触针12与配置在插座连接器20(参照图4B)的两端的具有两个导电部的插座触针22的处理示例进行说明。

图8是说明为了进行在两端具备具有绝缘部的插头触针12的插头连接器10与在两端具备具有两个导电部的插座触针22的插座连接器20的配合状态的判断而形成的电路的示例的图，使用两个采用图5说明过的电路，将两个EX-OR36a、36a′的输出连接于与电路(AND37)的输入。

哪怕是两个EX-OR36a、36a′的输出中的一方为低电平，则AND37的输出为低电平，该意思的信息被传送至CPU38。在该情况下，连接器的配合状态被判断为异常。这里，在这些EX-OR36a、36a′的输出中的哪怕是一方为低电平的情况下，为图6所示的状态。另外，也可以代替AND37而使用NAND。其中，在该情况下，输出的逻辑是颠倒的。另外，与图7B同样，在能够将EX-OR36的两个输入和EX-OR36a′的两个输入共计四个输入直接连接到CPU38、CPU38能够对四个输入的逻辑进行处理的情况下，不需要EX-OR36、EX-OR36′以及AND37。另外，在能够将EX-OR36的一个输出和EX-OR36a′的一个输出共计两个输出直接连接到CPU38、CPU38能够对两个输出的逻辑进行处理的情况下，则不需要AND37。

<设置于插头触针的绝缘部>

接下来，使用图9A～图11对设置于插头触针12的绝缘部进行详细说明。

如图9所示，在不具有绝缘部的通常的插头触针11的预定的侧面部粘贴绝缘膜等，或者涂布绝缘材料并使其固化，由此，在插头触针11的预定的侧面部设置绝缘部13。另外，该绝缘部13配置在这样的地方：当将该插头触针11与插座触针配合的时候，该绝缘部13与具有两个导电部的插座触针22的导电部接触。

在图9B的示例中，将绝缘部13设置在插头触针11的四个面中的一个面上，但是只要能够在通常的状态下相对于具有两个导电部的插座触针22的两个(第一、第二)接触部22a、22b能够确保必要的部分的导通状态，则包括设置有绝缘部13的面(参照图9B)的相邻的两个面在内，可以使用任何面。

图10A是说明将插头触针11的一个面、以及与其相邻的两个面各自的一半用于绝缘部13的形成、从而形成具有绝缘部的插头触针12的的示例的图。图10B是从上方观察具有这样形成的绝缘部13的插头触针11的图。在具有绝缘部的插头触针12的截面(与具有绝缘部的插头触针12和具有两个导电部的插座触针22相插入的轴向垂直的截面)是矩形的情况下，绝缘部13由图10B中符号13a、13b、13c所示的部分构成，其中的绝缘部的部分13b、13c是将与部分13a所在的面相邻的两个面各自的一半作为绝缘部而形成的。另外，在该插头触针12中，没有被绝缘部13覆盖的部分为导通部分。

在图10C和图10D中，示出了为了形成具有绝缘部的插头触针12而形成于通常的插头触针11的绝缘部13的其他形态。在图10C中示出了在截面为矩形形状的插头触针12的三个侧面配置绝缘部件的形态，在图10D中示出了这样的形态：将截面为矩形形状的插头触针12的一个面的一部分形成为导通部分，而在其余的部分形成有绝缘部13。

另外，对于通常的(不具有绝缘部)的插头触针11，例如也可以如图11所示在其一个侧面的预定部位形成凹部(或者颈部)等，在形成了该凹部的部分涂布绝缘材料并使其固化，或者粘贴绝缘膜等，由此来形成具有绝缘部的插头触针12。

<检测半配合的两个状态的第一示例>

接下来，对检测半配合的两个状态的第一示例进行说明。图12是对用于检测半配合的两个状态的、具有绝缘部的插头触针12进行说明的图。该图12所示的插头触针12包括：在与图1所示的插头触针12的绝缘部13相同的位置设置的绝缘部13；在产生半配合时插座触针22的两个(第一、第二)接触部22a、22b两者所接触的导通部分；以及使半配合进一步加剧时插座触针22的两个(第一、第二)接触部22a、22b两者都不导通的另一绝缘部15。

如图12所示，具有绝缘部的插头触针12设置有绝缘部13和绝缘部15。一个绝缘部13在正常配合时与插座触针22的两个(第一、第二)接触部22a、22b中的一方接触。另一方面，另一个绝缘部15在半配合时与插座触针22的两个(第一、第二)接触部22a、22b两者接触，由此，阻止了插座触针22的两个导电部的导通。插头触针12的导通部分在从配合状态过渡到半配合状态的情况下与插座触针22的第一第二接触部22a、22b接触。

图13A表示配置有图12所示的、具有绝缘部的插头触针12的连接器10，另外，图13B是说明图2B所示的插座连接器20的图。图14是说明图13A所示的插头连接器10与图13B所示的插座连接器20配合的状态的图。

图14表示插头连接器10和插座连接器20为正常配合状态。插座触针22的两个导电部中的一方(第一接触部22a)与插头触针12的绝缘部接触而不导通，另一方(第二接触部22b)没有处于插头触针12的绝缘部因而导通。图15表示该情况下的电路。

图15是说明图14所示的插头连接器10和插座连接器20正常配合的状态下形成的电路的示例的图。在正常的配合状态下，EX-OR36的输出为高电平，因此，AND37的输出的逻辑可以是高电平也可以是低电平。

图16是说明插头连接器10与插座连接器20由于振动或者冲击而从正常配合状态转移到半配合状态(第一级半配合状态)的情况的图。通常的(不具有绝缘部)的插座触针21和具有绝缘部件23的插座触针22两者都与通常的(不具有绝缘部)的插头触针11和具有绝缘部的插头触针12各自的导通部分接触而导通。通常的(没有绝缘部的)插头触针11还保持没有问题的接触。图17表示该情况下的电路。

图17是说明在图16的状态(第一级半配合状态)下形成的电路的示例的图。EX-OR36的输出为低电平，AND37的输出为低电平，因此，CPU38判断为从配合状态转移到了半配合状态。在该情况下，CPU38执行例如在监视器上显示已经发生了半配合的情况，或者发出不是紧急的蜂鸣声，或者使堆叠灯(stack light)或警告灯的黄色点亮的控制，从而向作业人员通报虽然并不紧急但是如果今后继续这样使用则有可能出问题。

图18是说明半配合由于振动或冲击等而从图16的半配合的状态进一步加剧的状态(第二级半配合状态)的图。在该状态下，具有两个导电部的插座触针22的两个(第一、第二)接触部22a、22b的两者都与插头触针12的绝缘部15接触而不导通。通常的(不具有绝缘部的)插头触针11也是不再具有与插座触针22的接触的裕量。图19表示该情况下的电路。

图19是说明在图18所示的状态(第二级半配合状态)下形成的电路的示例的图。EX-OR36的输出为低电平，AND37的输出为高电平，因此，CPU38判断为配合状态为“异常”、而且半配合的状态加剧。在该情况(图18所示的第二级的半配合状态)下半配合的状态加剧(插头触针11从插座触针21脱出)，因此，CPU38执行例如在监视器上显示若这样持续使用则很快会发生故障，或者发出紧急的蜂鸣声，或者使堆叠灯(stack light)或警告灯的红色点亮的控制，以敦促作业人员进行紧急应对。

通过这样检测正常配合和两个(第一级、第二级)半配合，能够改变紧急度地进行显示。

<检测半配合的两个状态的第二示例>

接下来，使用图20A和图20B对检测半配合的两个状态的第二示例进行说明。图20A是表示与图1相同的具有绝缘部的插头触针12的图。图20B是说明与本发明相关的插头触针的结构的图。图20B所示的插头触针12S具备：在与图1所示的插头触针12的绝缘部13相同的位置配置的绝缘部13；以及在发生半配合时与插座触针的两个(第一、第二)接触部两者都接触的导通部分。此外，该插头触针12S的长度形成为要短预定长度d，以使得在半配合进一步加剧的情况下使插座触针的两个(第一、第二)接触部都不导通。下文中，将图20B所示的、具有绝缘部的插头触针12S成为短插头触针12S。

图21A说明配置有图20B所示的短插头触针12S的插头连接器10，图21B是说明图2B所示的插座连接器20的图。并且，图22是说明图21A所示的插头连接器10与图21B所示的插座连接器20正常配合的状态的图。插座触针22的两个导电部中的一方(第一接触部22a)与短插头触针12S的绝缘部13接触而不导通，另一方(第二接触部22b)由于不在绝缘部13上，因此，短插头触针12S与具有两个导电部的插座触针22的第二接触部22b导通。图23表示该情况的电路。

图23是说明在图22所示的状态(正常配合)时形成的电路的示例的图。由于EX-OR36的输出为高电平，因此，AND37的输出的逻辑可以是任意的。

图24是说明从图22的配合状态起由于振动或冲击等而从正常的配合状态转移到半配合状态(第一级的半配合状态)的图。具有两个导电部的插座触针22的第一接触部22a和第二接触部22b两者都与短插头触针12S的导通部分接触而导通。通常的(不具有绝缘部的)插头触针11仍保持没有问题的接触。图25表示在该情况下的电路。

图25是说明在图24的状态(第一级半配合状态)下形成的电路的示例的图。EX-OR36的输出为低电平，AND37的输出为低电平，因此，CPU38判断为从连接器的配合从正常的配合状态转移到了半配合状态。在该情况下，CPU38执行例如在监视器上显示已经发生了半配合的情况，或者发出不是紧急的蜂鸣声，或者使堆叠灯(stack light)或警告灯的黄色点亮的控制，从而向作业人员通报虽然并不紧急但是如果今后继续这样使用则有可能出问题。

图26是说明半配合由于振动或冲击等而从图24的状态进一步加剧的状态(第二级半配合状态)的图。短插头触针12S与具有两个导电部的插座触针22的两个(第一、第二)接触部22a、22b两者都成为开路状态而不导通。并且，通常的(不具有绝缘部的)插头触针11也是不再具有接触的裕量。图27表示该情况(第二级半配合状态)下的电路。

图27中，EX-OR36的输出为低电平，AND37的输出的逻辑为高电平，因此，CPU38能够判断出配合状态为“异常”、而且半配合的状态加剧。

在该情况(图26所示的第二级的半配合状态)下为半配合的状态加剧(插头触针11从插座触针21脱出)的状态，因此，CPU38执行例如在监视器上显示若这样持续使用则很快会发生故障，或者发出紧急的蜂鸣声，或者使堆叠灯(stack light)或警告灯的红色点亮的控制，以敦促进行紧急应对。通过这样检测正常配合状态和两个(两级)半配合状态，能够改变紧急度地进行显示。

<将半配合状态和反向安装区别开来进行检测的示例>

接下来，对将半配合状态和反向安装区别开来进行检测的的示例进行说明。既有在旋转了180度的情况下无法进行安装的连接器，也有即使旋转180度也能够进行连接的连接器。本实施方式是以这种即使旋转180度也能连接的连接器为对象。

图28是说明在旋转了180度的情况下将反向安装和半配合区别开地进行检测的连接器结构的示例的图。在图28中，“●”是对应于插头连接器10与插座连接器20正常配合的时候的、具有两个导电部的插座触针22和具有绝缘部的插头触针12。在图28的(a)中的虚线的“○”的位置105、106，配置具有两个导电部的插座触针22的引脚体的针(参照图2B的第一引脚25a)。

将与图28的(a)中所示的插座连接器20的虚线的位置106、105对应的、图28的(b)所示的插头连接器10的“◎”的位置109、110的插头触针预先拔出。在图28的(b)所示的插头连接器10与图28的(a)所示的插座连接器20以反向安装而配合时，通向CPU38的输入电路为图29A所示的状态。

在图29A中，图28的(b)所示的插头连接器10与图28的(a)所示的插座连接器以反向安装而配合，因此，通向EX-OR36的输入两者皆为高电平，因此其输出为低电平。在该情况下，由于为“异常”，因此使用AND37的逻辑。由于AND37的输入两者均为高电平，因此，AND37的输出为高电平。

通过将图28的(b)的“◎”的位置109、110的插头触针连接到第二引脚25b，通向CPU38的输入电路为图29B的状态。在图29B中，插头触针11与插座触针22配合，但是，EX-OR36的输入两者皆为高电平，因此，其输出为低电平。该情况为“异常”，因此使用AND37的逻辑。该AND37的输入两者皆为高电平，因此，AND37的输出为高电平。

半配合的初始状态的逻辑由于第一引脚25a和第二引脚25b两者均为低电平，因此能够区分半配合和反向安装。另外，在半配合的状态下，逻辑为第一引脚25a和第二引脚25b两者均为高电平、与前述的反向安装逻辑相同，但是，由于在成为半配合加剧的状态之前经过半配合的初始状态的逻辑(第一引脚25a和第二引脚25b的逻辑两者都为低电平)，因此，只要通过例如CPU将是否经过了半配合的初始状态存储到非易失性存储器(未图示)中，就能够区分是半配合加剧的状态还是反向安装状态。这也能够应用于后述的半配合与连接器错位的区分、以及应用于半配合与连接器位置误安装的区分。

<将半配合与连接器错位区分开地检测出来的示例>

图30是对插头连接器10相对于插座连接器20产生错位地进行连接的时候的示例进行说明的图。图30的(a)中，示出了插座连接器20，符号140和符号141表示的虚线的“○”表示具有两个导电部的插座触针22的引脚体，符号142和符号143表示的“●”表示具有两个导电部的插座触针。在图30的(b)中，示出了插头连接器10，符号144和符号145表示的“▲”表示具有绝缘部的插头触针。

如图30的(c)所示，在图30的(b)中的插头连接器10相对于图30的(a)中的插座连接器20左右错位地插入的情况下，左右的、具有两个导电部的插座触针●(142或者143)中的一方为开路。在图30的(c)中，表示图30的(a)中的左侧的插座触针●(142)成为开路。并且，向CPU38的输入电路成为图29A的状态，因此，能够与半配合区分开。

如图31的(c)所示，在图31的(b)中的插头连接器10相对于图31的(a)中的插座连接器20前后错位地插入的情况下，例如，在图30的(a)所示的插座连接器20追加具有两个导电部的插座触针146以及插座触针的引脚体147，而形成图31的(a)所示的插座连接器20，并且，在图30的(b)所示的插头连接器10追加具有绝缘部的插头触针148而形成如图31的(b)所示的插头连接器10即可。这样，能够将半配合与前后左右的连接器错位区分开。

<将半配合与连接器位置误安装区分开地进行检测的示例>

为了将半配合与连接器位置误安装区分开地进行检测，例如能够如图32那样。图32是说明能够检测出插头连接器10与插座连接器20的不同位置连接(连接器位置误安装)的、连接器的针的配置的示例的图。

在图32中，有三组(第一组、第二组、第三组)相同种类的、插头连接器与插座连接器20的连接器对。并且，无论哪一组的插头连接器都能够插入到别的组的插座连接器中。为了能够在将某一组的插头连接器插入到与其不同的(错误的)组的插座连接器中的情况下检测到该误安装，只要形成为不会将该误安装识别为半配合的例如图32所示的结构即可。

图32的各组的插座连接器A中的虚线的“○”表示具有两个导电部的插座触针的引脚体，“●”表示具有两个导电部的插座触针22。它们的两个导电部例如如图29A那样连接，或者不经由图29A的EX-OR36和/或AND37而与CPU38的输入直接连接。

另外，各组的插头连接器B中的“◎”表示没有插座触针或者为与开路状态等效的逻辑的插座触针，“●”表示具有绝缘部的插头触针12。

若将第一组的插头连接器B与第一组的插座连接器A连接，则具有两个导电部的插座触针190和191与具有绝缘部的插头触针198和197分别对应，因此为正常配合。

若将第一组的插头连接器B插入到第二组的插座连接器A中，则具有两个导电部的插座触针200与具有绝缘部的插头触针198分别对应(为正常的)，但是，具有两个导电部的插座触针203与具有绝缘部的插头触针197不对应而与插头触针◎(199)卡合。在图32的插头连接器中，若将“◎”所表示的、不具有绝缘部的插头触针与高电平连接，则向CPU38的输入电路为图29B所示，EX-OR36的输出为低电平，AND37的输出为高电平，因此，能够将该误安装与半配合区分开。

另外，若代替将不具有绝缘部的插头触针◎连接到高电平而设为没有插头触针的状态(开路状态)，则向CPU38的输入电路如图29A所示，EX-OR36的输出为低电平(异常)、AND37的输出为高电平，因此，同样能够将该误安装与半配合区分开。

以下，同样地，无论在哪个组的插头连接器B中，若连接错误的组的插座连接器A，则成为错误状态，并能够将该误安装与半配合区分开。

不仅是半配合的状态，在反向安装、错位或者插入到了不同位置的连接器的情况下，例如通过由CPU将该异常信息保存在非易失性存储器(未图示)中，也能够保存有错误的情况。这是因为，有的时候，在所述反向安装、错位或者插入到不同位置的连接器中的情况下，当作业人员会注意到并形成了正常的配合状态下，尽管电子设备有损害，但是通过进行正常动作，会被判断为正常品。在对电子设备产生了损害的情况下，与没有损害的情况相比，可靠性降低，容易产生故障，因此，能够有助于调查其原因。

另外，对于半配合的状态的检测、以及反向安装、错位插入或连接器位置误安装的检测的判断，若CPU将配合状态(通常以EX-OR输出为高电平地进行配合)存储在非易失性存储器(未图示)中，则例如在维护等临时将连接器卸下并再度连接连接器的时候，若引起连接器的反向安装、错位插入或误安装(插入场所的错误)，基于以下情况能够与半配合加剧的状态(图18或图26的状态)区分开：从处于配合状态的具有两个导电部的插座触针22的两个(第一、第二)接触部22a、22b的单方是导通的这一逻辑，不经过该插座触针22的两个接触部22a、22b的双方均为导通的逻辑，而使得插座触针22的两个接触部22a、22b转移到非导通(开路状态)或者与其相当的逻辑。

<半配合状态的检测、方向安装·错位插入或连接器位置误安装的检测的示例>

接下来，参照图33对能够进行半配合状态的检测、反向安装或错位插入或连接器位置误安装的检测的结构进行说明。其中，在此设为没有发生在反向安装的同时错位、或在错位的同时有连接器位置误安装等的重叠。

将图33的正常和异常配合时可能获得的向CPU38的输入电路表示在图35A～图35D中。另外，图35C和图35D哪一个都是可以的。

各组插座连接器A中的“●”是具有两个导电部的插座触针22。图35C和图35D表示与该具有两个导电部的插座触针22连接的电路。来自图35C的第一引脚25a和第二引脚25b的输入直接与CPU38连接，CPU38能够判断各输入信号的状态。

各组的插座连接器A中的虚线的“○”是具有两个导电部的插座触针22的引脚体，实线的“○”是通常的(不具有绝缘部件)的插座触针(图2B中的符号21)。

各组的插头连接器B中的“●”和“▲”是具有绝缘部的插头触针12，其与0V连接。当各组的插头连接器B中的插头触针“●”和“▲”与具有两个导电部的插座触针22配合时，向CPU38的输入电路如图35A所示，插头触针●和▲的绝缘部的朝向为使得图35A中的第一引脚25a为高电平、第二引脚25b为低电平(插头触针●和▲的绝缘部的方向相差180度)。“◎”是没有插头触针、或者为与开路状态等效的逻辑的(与Vcc连接的)通常的(不具有绝缘部的)插头触针。“△”是具有绝缘部的插头触针12，其与0V连接，但是与插头触针▲的绝缘部的方向相差180度(与插头触针●的绝缘部的方向相同)。在以连接器位置误安装或反向安装的方式使具有两个导电部的插座触针22与插头触针△配合时，向CPU38的输入电路如图35B所示，图35B的第一引脚25a为低电平，第二引脚25b为高电平(具有两个导电部的插座触针22与引脚体的关系为在图中的左右方向使得方向相差了180度，因此，在连接器位置无安装时和反向安装时都为图35B)。

在使图33的第一组到第三组的分别对应的插座连接器A和插头连接器B正常配合的时候，具有两个导电部的插座触针22与具有绝缘部的插头触针12分别对应，向CPU38的输入电路为图35A所示。对于正常配合之后的半配合检测，与在前述的检测半配合的状态的示例中说明过的一样。

接下来，在将图33的第一组的插座连接器A和插头连接器B、第二组的插座连接器A和插头连接器B、以及第三组的插座连接器A和插头连接器B反向安装的情况下，第一组的插座连接器A中的插座触针●(280)旋转180度后与第一组的插头连接器B中的插头触针△(293)配合，因此，向CPU38的输入电路如图35B所示。第一组的插座连接器A中的插座触针●(281)与第一组的插头连接器B的插头触针◎(292)配合，因此，向CPU38的输入电路如图35C或者图35D所示。

第二组的插座连接器A中的插座触针●(300)旋转180度后与第二组的插头连接器B中的插头触针△(313)配合，因此，向CPU38的输入电路如图35B所示。第二组的插座连接器A中的插座触针●(303)与第二组的插头连接器B中的插头触针◎(310)配合，因此，向CPU38的输入电路如图35C或者图35D所示。

第三组的插座连接器A中的插座触针●(322)旋转180度后与第三组的插头连接器B中的插头触针△(331)配合，因此，向CPU38的输入电路如图35B所示。第三组的插座连接器A中的插座触针●(325)与第三组的插头连接器B中的插头触针◎(328)配合，因此，向CPU38的输入电路如图35C或者图35D所示。

接下来，在图33的各组中，在插头连接器10相对于插座连接器20在图33中左右错位地连接的情况下，各组的左右的插座触针●中的某一方向CPU38的输入电路如图35C所示。在本示例的情况下，剩下的一个插座触针●向CPU38的输入电路为除图35A、图35B以外的电路(包括在图35A～图35D中没有示出的状态)。

接着，在图33中，在连接器位置误安装的情况下，在将某一组的插头连接器B连接到别的组的插座连接器A的时候，被误安装的插座触针●中的、图33的左侧的插座触针●(280、300、322)与插头触针■或者◎配合，因此，向CPU38的输入电路为图35A(插头触针■的情况)或者图35C或者图35D(插头触针◎的情况)所示，另外，图中的右侧的插座触针●(281、303、325)与插头触针△配合，因此，向CPU38的输入电路如图35B所示。

对本示例进行总结可得以下的表1，正常配合、半配合、反向安装、错位插入(错位安装)、搞错连接器位置的安装(位置误安装)各个状态能够区分开地被检测出来。

例如，在该示例中，图33的左侧的插座触针●(280、300或者322)向CPU38的输入如果是图35B，则能够判断为“反向安装”，图33的右侧的插座触针●(281、303、325)向CPU38的输入为图35B，则能够判断为“位置误安装”，在左右某一方的插座触针●向CPU38的输入为图35C，而另一方的插座触针●向CPU38的输入为既不是35A也不是图35B，则能够判断为“错位安装”。另外，如前所述，在半配合加剧的情况下为图35C的状态，但是，在配合状态的图35A和半配合加剧的向CPU38的输入为35C之间，会经过半配合的初始状态的逻辑(第一引脚25a、和第二引脚25b两者均为低电平)，因此，如果例如由CPU将是否经过了半配合的初始状态存储到非易失性存储器(未图示)中，能够判断是否是半配合的加剧状态。

【表1】(注：表中的(a)(b)(c)(d)表示在图35A、图35B、图35C、图35D中所示的向CPU38的输入电路)

^*1：经过半配合的初始状态的逻辑(引脚25a、25b均为低电平)

接下来，对于能够进行半配合的检测、反向安装或错位插入或连接器位置误安装的检测的结构，参照图34对另一示例进行说明(与图33的说明相同，在此设为没有发生在反向安装的同时错位、或在错位的同时有连接器位置误安装等的重叠)。

将图34的正常和异常配合时可能获得的状态表示在图35A～图35D中。另外，图35C和图35D哪一个都是可以的。

各组插座连接器A中的插座触针“●”是具有两个导电部的插座触针22。图35C为与该具有两个导电部的插座触针22连接的电路。来自图35C的第一引脚25a和第二引脚25b的输入直接与CPU38连接，CPU38能够判断各输入信号的状态。

虚线的“○”是具有两个导电部的插座触针22的引脚体，实线的“○”是通常的(不具有绝缘部件)的插座触针(图2B中的符号21)。

各组的插头连接器B中的插头触针■、★以及△是具有绝缘部的插头触针12，其与0V连接。当各组的插头连接器B中的插头触针■与具有两个导电部的插座触针22配合时，向CPU38的输入电路如图35A所示，插头触针■的绝缘部的朝向为使得图35A中的第一引脚25a为高电平、第二引脚25b为低电平。

插头触针★与具有两个导电部的插座触针22配合时，向CPU38的输入电路如图35B所示，插头触针★的绝缘部的朝向为使得图35B中的第一引脚25a为低电平、第二引脚25b为高电平(插头触针■和插头触针★它们的绝缘部的方向相同。“◎”是表示没有插头触针、或者表示与开路状态等效的逻辑的(与Vcc连接的)通常的(不具有绝缘部的)插头触针。插头触针△与插头触针■和插头触针★它们的绝缘部的方向相差180度。在以连接器位置误安装的方式使具有两个导电部的插座触针(341、363、385)与插头触针△配合时，向CPU38的输入电路如图35A所示，图35A的第一引脚25a为高电平，第二引脚25b为低电平。在以反向安装的方式使具有两个导电部的插座触针22(340、360)与插头触针△配合时，向CPU38的输入电路如图35A所示，图35A的第一引脚25a为高电平，第二引脚25b为低电平。

在使图34的第一组到第三组各自的插头连接器B与对应的插座连接器A正常配合的时候，具有两个导电部的插座触针22与具有绝缘部的插头触针■和★分别对应，与插座触针340、380、380连接的电路为图35A所示，与插座触针341、363、385连接的电路如图35B所示。对于正常配合之后的半配合的检测，与在前述的检测半配合的状态的实施方式中说明过的一样。

接下来，对将图34的第一组的插座连接器A和插头连接器B、第二组的插座连接器A和插头连接器B、以及第三组的插座连接器A和插头连接器B反向安装的情况进行说明。

第一组的插座连接器A中的插座触针●(340)旋转180度后与第一组的插头连接器B中的插头触针△(353)配合，因此，向CPU38的输入电路如图35A所示。第一组的插座连接器A中的插座触针●(341)与第一组的插头连接器B中的插头触针◎(352)配合，因此，向CPU38的输入电路如图35C或者图35D所示。

第二组的插座连接器A中的插座触针●(360)旋转180度后与第二组的插头连接器B中的插头触针△(373)配合，因此，向CPU38的输入电路如图35A所示。第二组的插座连接器A中的插座触针●(363)与第二组的插头连接器B中的插头触针◎(370)配合，因此，向CPU38的输入电路如图35C或者图35D所示。

第三组的插座连接器A中的插座触针●(380)旋转180度后与第三组的插头连接器B中的插头触针★(393)配合，因此，向CPU38的输入电路如图35B所示。第三组的插座连接器A中的插座触针●(385)与第三组的插头连接器B中的插头触针■(388)配合，因此，向CPU38的输入电路如图35A所示。

接下来，在图34的各组中，在插头连接器10相对于插座连接器20在图34中左右错位地连接的情况下，各组的左右的插座触针●中的某一方向CPU38的输入电路如图35C所示。在本示例的情况下，剩下的一个插座触针●向CPU38的输入电路为除图35A、图35B以外的电路(包括在图35A～图35D中没有示出的状态)。

接着，在图34中，在连接器位置误安装的情况下，由于将某一组的插头连接器B连接到别的组的插座连接器A而被误安装的插座触针●中的、图34的左侧的插座触针●(340、360、380)与插头触针■配合，因此，向CPU38的输入电路为图35A，另一方面，图中的右侧的插座触针●(341、363、385)与插头触针△配合，因此，向CPU38的输入电路如图35A所示。

对本示例进行总结可得以下的表2，正常配合、半配合、反向安装、错位插入、搞错连接器位置的安装各个状态能够区分开地被检测出来。

例如，在该示例中，与左右的插座触针●连接的电路如果是图35A，则能够判断为位置误安装，如果与图34的左侧的插座触针●连接的电路是图35B，则能够判断为反向安装，如果与图34的左侧的插座触针●连接的电路是图35A，而且与图34的右侧的插座触针●连接的电路是图35C或者图35D，则能够判断为反向安装，如果左右某一方的插座触针●的连接是图35C，而且另一插座触针●既不是图35A也不是图35B，则能够判断为错位安装。

【表2】

^*1经过半配合的初始状态的逻辑(引脚25a、25b均为低电平)

此前的说明是本发明的实施方式的一个例子，根据具有两个导电部的插座触针22和具有绝缘部的插头触针12在什么位置配置几个，具有绝缘部的插头触针12的绝缘部的方向在哪个方向配置几个，以及施加的电压是Vcc还是低电平(Low)，能够进行千差万别的组合。

<接触不良的检测>

接下来，对接触不良的检测进行说明。具有两个导电部的插座触针22的两个接触部(第一、第二接触部22a、22b)中，在正常配合的状态下，一个接触部导通而另一接触部并不导通，在从正常配合状态向半配合状态转移了的情况下，两个接触部都导通，在该半配合进一步加剧的情况下，哪一个接触部也不导通。

在正常的配合状态下，在导通的一个接触部产生接触不良的时候，两个接触部都不导通。于是，若例如CPU将配合状态存储在非易失性存储器(未图示)中，当在正常配合状态时导通的接触部产生了接触不良的情况下，两个接触部的导通状态都为不导通，具有两个导电部的插座触针22的两个接触部(第一、第二接触部22a、22b)两者都为非导通，由此可知产生了接触不良。

<其他的实施例>

如图36A和图36B所示，将与图12的绝缘部13相同的绝缘部例如如符号13′那样设置于对置的面的下部(绝缘部15的上部)。图36A是从绝缘部13的面观察到的图，图36B是从符号13′观察到的图。与图13A、图13B以及图14一样，图36A和图36B所示的插头触针12设置于插头连接器，使其与图2B所示的插座连接器20配合。该情况下的向CPU38的输入电路的示例表示于图37中。

图37是表示图36A和图36B所示的插头触针12与图2B的插座触针22正常配合的时候的、向CPU38的输入电路。向CPU38的输入电路为输入A＝High(高电平)，输入B＝Low(低电平)。虽然未图示，但是在变成半配合的情况下，在初始的半配合状态下，输入A＝Low，输入B＝Low，在从初始的半配合状态进一步加剧的半配合状态下，输入A＝Low，输入B＝High，在更进一步的半配合状态下，输入A＝High，输入B＝High，能够检测出三种半配合。

接下来，使用图38A～图38D对插座触针的导电部为4个的示例进行说明。图38A和图38B示出了插座触针的导电部为第一导电部(第一接触部22a)、第二导电部(第二接触部22b)、第三导电部(第三接触部22c)以及第四导电部(第四接触部22d)这四个导电部的示例。与前述的具有两个导电部的插座触针22一样，四个导电部之间绝缘。第一导电部由第一接触部22a、第一导体部24a、第一引脚25a构成。第二导电部由第二接触部22b、第二导体部24b以及第二引脚25b构成。第三导电部由第三接触部22c、第三导体部24c以及第三引脚25c构成。第四导体部由第四接触部22d、第四导体部24d以及第四引脚25d构成。另外，插座触针22的第一、第二、第三、第四接触部22a、22b、22c、22d的与插头触针12的配合面为A面，B面、C面和D面。

图39A是在具有绝缘部的插头触针中其绝缘部13位于与图38A和图38B的插座触针配合时的A面和D面的时候的示例。图39B是从针的上方向A-A′观察图39A的绝缘部13的图(图39A的绝缘部15被除去)。另外，虽未图示，但是图39A的插头触针12在与插座触针22的A面、B面和D面对应的面有绝缘部15，在与C面对应的面没有绝缘部。

图38A和图38B所示的、具有四个导电部(第一、第二、第三、第四接触部22a、22b、22c、22d)的插座触针与图39A所示的、具有绝缘部的插头触针12的配合状态表示在图38C和图38D中。图40A和图40B表示将图39A中的具有绝缘部的插头触针与例如0V连接时的电路。另外，由于插头触针的配合面为四个面，因此，用图40A和图40B两个图来表示。

对于能够进行半配合的状态的检测、反向安装或错位插入或连接器位置误安装的检测的结构，参照图41对示例进行说明。其中，在此设为没有发生在反向安装的同时错位、或在错位的同时有连接器位置误安装等的重叠。

各组插座连接器A中的“●”表示具有四个导电部的插座触针，虚线的“○”表示具有四个导电部的插座触针的引脚体。各组的插头连接器B中的“■”表示图39A和图39B所示的、具有绝缘部的插头触针，其与0V连接。关于当各组的插头连接器B中的插头触针▲与图39A和图39B所示的插头连接器■相同，但在一个插头连接器B中插头触针■和插头触针▲的方向彼此相差180度。

具有四个导电部的插座触针与图39A和图39B所示的具有绝缘部的插头触针正常配合时的向CPU38的输入电路，如前所述，如图40A和图40B所示。

各组的插头连接器B中“◎”在图39A的插头连接器12中的绝缘部13的位置，仅在与具有四个导电部的插座触针的B面对应的地方配置有绝缘部的插头触针，其与0V连接。另外，图39A的绝缘部15可有可无。

各组的插头连接器B中的“△”是在图39A的插头连接器12中的绝缘部13的位置，仅在与具有四个导电部的插座触针的C面对应的地方设置有绝缘部的插头触针，其与0V连接。

在使图41的第一组到第三组的、插座连接器A与同其对应的插头连接器B分别正常配合的时候，如图40A和图40B所示，输入A＝High，输入B＝Low，输入C＝Low，输入D＝High。

在半配合检测的情况下，在半配合的初始阶段，具有四个导电部的插座触针的四个面的接触部与具有绝缘部的插头触针导通，因此，输入A＝Low，输入B＝Low，输入C＝Low，输入D＝Low。在半配合进一步加剧、具有四个导电部的插座触针的四个面的接触部分到达插头触针的绝缘部15时，如前所述，在图39A所示的具有绝缘部的插头触针12中，在与插座触针22的A面、B面和D面对应的面具有绝缘部，而在与C面对应的面没有绝缘部，因此输入A＝High，输入B＝High，输入C＝Low，输入D＝High。

接下来，在将图41的第一组的插座连接器A和插头连接器B、第二组的插座连接器A和插头连接器B、以及第三组的插座连接器A和插头连接器B分别反向安装的情况下，图41中的各组的插座连接器A中的左侧的插座触针●旋转180度后与同其对应的组的插头连接器B中的插头触针△配合，因此，输入A＝Low，输入B＝Low，输入C＝High，输入D＝Low。图41的各组的插座连接器A中的右侧的插座触针●旋转180度后与对应的组的插头连接器B中的插头触针◎配合，因此，输入A＝Low，输入B＝High，输入C＝Low，输入D＝Low。

接下来，在图41的各组中，在插头连接器B相对于插座连接器A在图41中左右错位地连接的情况下，各组的插座连接器A中的左右的插座触针●中的某一方为输入A＝High，输入B＝High，输入C＝High，输入D＝High。

接着，在图41所示的某组的插头连接器B错误地与不和其对应的(别的)插座连接器A连接的情况下(误安装)，该插座连接器A种的左右的插座触针●中的、图41的左侧的插座触针●与插头连接器B中的插头触针■或者◎配合，因此输入A＝High，输入B＝Low，输入C＝Low，输入D＝High，或者，输入A＝Low，输入B＝High，输入C＝Low，输入D＝Low，另外，图41中右侧的插座触针●与插头连接器B中的插头触针△配合，因此，输入A＝Low，输入B＝Low，输入C＝High，输入D＝Low。

以上，对本示例进行总结可得以下的表3，正常配合、半配合、反向安装、错位插入、搞错连接器位置的安装各个状态能够被区分开地检测出来(High用H表示，Low用L表示)。例如，在该表3的示例中，(I)如果左侧的插座触针●(480、500、522)的输入A＝Low，输入B＝Low，输入C＝High，输入D＝Low，则能够判断为反向安装(右侧的插座触针●(481、503、525)的输入A＝Low，输入B＝High，输入C＝Low，输入D＝Low，也能够判断为反向安装)。(II)如果右侧的插座触针●(481、503、525)的输入A＝Low，输入B＝Low，输入C＝High，输入D＝Low，则能够判断为位置误安装。另外，如果左右的某一插座触针●中，(III)输入A＝High，输入B＝High，输入C＝High，输入D＝High，则能够判断为错位安装，(IV)如果输入A＝Low，输入B＝Low，输入C＝Low，输入D＝Low，则能够判断为初始的半配合，(V)如果输入A＝High，输入B＝High，输入C＝Low，输入D＝High，则能够判断为半配合进一步加剧的状态。

【表3】

如上所述，能够针对各个错误改变逻辑，因此能够明确错误内容。

具有绝缘部的插头触针12列举了为矩形形状的示例进行了说明，但是，当然也可以是其他形状(例如，圆形或多边形等)。

以上所示的若干示例只是本发明的实施方式的例子，通过改变插座触针的导电部的个数、或者将具有多个导电部的插座触针和具有绝缘部的插头触针配置在何处以及配置几个、或者在具有绝缘部的插头触针12的哪个面设置几个绝缘部、或者使具有绝缘部的插头触针的形状为其他形状(例如，圆形或者多边形等)等方式，能够使用千差万别的组合。

Claims

1.一种连接器，其特征在于，包括：

插座连接器，其具有多个插座触针；以及

插头连接器，其具有与所述多个插座触针中的各个插座触针对应地配置的多个插头触针，

所述多个插座触针中的至少一个具有彼此电分离的多个接触部，并且，

在与具有所述多个接触部的插座触针配合的所述插头触针形成有绝缘部，该绝缘部形成于在所述插头触针与所述插座触针正常配合时与所述插座触针的接触部接触的部位的一部分，

对应于所述插头连接器与所述插座连接器的配合从正常配合状态偏离的形态，该插头连接器中包含的、具有所述绝缘部的插头触针与所述插座连接器包含的、对应的具有所述多个接触部的插座触针的电导通、非导通的状态进行一个以上的变化。

2.根据权利要求1所述的连接器，其特征在于，

具有所述绝缘部的插头触针中的至少一个触针的长度比其他触针的长度要短，

在所述插头连接器与所述插座连接器的配合从稍微偏离正常配合状态的状态到大幅度偏离正常配合状态前的阶段，具有所述绝缘部的插头触针与所述插座触针的一个或其以上的接触部导通，

在所述插头连接器与所述插座连接器的配合大幅度偏离正常配合状态的状态下，所述长度较短的插头触针与具有所述多个接触部的插座触针不接触。

3.根据权利要求1所述的连接器，其特征在于，

在所述插头连接器与所述插座连接器反向配合的情况下，或者在配合位置错开地配合的情况下，或者在与错误的连接器连接的情况下，通过在与具有所述绝缘部的插头触针连接的所述插座触针的位置不连接具有所述绝缘部的插头触针这一情况，或者具有所述绝缘部的插头触针的绝缘部的方向不同这一情况，或者具有所述绝缘部的插头触针的绝缘部的个数或者其绝缘部的绝缘面的个数不同这一情况，能够检测到连接错误。