CN102331977A - 内存控制器、处理器系统及内存访问控制方法 - Google Patents
内存控制器、处理器系统及内存访问控制方法 Download PDFInfo
- Publication number
- CN102331977A CN102331977A CN201110264384A CN201110264384A CN102331977A CN 102331977 A CN102331977 A CN 102331977A CN 201110264384 A CN201110264384 A CN 201110264384A CN 201110264384 A CN201110264384 A CN 201110264384A CN 102331977 A CN102331977 A CN 102331977A
- Authority
- CN
- China
- Prior art keywords
- memory
- module
- priority
- strong real
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000013507 mapping Methods 0.000 claims abstract description 27
- 238000012545 processing Methods 0.000 claims abstract description 9
- 239000011159 matrix material Substances 0.000 claims description 9
- 230000003139 buffering effect Effects 0.000 claims description 5
- 230000003068 static effect Effects 0.000 claims description 5
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Multi Processors (AREA)
Abstract
本发明提供了一种内存控制器，包括优先级选择模块、仲裁模块、控制模块、内存映射模块及sram；其中，所述优先级选择模块用于选择内存的访问请求中的强实时任务进行优先处理；所述仲裁模块连接于优先级选择模块及控制模块，用于根据优先级的高低对所述强实时任务的内存访问顺序进行调度；所述内存映射模块连接于优先级选择模块、仲裁模块，用于对所述内存的访问请求的逻辑内存地址映像成内存的物理地址；所述控制模块连接于仲裁模块及内存映射模块，用于根据所述仲裁模块的调度信息及内存映射模块的内存映像的物理地址读写数据。本发明还提供一种处理器系统及内存访问控制方法。本发明能在有限制的时间内完成强实时任务，保证系统的安全性。
Description
技术领域
本发明涉及计算机数据存储控制技术领域，尤其是涉及一种内存控制器、处理器系统及内存访问控制方法。
背景技术
在计算机运行的过程中，通常会频繁地对内存进行访问，并需要设置内存控制器对内存进行控制。
随着技术的发展，运行在一块单硅片上集成系统芯片越来越大，使得芯片设计变得越来越复杂。现代的多处理器SoC(System on Chip，系统级芯片)表现出了大量的IP组件，比如流媒体硬件加速器和带有cache的处理器。这样就导致了内存通讯是动态的，并且在设计的过程中无法完全获得对内存控制的访问请求的到达时间。而对于一些任务有强实时性的要求，这个要求必须被满足以确保SoC功能的正确性。
由于这些系统内存容量要求在成本效益方面不能得到片内SRAM的满足。因此更大的内存必须被有效的利用起来，主要由于它们是SoC设计与应用中的瓶颈。在共享内存的时候有一个困难，那就是它的访问时间根据以前的请求会发生很大的改变，这样就导致了任务在共享资源时相互干扰，在后文中我们称访问内存的任务为请求者。因此，到内存的可用带宽的大小对访问的任务来说很有用处，这种带宽可以称为网络带宽，同样也依赖于通讯量。
现有的内存控制器在解决不断复杂的SoC时不但不够灵活，而且不能支持对强实时性需求的设计，也不可配置。现有的静态的内存控制器执行预先定义的时间表，这使得它们可以预见，但是同样不能适应访问流量的改变和区别关键请求者的延迟请求。其他的控制器使用动态调度，这样非常的灵活并且能够将提供的网络带宽最大化，但是很难限定需要分析的延迟时间。故现有的内存控制器无法能够实时地检测强实时任务，以保证能够在有限制的时间内完成强实时任务，保证系统的安全性。
发明内容
本发明所要解决的技术问题是：无法能够实时地检测强实时任务，以保证能够在有限制的时间内完成强实时任务，保证系统的安全性。
为解决上述技术问题，本发明采用如下技术方案：
一种内存控制器，其包括优先级选择模块、仲裁模块、控制模块、内存映射模块及sram；
其中，所述优先级选择模块用于选择内存的访问请求中的强实时任务进行优先处理；
所述仲裁模块连接于优先级选择模块及控制模块，用于根据优先级的高低对所述强实时任务的内存访问顺序进行调度；
所述内存映射模块连接于优先级选择模块、仲裁模块，用于对所述内存的访问请求的逻辑内存地址映像成内存的物理地址；
所述控制模块连接于仲裁模块及内存映射模块，用于根据所述仲裁模块的调度信息及内存映射模块的内存映像的物理地址读写数据。
进一步，在上述的内存控制器中，所述内存控制器还包括：
连接于所述内存映射模块及所述sram的数据输入缓冲模块，用于根据所述强实时任务的内存访问的物理地址进行写操作缓冲；
连接于所述sram的数据输出缓冲模块，用于对所述强实时任务的内存访问的物理地址进行读操作缓冲。
进一步，在上述的内存控制器中，所述优先级选择器还连接于内存与外界的接口。
进一步，在上述的内存控制器中，所述仲裁模块是包括多路复用器的静态优先级调度器。
本发明还提供一种处理器系统，其包括共享内存、处理器核及上述的内存控制器，所述内存控制器通过交叉开关矩阵分别连接于处理器核，所述共享内存连接于所述内存控制器，所述处理器核通过内存控制器和交叉开关矩阵向内存发送数据读请求，所述内存控制器访问内存中所需要的数据，并通过所述交叉开关矩阵向处理器核发送数据。
本发明还提供一种内存访问控制方法，所述内存访问控制方法包括：
步骤S1：选择内存的访问请求中的强实时任务进行优先处理；
步骤S2：根据优先级的高低对所述强实时任务的内存访问顺序进行调度，并对所述内存的访问请求的逻辑内存地址映像成内存的物理地址；
步骤S3：根据所述调度信息及内存映像的物理地址从sram中读写数据。
进一步，在上述的内存访问控制方法中，所述步骤S1中还包括：
判断内存的访问请求是否为强实时任务，若是，则所述访问请求优先对内存的读写操作；若否，则所述访问请求直接进入请求队列，按照先后顺序完成对内存的读写操作。
进一步，在上述的内存访问控制方法中，所述步骤S2中所述对内存访问顺序进行调度具体包括：将所述访问请求通过一多路复用器输入到访问数据队列，根据内存访问优先级的高低依次进行读/写操作。
进一步，在上述的内存访问控制方法中，所述步骤S2中映射成的内存的物理地址包括块，行和列，内存映射的交错将组的阵列映射到不同的块中。
进一步，在上述的内存访问控制方法中，所述步骤S3还包括：对所述强实时任务内存的访问请求的读/写操作进行缓存。
本发明内存控制器、处理器系统及内存访问控制方法通过设计了内存控制器结构保证了在请求者全为非强实时任务时，提供了尽量大的的网络传输带宽，提高性能；当请求者有强实时任务时，能够实时地检测强实时任务，以保证能够在有限制的时间内完成强实时任务，保证系统的安全性。
附图说明
图1为本发明内存控制器一实施例的结构示意图；
图2为本发明处理器系统的一实施例的结构示意图；
图3为本发明内存访问控制方法的流程示意图。
具体实施方式
本发明可配置的强实时性的内存控制器基于模块化的形式实现的，并且面积和请求者的数量呈线性关系，保证了在请求者全为非强实时任务时，能提供尽量大的的网络传输带宽及提高运行性能；当请求者有强实时任务时，保证强实时任务的运行时间有最大上限的延迟，从而使得该强实时任务能在有限的时间内完成，提高了系统的安全稳定性。
下面结合附图详细说明本发明的优选实施例。
请参阅图1，图1为本发明内存控制器一实施例的结构示意图。
本发明可配置的强实时性的内存控制器包括优先级选择模块10、仲裁模块20、控制模块30、内存映射模块40、数据输入缓冲模块50、数据输出缓冲模块60及sram(静态随机存取记忆体)。其中，所述优先级选择模块10用于选择内存的访问请求中的强实时任务进行优先处理，所述仲裁模块20连接于优先级选择模块10及控制模块30，用于根据优先级的高低对所述强实时任务的内存访问顺序进行调度；所述内存映射模块40，连接于优先级选择模块10、仲裁模块20及数据输入缓冲模块50，用于对所述内存的访问请求的逻辑内存地址映像成内存的物理地址；所述控制模块30连接于仲裁模块20及内存映射模块40，用于根据所述仲裁模块20的调度信息及内存映射模块40的内存映像的物理地址读写数据；所述数据输入缓冲模块50，连接于所述内存映射模块40及所述sram，用于根据所述强实时任务的内存访问的物理地址进行写操作缓冲；所述数据输出缓冲模块60，连接于所述sram，用于对所述强实时任务的内存访问的物理地址进行读操作缓冲。
具体来说，所述优先级选择器10还连接于内存与外界的接口，即为网络接口(NI)。内存的访问请求到达网络接口时(NI)，内存的访问请求经过优先级选择器10选择出强实时任务，所述强实时任务根据请其优先级被映射到请求队列中。
当访问内存的请求中有强实时任务与非强实时任务时，所述优先级选择模块10从请求任务中选择强实时任务，让进行优先完成对内存的读写；当访问请求中只有强实时任务或者只有非强实时任务时，所述优先级选择模块10不工作，以降低控制器的开销，访问请求直接进入请求队列，按照先后顺序完成对内存的访问请求，保证性能的提升。
所述仲裁模块20是包括多路复用器的静态优先级调度器，其保证优先级最高的请求者先访问，所挂起的请求被速率调节器确定及索引确定调度请求者，并根据读/写操作标识符返回到控制模块30中。
所述仲裁模块20和控制模块30是可分析的仲裁器和控制器，在对有优先级高低的强实时任务调度是非常重要的，它的目的是为了能够对优先级高低的强实时任务有动态的调度作用。它们可以确保优先级最高的任务首先完成对内存的访问，并且及时的返回所需要的数据。
所述仲裁模块20和控制模块30的作用有以下4个原因：1)它利用控制模块将对内存的访问请求者分开；2)仲裁模块确保了可分配的带宽和强实时任务的最大延迟上限；3)仲裁模块可以利用优先级将延迟和速率分开；4)RTL实现的代价比较低并且能够运行在比较高的速度下。
本发明还提供一种处理器系统，请参阅图2，图2是本发明处理器系统的一实施例的结构示意图。
所述处理器系统是多核处理器的基本结构，其包括上述内存控制器1、共享内存2、处理器核3、4，所述内存控制器1通过交叉开关矩阵5(crossbar)分别连接于处理器核3、4，所述共享内存2连接于内存控制器1。
所述处理器核3、4均带有自己的数据cache和指令cache。所述交叉开关矩阵5的目的就是为了能够保证强实时性的实施更为方便可靠。当处理器核3需要读一个数据，该数据如果在本地的数据cache中有的话，就会由cache为处理器核提供所需要的数据。如果本地cache中不存在该数据，处理器核3就会通过内存控制器1和交叉开关矩阵5向内存发送数据读请求。内存控制器1去访问内存中所需要的数据，然后通过交叉开关矩阵5向处理器核3发送数据。
同理，处理器核4内存访问的过程同上。
本发明还提供一种内存访问控制方法，请参阅图3，图3为本发明内存访问控制方法的流程示意图。
所述内存访问控制方法包括以下步骤：
步骤S1：选择内存的访问请求中的强实时任务进行优先处理；
步骤S2：根据优先级的高低对所述强实时任务的内存访问顺序进行调度，并对所述内存的访问请求的逻辑内存地址映像成内存的物理地址；
步骤S3：根据所述调度信息及内存映像的物理地址从sram中读写数据。
上述步骤S1中还包括判断内存的访问请求是否为强实时任务，若是，则所述访问请求优先对内存的读写操作；若否，则所述访问请求直接进入请求队列，按照先后顺序完成对内存的读写操作。
对每一个请求者来说，优先级选择模块会先判断该请求的优先级是否是很高的，是否是强实时的请求，然后发送信号以访问请求的大小在队列的头部，确定它是读操作还是写操作。
上述步骤S2中，所述对内存访问顺序进行调度具体包括：将所述访问请求通过一多路复用器输入到访问数据队列，根据内存访问优先级的高低依次进行读/写操作。
这样保证了优先级最高的请求者先访问，它所挂起的请求被速率调节器确定。索引确定调度请求者，然后根据读/写操作标识符返回到控制器中。
上述步骤S2中，所述映射成的内存的物理地址包括块，行和列，内存映射的交错将组的阵列映射到不同的块中。
所述步骤S3还包括：对所述强实时任务内存的访问请求的读/写操作进行缓存。
这里缓冲设计的主要目的就是为了能够提高系统数据访问的速率。当面对的应用不是强实时性时，缓存被配置使用，对待大量的内存访问请求时，就可以利用流水线的形式进行，保证更高的性能。
相比于现有技术，本发明内存控制器、处理器系统及内存访问控制方法通过设计了内存控制器结构保证了在请求者全为非强实时任务时，提供了尽量大的的网络传输带宽，提高性能；当请求者有强实时任务时，能够实时地检测强实时任务，以保证能够在有限制的时间内完成强实时任务，保证系统的安全性。这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。
Claims (10)
1.一种内存控制器，其特征在于，其包括优先级选择模块、仲裁模块、控制模块、内存映射模块及sram；
其中，所述优先级选择模块用于选择内存的访问请求中的强实时任务进行优先处理；
所述仲裁模块连接于优先级选择模块及控制模块，用于根据优先级的高低对所述强实时任务的内存访问顺序进行调度；
所述内存映射模块连接于优先级选择模块、仲裁模块，用于对所述内存的访问请求的逻辑内存地址映像成内存的物理地址；
所述控制模块连接于仲裁模块及内存映射模块，用于根据所述仲裁模块的调度信息及内存映射模块的内存映像的物理地址读写数据。
2.根据权利要求1所述的内存控制器，其特征在于，所述内存控制器还包括：
连接于所述内存映射模块及所述sram的数据输入缓冲模块，用于根据所述强实时任务的内存访问的物理地址进行写操作缓冲；
连接于所述sram的数据输出缓冲模块，用于对所述强实时任务的内存访问的物理地址进行读操作缓冲。
3.根据权利要求1所述的内存控制器，其特征在于，所述优先级选择器还连接于内存与外界的接口。
4.根据权利要求1所述的内存控制器，其特征在于，所述仲裁模块是包括多路复用器的静态优先级调度器。
5.一种处理器系统，其特征在于，其包括共享内存、处理器核及如权利要求1-4任一项所述的内存控制器，所述内存控制器通过交叉开关矩阵分别连接于处理器核，所述共享内存连接于所述内存控制器，所述处理器核通过内存控制器和交叉开关矩阵向内存发送数据读请求，所述内存控制器访问内存中所需要的数据，并通过所述交叉开关矩阵向处理器核发送数据。
6.一种内存访问控制方法，其特征在于，所述内存访问控制方法包括：
步骤S1：选择内存的访问请求中的强实时任务进行优先处理；
步骤S2：根据优先级的高低对所述强实时任务的内存访问顺序进行调度，并对所述内存的访问请求的逻辑内存地址映像成内存的物理地址；
步骤S3：根据所述调度信息及内存映像的物理地址从sram中读写数据。
7.根据权利要求6所述的内存访问控制方法，其特征在于，所述步骤S1中还包括：
判断内存的访问请求是否为强实时任务，若是，则所述访问请求优先对内存的读写操作；若否，则所述访问请求直接进入请求队列，按照先后顺序完成对内存的读写操作。
8.根据权利要求6所述的内存访问控制方法，其特征在于，所述步骤S2中所述对内存访问顺序进行调度具体包括：将所述访问请求通过一多路复用器输入到访问数据队列，根据内存访问优先级的高低依次进行读/写操作。
9.根据权利要求6所述的内存访问控制方法，其特征在于，所述步骤S2中映射成的内存的物理地址包括块，行和列，内存映射的交错将组的阵列映射到不同的块中。
10.根据权利要求6所述的内存访问控制方法，其特征在于，所述步骤S3还包括：对所述强实时任务内存的访问请求的读/写操作进行缓存。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110264384A CN102331977A (zh) | 2011-09-07 | 2011-09-07 | 内存控制器、处理器系统及内存访问控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110264384A CN102331977A (zh) | 2011-09-07 | 2011-09-07 | 内存控制器、处理器系统及内存访问控制方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102331977A true CN102331977A (zh) | 2012-01-25 |
Family
ID=45483758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110264384A Pending CN102331977A (zh) | 2011-09-07 | 2011-09-07 | 内存控制器、处理器系统及内存访问控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102331977A (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014101498A1 (zh) * | 2012-12-26 | 2014-07-03 | 华为技术有限公司 | 压缩内存访问控制方法、装置及系统 |
| CN103914412A (zh) * | 2013-01-09 | 2014-07-09 | 国际商业机器公司 | 用于存储设备中的流量优先化的方法，存储设备以及存储系统 |
| CN104169891A (zh) * | 2013-10-29 | 2014-11-26 | 华为技术有限公司 | 一种访问内存的方法及设备 |
| CN104346234A (zh) * | 2013-08-09 | 2015-02-11 | 华为技术有限公司 | 一种内存访问的方法、设备及系统 |
| CN105426324A (zh) * | 2014-05-29 | 2016-03-23 | 展讯通信（上海）有限公司 | 终端设备的内存访问控制方法与装置 |
| CN105912270A (zh) * | 2016-04-12 | 2016-08-31 | 上海交通大学 | 一种面向pm的访存请求解析装置与方法 |
| WO2018041074A1 (zh) * | 2016-08-31 | 2018-03-08 | 华为技术有限公司 | 一种内存设备的访问方法、装置和系统 |
| CN109144725A (zh) * | 2018-08-02 | 2019-01-04 | 北京达佳互联信息技术有限公司 | 文件处理方法、装置、电子设备及存储介质 |
| CN111176559A (zh) * | 2015-12-04 | 2020-05-19 | 成都华为技术有限公司 | 数据写入方法及装置、双活系统 |
| CN112100090A (zh) * | 2020-09-16 | 2020-12-18 | 浪潮(北京)电子信息产业有限公司 | 数据访问请求处理方法、装置、介质及内存映射控制器 |
| CN114398182A (zh) * | 2022-01-21 | 2022-04-26 | 支付宝(杭州)信息技术有限公司 | 用于对gpu显存复用方案进行优化的方法及装置 |
| WO2022204897A1 (zh) * | 2021-03-29 | 2022-10-06 | 华为技术有限公司 | 一种闪存访问方法及装置 |
| CN115186251A (zh) * | 2022-09-09 | 2022-10-14 | 北京紫光芯能科技有限公司 | 一种矩阵网络的验证方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1952916A (zh) * | 2006-11-28 | 2007-04-25 | 北京中星微电子有限公司 | 一种内存访问仲裁装置和方法 |
| CN101510181A (zh) * | 2009-03-19 | 2009-08-19 | 北京中星微电子有限公司 | 一种总线仲裁方法和总线仲裁装置 |
| US20100153636A1 (en) * | 2008-12-12 | 2010-06-17 | Sunplus Technology Co., Ltd. | Control system and method for memory access |
-
2011
- 2011-09-07 CN CN201110264384A patent/CN102331977A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1952916A (zh) * | 2006-11-28 | 2007-04-25 | 北京中星微电子有限公司 | 一种内存访问仲裁装置和方法 |
| US20100153636A1 (en) * | 2008-12-12 | 2010-06-17 | Sunplus Technology Co., Ltd. | Control system and method for memory access |
| CN101510181A (zh) * | 2009-03-19 | 2009-08-19 | 北京中星微电子有限公司 | 一种总线仲裁方法和总线仲裁装置 |
Non-Patent Citations (1)
| Title |
|---|
| 高磊等: "基于Linux任务优先级的实时性改进的研究", 《计算机与现代化》 * |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103902467B (zh) * | 2012-12-26 | 2017-02-22 | 华为技术有限公司 | 压缩内存访问控制方法、装置及系统 |
| WO2014101498A1 (zh) * | 2012-12-26 | 2014-07-03 | 华为技术有限公司 | 压缩内存访问控制方法、装置及系统 |
| CN103914412A (zh) * | 2013-01-09 | 2014-07-09 | 国际商业机器公司 | 用于存储设备中的流量优先化的方法，存储设备以及存储系统 |
| US9772891B2 (en) | 2013-08-09 | 2017-09-26 | Huawei Technologies Co., Ltd. | Memory access method, device, and system |
| CN104346234A (zh) * | 2013-08-09 | 2015-02-11 | 华为技术有限公司 | 一种内存访问的方法、设备及系统 |
| WO2015018351A1 (zh) * | 2013-08-09 | 2015-02-12 | 华为技术有限公司 | 一种内存访问的方法、设备及系统 |
| CN104346234B (zh) * | 2013-08-09 | 2017-09-26 | 华为技术有限公司 | 一种内存访问的方法、设备及系统 |
| WO2015061970A1 (zh) * | 2013-10-29 | 2015-05-07 | 华为技术有限公司 | 一种访问内存的方法及设备 |
| CN104169891B (zh) * | 2013-10-29 | 2017-07-21 | 华为技术有限公司 | 一种访问内存的方法及设备 |
| CN104169891A (zh) * | 2013-10-29 | 2014-11-26 | 华为技术有限公司 | 一种访问内存的方法及设备 |
| CN105426324A (zh) * | 2014-05-29 | 2016-03-23 | 展讯通信（上海）有限公司 | 终端设备的内存访问控制方法与装置 |
| CN105426324B (zh) * | 2014-05-29 | 2018-04-27 | 展讯通信（上海）有限公司 | 终端设备的内存访问控制方法与装置 |
| CN111176559B (zh) * | 2015-12-04 | 2023-07-11 | 成都华为技术有限公司 | 数据写入方法及装置、双活系统 |
| CN111176559A (zh) * | 2015-12-04 | 2020-05-19 | 成都华为技术有限公司 | 数据写入方法及装置、双活系统 |
| CN105912270A (zh) * | 2016-04-12 | 2016-08-31 | 上海交通大学 | 一种面向pm的访存请求解析装置与方法 |
| CN105912270B (zh) * | 2016-04-12 | 2019-01-18 | 上海交通大学 | 一种面向pm的访存请求解析装置与方法 |
| WO2018041074A1 (zh) * | 2016-08-31 | 2018-03-08 | 华为技术有限公司 | 一种内存设备的访问方法、装置和系统 |
| CN109144725A (zh) * | 2018-08-02 | 2019-01-04 | 北京达佳互联信息技术有限公司 | 文件处理方法、装置、电子设备及存储介质 |
| CN109144725B (zh) * | 2018-08-02 | 2020-11-17 | 北京达佳互联信息技术有限公司 | 文件处理方法、装置、电子设备及存储介质 |
| CN112100090A (zh) * | 2020-09-16 | 2020-12-18 | 浪潮(北京)电子信息产业有限公司 | 数据访问请求处理方法、装置、介质及内存映射控制器 |
| WO2022204897A1 (zh) * | 2021-03-29 | 2022-10-06 | 华为技术有限公司 | 一种闪存访问方法及装置 |
| CN114398182A (zh) * | 2022-01-21 | 2022-04-26 | 支付宝(杭州)信息技术有限公司 | 用于对gpu显存复用方案进行优化的方法及装置 |
| CN115186251A (zh) * | 2022-09-09 | 2022-10-14 | 北京紫光芯能科技有限公司 | 一种矩阵网络的验证方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102331977A (zh) | 内存控制器、处理器系统及内存访问控制方法 | |
| US8321614B2 (en) | Dynamic scheduling interrupt controller for multiprocessors | |
| CN102609312B (zh) | 基于公平性考虑的短作业优先内存请求调度方法 | |
| KR102774240B1 (ko) | 동적 뱅크-별 및 모든-뱅크 리프레시 | |
| US8473661B2 (en) | System and method for providing multi-process protection using direct memory mapped control registers | |
| KR101324923B1 (ko) | 다수의 가상 큐를 갖는 어드레스 변환 유닛 | |
| KR101557090B1 (ko) | 이종 소스들에 대한 계층적인 메모리 중재 기법 | |
| US9304920B2 (en) | System and method for providing cache-aware lightweight producer consumer queues | |
| US11995351B2 (en) | DMA engines configured to perform first portion data transfer commands with a first DMA engine and second portion data transfer commands with second DMA engine | |
| US10613764B2 (en) | Speculative hint-triggered activation of pages in memory | |
| CN106250348B (zh) | 一种基于gpu访存特性的异构多核架构缓存管理方法 | |
| CN104461957A (zh) | 一种异构多核cpu共享片上高速缓存的方法及装置 | |
| CN103150216B (zh) | 一种SoC集成的多端口DDR2/3调度器及调度方法 | |
| CN102521049A (zh) | 多核间内存调度方法 | |
| CN115563053A (zh) | 高性能片上内存控制器及其执行的方法 | |
| CN103838513A (zh) | 内存读写的动态控制方法及装置 | |
| US8972693B2 (en) | Hardware managed allocation and deallocation evaluation circuit | |
| Zou et al. | DirectNVM: Hardware-accelerated NVMe SSDs for high-performance embedded computing | |
| Hameed et al. | Architecting on-chip DRAM cache for simultaneous miss rate and latency reduction | |
| Ausavarungnirun | Techniques for shared resource management in systems with throughput processors | |
| US20170192720A1 (en) | Prioritization of order ids in dram scheduling | |
| CN103678202A (zh) | 一种多核处理器的dma控制器 | |
| US8856459B1 (en) | Matrix for numerical comparison | |
| Hahm et al. | Memory Access Scheduling for a Smart TV | |
| Fu et al. | Direct distributed memory access for CMPs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120125 |