[go: up one dir, main page]

CN102280461A - 半导体装置、照相机模块及半导体装置的制造方法 - Google Patents

半导体装置、照相机模块及半导体装置的制造方法 Download PDF

Info

Publication number
CN102280461A
CN102280461A CN2011101534888A CN201110153488A CN102280461A CN 102280461 A CN102280461 A CN 102280461A CN 2011101534888 A CN2011101534888 A CN 2011101534888A CN 201110153488 A CN201110153488 A CN 201110153488A CN 102280461 A CN102280461 A CN 102280461A
Authority
CN
China
Prior art keywords
mentioned
layer
semiconductor device
substrate
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101534888A
Other languages
English (en)
Inventor
谷田一真
山口直子
本乡悟史
沼田英夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102280461A publication Critical patent/CN102280461A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种半导体装置，根据实施方式，具备：半导体基板；活性层，形成在上述半导体基板的一个面上；布线层，形成在上述活性层上，在不与上述活性层接触的面侧具有形成为凸部的布线；绝缘层，形成在上述布线层上，以使该绝缘层具有凹部；埋层，设在上述绝缘层的凹部上；接合层，设在上述绝缘层及上述埋层上；和基板，与上述接合层接合，以使该基板对置于上述半导体基板的上述一个面。

Description

半导体装置、照相机模块及半导体装置的制造方法
本申请享受2010年6月9日提出申请的日本专利申请号2010-131803的优先权的利益，在本申请中应用该日本专利申请的全部内容。
技术领域
本发明一般而言涉及半导体装置、照相机模块及半导体装置的制造方法。
背景技术
对于表面照射型图像传感器，设想了在半导体基板的背面设有光电二极管的受光面的背面照射型图像传感器。在背面照射型图像传感器中，由于不需要在受光面形成布线及多余的膜，所以能够得到比表面照射型图像传感器高的感度。此时，为了将入射到背面的光高效率地收集到光电二极管，需要对半导体基板进行薄型化。半导体基板的厚度例如在入射可视光的情况下需要比20μm薄，以使得直到在受光面产生的电荷扩散而被收集到光电二极管为止分辨率不会受损。
这样的背面照射型图像传感器例如通过以下的方法形成。首先，准备在表面上形成有光电二极管或集成电路的半导体基板。并且，使大致同径的支撑基板接合到半导体基板的表面侧上。该支撑基板作为在从半导体基板的背面侧到光电二极管附近进行薄化并形成受光面时的加强体发挥功能。接着，在受光面上设置防反射膜、滤色器及聚光用微透镜等。
进而，将与形成在半导体基板上的集成电路电连接的电极部形成在半导体基板的背面之后，将半导体基板与支撑基板的接合体通过切割刀片切削并分割。将分割后的芯片与陶瓷封装等粘接，通过引线接合将芯片的电极部与形成在陶瓷封装上的布线电连接。这样，形成如下半导体装置：具有作为背面照射型图像传感器的功能，即，接受从背面照射的光及电子等的能量线并收集到光电二极管中。
在上述半导体装置中，从半导体基板的背面朝向形成有表面的光电二极管的层进行薄化。此时，通过机械磨削或化学机械研磨(ChemicalMechanical Polishing：CMP)薄化到中途。但是，为了高效率地将能量线收集到光电二极管中，半导体基板最好尽可能作薄。
但是，通过使半导体基板变薄，在形成向半导体基板的表面的集成电路(由金属布线及绝缘膜构成)时，残留的残留应力集中在半导体基板与支撑基板的接合面侧。因而，半导体基板与支撑基板的接合最好使用减小残留应力的影响那样的接合方法来实施。此外，当在半导体基板的背面上形成电极时需要高温过程。因而，半导体基板与支撑基板的接合方法优选的是不经由有机材料的方法。根据以上，作为半导体基板与支撑基板的接合方式，最好直接将半导体基板的表面部(绝缘膜)与支撑基板的表面部(绝缘膜或例如硅)使用直接接合方式进行连接。
此外，当准备在表面上形成有光电二极管或集成电路的半导体基板时，为了确认晶片内的芯片的电气性能，最好进行通过探测器的电气测试。因此，形成在表面上的集成电路的最上层的布线最好由铝(Al)或其合金(Al-Si、Al-Si-Cu)构成。
在以往技术中，Al布线图案以凸形状形成。因而，在使支撑基板表面场的绝缘膜较厚且在支撑晶片的贴合前使用CMP而平坦化的情况下，未消除Al布线带来的凹凸，在接合界面形成间隙(未接合部)而残留。特别是，在直接接合方式中，如果存在凹凸，则形成未接合部的可能性变高。在将半导体基板薄化时，通过未接合部，存在发生半导体基板与支撑基板的分离、半导体基板的断裂等、半导体装置生成的成品率下降的可能性。此外，通过未接合部，存在较薄的半导体基板变形、受光面畸变、摄像特性变差的可能性。
发明内容
(技术结构)
本技术方案的半导体装置具备：半导体基板；形成在半导体基板的一个面上的活性层；和形成在活性层上、在不与活性层接触的面侧具有形成为凸部的布线的布线层。此外，本实施方式的半导体装置在布线层上形成有具有凹部而形成的绝缘层。此外，本实施方式的半导体装置在绝缘层的凹部上设有埋层，在绝缘层及埋层上设有接合层。并且，本实施方式的半导体装置具备与接合层接合的基板，以使该基板对置于半导体基板的上述一个面。
(效果)
在本实施方式的半导体装置中，能够防止活性层、多层布线、布线等的断裂，实现成品率提高。此外，使受光面的翘曲、畸变减轻，摄像特性提高。
附图说明
图1是表示有关第1实施方式的半导体装置的截面的一例的概略图。
图2A～图2I是表示第1实施方式的半导体装置的制造工序的一例的图。
图3是表示有关第2实施方式的半导体装置的截面的一例的概略图。
图4A～图4I是表示第2实施方式的半导体装置的制造工序的一例的图。
图5是表示有关第3实施方式的照相机模块的截面的一例的概略图。
图6是表示有关第4实施方式的照相机模块的截面的一例的概略图。
图7是表示有关第5实施方式的晶片的截面的一例的概略图。
图8A～图8G是表示第5实施方式的晶片的制造工序的一例的图。
具体实施方式
以下，参照附图，详细地说明有关实施方式的半导体装置、照相机模块及半导体装置的制造方法。另外，并不通过这些实施方式限定本发明。
(第1实施方式)
图1是表示有关第1实施方式的半导体装置1的截面的一例的概略图。本实施方式的半导体装置1构成为背面照射型图像传感器，该背面照射型图像传感器通过形成在表面侧的光电二极管而检测从背面接受的光。
如图1所示，本实施方式的半导体装置1具备形成有光电二极管4及晶体管(省略图示)的活性层3。活性层3是形成有光电二极管4及晶体管(省略图示)的半导体基板。在活性层3的第1面侧(半导体基板的表面侧)，形成有多层布线层(布线层)5，在多层布线层5的最上层(在图1中是多层布线层5的最下部)形成有布线6。布线6由绝缘层7覆盖。在绝缘层7之上(在图1中为绝缘层7之下)，形成有接合层9，经由接合层9将绝缘层7与支撑基板10接合。此外，在绝缘层7与接合层9之间，在一部分区域中形成有埋层8。
在活性层3的第2面侧(半导体基板的背侧)，形成有接受光或电子等的能量线并收集到光电二极管4中的受光面11，此外还形成有包括滤色器14的滤色器层15。在滤色器层15的上部(第2面侧)，形成有微透镜16。此外，在图1的右侧的上部，设有将活性层3及多层布线层5贯通的开口12，在开口12的下部形成有电极13。
图2A～图2I是表示本实施方式的半导体装置1的制造工序的一例的图。在图2A～图2I中，表示各工序中的半导体装置1的截面的概况。另外，图中用相同的标号表示的部分表示相同或对应的部分。以下，使用图2A～图2I说明本实施方式的半导体装置1的制造工序。
首先，在图2A所示的第1工序中，准备在第1面侧具备形成有光电二极管4及晶体管(省略图示)的活性层3的半导体基板2。作为半导体基板2，使用怎样的材质的基板都可以，但例如可以使用硅基板等。
在图2B所示的第2工序中，在活性层3上使用规定的图案的掩模(省略了图示)通过溅镀法、CVD(Chemical Vapor Deposition，化学气相沉积)法、蒸镀法或镀层法等形成由金属材料或绝缘材料等构成的多层布线层5。
作为构成多层布线层5的金属材料，例如可以将高阻抗金属材料(Ti、TiN、TiW、Ni、Cr、TaN、CoWP等)或低阻抗金属材料(Al、Al-Cu、Al-Si-Cu、Cu、Au、Ag等)等以单一或多层堆叠的状态使用。此外，构成多层布线层5的绝缘材料通过例如CVD法、旋转涂覆(spin coat)法或喷涂(spray coat)法形成。作为构成多层布线层5的绝缘材料，可以将例如硅氧化膜(SiO2)、硅氮化膜(SiNX)、SiOF(Fluorine-doped SiO2，含氟氧化硅)膜、多孔SiOC(Carbon-doped SiO2，掺碳二氧化硅)膜、聚酰亚胺膜、BCB(苯并环丁烯)膜、环氧树脂膜等以单一或多层堆叠的状态使用。另外，在图2B中表示了多层布线层5是2层的例子，但也可以形成为3层以上。
此外，在多层布线层5之上形成与多层布线层5电连接的布线6。布线6通过将例如高阻抗金属材料(Ti、TiN、TiW、Ni、Cr、TaN、CoWP等)或低阻抗金属材料(Al、Al-Cu、Al-Si-Cu、Cu、Au、Ag等)单一或多层地堆叠而形成。布线6在多层布线层5上的一部分区域中形成为凸状的形状。
在图2C所示的第3工序中，在多层布线层5及布线6上，通过CVD法、旋转涂覆法或喷涂法形成绝缘层7。绝缘层7通过将例如硅氧化膜(SiO2)、硅氮化膜(SiNX)、氮氧化硅膜(SiON)、SiOF膜、多孔SiOC膜、聚酰亚胺膜、BCB(苯并环丁烯)膜、环氧树脂膜等以单一或多层堆叠而形成。此时，绝缘层7的表面在布线6上为凸部，在其以外为凹部。
在图2D所示的第4工序中，在绝缘层7上形成埋层8。此时，埋层8形成在绝缘层7上的凹部及凸部之上。埋层8以单一或多层堆叠例如高阻抗金属材料(Ti、TiN、TiW、Ni、Cr、TaN、CoWP等)或低阻抗金属材料(Al、Al-Cu、Al-Si-Cu、Cu、Au、Ag等)的状态形成。
接着，在图2E所示的第5工序中，对形成在绝缘膜7上的埋层8从与绝缘层7不接触的露出的一侧通过化学机械研磨进行薄化。此时，如果使埋层8为金属材料，则与绝缘层7的CMP率的选择比变高，并能够将埋层8除去以使得仅绝缘层7的凹部残留(将绝缘层7的凸部上的埋层8除去)。
在绝缘层7的表面是具有凸部和凹部的形状(不是平坦的)的情况下，如果与支撑基板10等的其他基板接合，则有可能形成未接合部。如果存在未接合部，则在对半导体基板进行薄化时，有可能发生半导体基板与其他基板的分离、或较薄的半导体基板的断裂等。因而，在本实施方式中，使用埋层8将绝缘层7的表面平坦化。
接着，在图2F所示的第6工序中，在绝缘层7及埋层8上，通过CVD法、旋转涂覆法或喷涂法等形成接合层9。接合层9以单一或多层堆叠例如硅氧化膜(SiO2)、硅氮化膜(SiNX)、SiOF膜、多孔SiOC膜、聚酰亚胺膜、BCB(苯并环丁烯)膜、环氧树脂膜等的状态构成。此外，根据需要，通过化学机械研磨等对接合层9的表面进行平坦化。
在图2G所示的第7工序中，在接合层9上贴合与半导体基板2大致相同大小的支撑基板10。此时，可以使接合层9与支撑基板10的表面直接贴合。此外，也可以经由金(Au)、铜(Cu)、锡(Sn)或其合金等的金属膜(图示省略)贴合。支撑基板10通过怎样的材质构成都可以，但例如由硅(Si)、砷化镓(GaAs)、硼硅玻璃、石英玻璃、苏打石灰玻璃、环氧树脂、聚酰亚胺树脂等构成。
另外，在将接合层9与支撑基板10的表面直接接合的情况下，通过接合层9的表面及支撑基板10的表面的清洗工序(未图示)，将表面的碳等的有机物或Cu或Al等的金属污染物除去。清洗工序可以是例如丙酮或乙醇、臭氧水(O3)等的有机清洗、或氢氟酸(HF)、稀氢氟酸(DHF)、硫酸过氧化氢水、氨过氧化氢水、盐酸过氧化氢水等的酸碱清洗等的湿式过程。此外，也可以是由氢、氮、氧、一氧化二氮(N2O)、氩、氦等的单一气体或多种气体所激励的等离子处理等的干式过程。清洗工序也可以是湿式过程与干式过程的组合，优选处理接合层9和支撑基板10的表面的两面，但也可以仅处理某一面。
在图2H所示的第8工序中，对半导体基板2从第2面(背面)通过机械磨削、化学机械研磨、湿式蚀刻、干式蚀刻法进行薄化，在薄化后在活性层3的光电二极管4的上部形成受光面11。此时，半导体基板2被薄化到能够使照射到受光面11的光或电子等的能量线被形成在第1面侧的活性层3中的光电二极管4收集的厚度。例如在收集可视光的情况下，优选的是薄化到20μm以下的厚度。
在图2I所示的第9工序中，从半导体基板2的第2面侧设置开口12，以使其将活性层3及多层布线5贯通。开口12例如使用规定的图案的掩模(图示省略)通过等离子蚀刻法形成。由此，在开口12的下部，布线6的一部分露出，露出的部分形成为电极13。在将活性层3除去的等离子蚀刻中，例如在活性层3由硅(Si)形成的情况下可以使用SF6、O2、Ar的混合气体。此外，在将多层布线层5除去的等离子蚀刻中，例如在多层布线层5是SiO2膜或SiNX膜的情况下可以使用C5F8、O2、Ar的混合气体。
此外，可以在开口12的侧壁上通过CVD法、旋转涂覆法或喷涂法等形成绝缘膜(图示省略)。开口12的侧壁的绝缘膜例如可以使用硅氧化膜(SiO2)、硅氮化膜(SiNX)、SiOF膜、多孔SiOC膜、聚酰亚胺膜、BCB(苯并环丁烯)膜、环氧树脂膜等。
在以上的第1工序～第9工序后，在半导体基板2的第2面(与活性层3的多层布线层5接触的面相反的面)侧形成滤色器层15及微透镜16，得到图1所示的半导体装置。另外，这里在形成滤色器14及微透镜16前设置开口12，但并不限定于此，开口12也可以在形成滤色器14及微透镜16之后设置。
这样，在本实施方式中，在半导体基板2的第1面侧的活性层3上形成多层布线层5和布线6、在多层布线层5及布线6上形成绝缘层7后，在绝缘层7上形成埋层8。并且，在将绝缘层7的凹部以外的埋层8除去后，在绝缘层7及埋层8上设置接合层9，将接合层9与支撑基板10接合，以使其对置于半导体基板2的第1面，并且从半导体基板2的第2面侧将半导体基板2薄化。因此，在与支撑基板10的接合界面上不会产生间隙，能够防止活性层3及多层布线5及布线6的断裂，成品率提高。此外，由于不会在与支撑基板10的接合界面上产生间隙，所以减少了受光面11的翘曲及畸变，摄像特性提高。
进而，除了上述的基本效果以外，通过以金属材料构成埋层8，从而在以化学机械研磨对凹部以外的埋层8进行除去时，绝缘层7与埋层8成为高选择比，能够用绝缘层7实现研磨停止，所以与对绝缘层7进行平坦化的情况相比，贴合前的表面的平坦化变得容易。在没有设置埋层8的情况下，需要将绝缘层7尽可能平坦化，需要使绝缘层7的材质为容易平坦化的材质，但在本实施方式中，通过设置埋层8，为了实施平坦化，绝缘层7自身不需要是容易平坦化的材质。因此，绝缘层7的材质的选择分支变宽，制造工序变得容易。
另外，在本实施方式中，作为半导体装置1以背面照射型图像传感器为例进行了说明，但在本实施方式中所述的使用了埋层8的平坦化也能够适用于背面照射型图像传感器以外的要求表面的平坦化的半导体装置。例如，在将器件晶片层叠的情况下，如果对层叠的晶片的表面进行本实施方式中所述的使用了埋层8的平坦化，则不会在晶片间的接合界面上产生间隙，能够防止晶片的分离或断裂等。
此外，在本实施方式中，通过将由布线6在绝缘层7上产生的凹部用埋层8填埋而将绝缘层7的表面平坦化，但也可以通过将由于布线6以外的原因而在绝缘层7上产生的表面的凹部用埋层8填埋从而将绝缘层7的表面平坦化。
(第2实施方式)
图3是表示有关第2实施方式的半导体装置21的截面的一例的概略图。本实施方式的半导体装置21构成为背面照射型图像传感器，该背面照射型图像传感器通过形成在表面侧的光电二极管来检测从背面接受的光。
本实施方式的半导体装置21的结构除了在第1实施方式的半导体装置1中追加阻挡层22以外与第1实施方式的半导体装置1的结构是同样的。如图3所示，本实施方式的半导体装置21在埋层8与绝缘层7之间、以及绝缘层7的凸部与接合层9之间形成有阻挡层22。对与第1实施方式具有同样的功能的组件，赋予与第1实施方式相同的标号而省略说明。以下，说明与第1实施方式不同的部分。
图4A～图4I是表示本实施方式的半导体装置21的制造工序的一例的图。在图4A～图4I中，表示各工序中的半导体装置21的截面的概况。另外，图中用相同的标号表示的部分表示相同或对应的部分。以下，使用图4A～图4I说明本实施方式的半导体装置21的制造工序。
图4A所示的第1工序、图4B所示的第2实施工序分别与第1实施方式的第1工序、第2工序是同样的。
在第2工序之后，如图4C所示，作为第3工序，首先与第1实施方式同样，在多层布线层5及布线6上，通过CVD法、旋转涂覆法或喷涂法形成绝缘层7。然后，在绝缘层7上形成阻挡层22。作为绝缘层7，可以使用与第1实施方式同样的材质，但绝缘层7使用与阻挡层不同的材质。例如在将阻挡层22形成为硅氮化膜(SiNX)的情况下，绝缘层7为硅氮化膜(SiNX)以外的材质。
接着，如图4D所示，在第4工序中，在阻挡层22上通过CVD法、旋转涂覆法或喷涂法等形成埋层8。在本实施方式中，作为埋层8，使用例如硅氧化膜(SiO2)、氮氧化硅膜(SiON)、SiOF膜、多孔SiOC膜等。
在图4E所示的第5工序中，对形成在阻挡层22上的埋层8从与阻挡层22不接触的露出侧通过化学机械研磨进行薄化。此时，埋层8(例如SiO2膜或SiON膜)相对于作为阻挡层22的硅氮化膜CMP率足够高(选择比较大)，所以能够将埋层8除去以使得埋层8仅残留在阻挡层22的凹部。因此，阻挡层22优选的是使用相对埋层8CMP率足够高的材质。
接着，在图4F所示的第6工序中，在阻挡层22及埋层8上通过CVD法、旋转涂覆法或喷涂法形成接合层9。接合层9的材质与第1实施方式是同样的。此外，根据需要通过化学机械研磨等对接合层9的表面进行平坦化。
以后的图4G、图4H、图4I所示的第7工序～第9工序与第1实施方式的第7工序～第9工序是同样的。并且，与第1实施方式同样地，形成滤色器层14及微透镜16，得到图3所示的半导体装置21。
这样，在本实施方式中，在绝缘层7上设置由硅氮化物构成的阻挡层22，使埋层8用以硅氧化物为主成分的绝缘膜构成。因此，在对绝缘层7的凹部以外的埋层8进行去除的化学机械研磨时，阻挡层22与埋层8成为高选择比，能够用阻挡层22的硅氮化膜使研磨停止，所以平坦化变得容易。因而，不会在与支撑基板10的接合界面上产生间隙，防止活性层3及多层布线层5及布线6的断裂，机械的可靠性及摄像特性进一步提高。此外，由于能够在埋层8中使用绝缘材料，所以与第1实施方式相比，布线6的绝缘性进一步提高，电气可靠性提高。
(第3实施方式)
图5是表示有关第3实施方式的照相机模块31的截面的一例的概略图。本实施方式的照相机模块31具有QFP(Quad Flat Package，四列扁平封装)型的封装形态，作为其主要部具备第1实施方式的半导体装置1。在图5中，半导体装置1简略化表示，由具有光电二极管等的受光元件及滤色器、微透镜的受光部32、包括周边电路(省略图示)及布线层(省略图示)的器件层33、和支撑基板10构成。
半导体装置1粘接在矩形且具有环状的外部端子针34的陶瓷封装35的岛部36上。金属线37将半导体装置1的电极部(省略图示)与形成在陶瓷封装35上的布线38电连接。在半导体装置1上，配置有用来保护受光部32不受损伤或尘埃影响的光透射性保护部件39。光透射性保护部件39经由粘接件(省略图示)与陶瓷封装35的表面相粘接。在光透射性保护部件39与受光部32之间设有间隙(空腔)40，以便不损害受光部32上的微透镜的聚光效果。照相机模块31例如安设在配置于摄像装置的基板(省略图示)上的插座(省略图示)中，半导体装置1经由金属线37及布线38、外部端子针34与基板(省略图示)电连接。
在这样的照相机模块31中，将从摄像对象物到来的光用透镜(省略图示)聚光，并通过受光部32接受该聚光后的光。对由受光部32接受的光进行光电变换，将其输出作为传感器信号输入给形成在有源区域中的控制IC(未图示)。控制IC包括数字信号处理器，通过其对传感器信号进行处理，制作静止图像或运动图像的数据，并经由金属线37及外部端子针34输出给基板(省略图示)。基板与未图示的存储装置或显示装置连接，将静止图像或运动图像的数据存储在存储装置中或显示到显示装置上。
另外，在本实施方式中，照相机模块31具备第1实施方式的半导体装置1，但也可以代替第1实施方式的半导体装置1而具备第2实施方式的半导体装置21。进而，在本实施方式中，照相机模块31具有QFP(Quad FlatPackage)型的封装形态，但也可以具有LGA(Land Grid Array，焊盘栅格阵列)或BGA(Ball Grid Array，球栅阵列)型的封装形态。
在本实施方式的照相机模块31中使用半导体装置1，所以器件层33的表面(由第1实施方式的第5工序的埋层8及绝缘层7形成的表面)形成得平坦，在与支撑基板10的接合界面上不会产生间隙，并能够防止器件层33中的多层布线层5的断裂或受光部32的畸变。因而，能够稳定地供给提高了机械的可靠性和摄像特性的照相机模块31。
(第4实施方式)
图6是表示有关第4实施方式的照相机模块41的截面的一例的概略图。本实施方式的照相机模块41具有BGA型的封装形态，作为其主要部而具备第1实施方式的半导体装置1。在半导体装置1的器件层33的表面侧的有源区域中，设有具有光电二极管等的受光元件的受光部(例如CCD型摄像元件或CMOS型摄像元件等)42。
在器件层33上，配置有用来保护受光部42不受损伤或尘埃影响的光透射性保护部件43。光透射性保护部件43配置为，覆盖器件层33的表面。光透射性保护部件43经由配置在表面的周缘部上的粘接层44而粘接在器件层33的表面上。在光透射性保护部件43与器件层33的第1表面之间，夹着基于粘接层44的厚度而形成的间隙45。即，在设于器件层33的表面的受光部42上隔着间隙45配置有光透射性保护部件43。
作为光透射性保护部件43，可以使用例如由石英玻璃、硼硅玻璃、苏打石灰玻璃等构成的玻璃基板。对于粘接层44，可以使用例如感光性或非感光性的环氧树脂、聚酰亚胺树脂、丙烯酸树脂、硅树脂等。在受光部42上，一般形成有聚光用的微透镜46，在光透射性保护部件43与受光部42之间设有间隙(空腔)45，以便不损害微透镜46的聚光效果。
在光透射性保护部件43的表面形成有将红外线截断的IR(Infrared，红外线)(切断)过滤器47，以覆盖受光部42。进而，在避开受光部42的上部的区域，经由粘接层(省略图示)安装有在透镜保持器48上安装着聚光用透镜49的透镜模块50。另外，在图6中仅图示了1片聚光用透镜49，但也可以根据需要由多片聚光用透镜49构成。
进而，半导体装置1和透镜模块50被以电气屏蔽及机械加强为目的的屏蔽帽51覆盖。屏蔽帽51例如由铝、不锈钢、Fe-Ni合金(42合金等)构成。经由贯通支撑基板10的布线层(省略图示)及从背面布线53及背面保护膜55突出的外部端子54，半导体装置1安装在形成有布线(未图示)的基板52上，并且与基板52的布线电连接。
在这样的照相机模块41中，将从摄像对象物到来的光用聚光透镜49聚光，并以受光部42接受将该聚光后的光。对由受光部42接受的光进行光电变换，将其输出作为传感器信号输入到形成在有源区域中的控制IC(未图示)。控制IC包括数字信号处理器，通过它处理传感器信号而制作静止图像或运动图像的数据，并经由背面布线53及外部端子54输出给基板52。基板52与未图示的存储装置或显示装置连接，将静止图像或运动图像的数据存储到存储装置中或显示在显示装置上。
另外，在本实施方式中，照相机模块41具备第1实施方式的半导体装置1，但也可以代替第1实施方式的半导体装置1而具备第2实施方式的半导体装置21。
本实施方式的照相机模块41由于使用第1实施方式的半导体装置1，所以器件层33的表面(由第1实施方式的第5工序的埋层8及绝缘层7形成的表面)平坦地形成，能够在与支撑基板10的接合界面上不产生间隙而防止器件层33中的多层布线层5的断裂及受光部42的畸变。因而，能够稳定地供给提高了机械的可靠性和摄像特性的照相机模块41。
(第5实施方式)
图7是表示有关第5实施方式的晶片的外周附近的截面的一例的概略图。本实施方式的晶片是形成有与实施方式2同样的结构的半导体装置21的晶片。通过切割本实施方式的晶片，能够得到与实施方式2同样的结构的半导体装置21。对具有与第1或第2实施方式同样的功能的组件，赋予与第1或第2实施方式相同的标号而省略说明。以下，说明与第1或第2实施方式不同的部分。
图8A～图8G是表示本实施方式的半导体装置21的制造工序的一例的图。在图8A～图8G中，表示各工序中的、形成了半导体装置21的晶片的外周附近的截面的概况。另外，图中用相同标号表示的部分表示相同或对应的部分。以下，使用图8A～图8G说明本实施方式的半导体装置21的制造工序。
图8A所示的第1工序、图8B所示的第2实施的工序分别与第2实施方式的第1工序、第2工序是同样的。在第1～第2工序中，如图8A～8C所示，在晶片的外周附近，存在各层的厚度变薄、平坦性变差的部分(锥形状部)。
在第2工序后，如图8C所示，作为第3工序，首先与第2实施方式同样地，在绝缘层7上形成阻挡层22，但此时，直到晶片的外周端部地形成阻挡层22，以使其覆盖绝缘层7整体。
接着，如图8D所示，在第4工序中，在阻挡层22上与实施方式2同样地形成埋层8，但此时，直到晶片的外周端部地形成该埋层8，以使其将阻挡层22较厚地覆盖。
在图8E所示的第5工序中，对形成在阻挡层22上的埋层8从与阻挡层22不接触的露出侧通过化学机械研磨进行薄化。此时，用形成在晶片的外周附近以外的平坦部分处的阻挡层22使薄化停止，从而在晶片的外周附近残留埋层8。由此，能够确保平坦的区域连续到晶片的外周附近的一部分(锥形状部的一部分)的区域，能够扩大平坦的区域。
接着，在图4F所示的第6工序中，与实施方式2同样地形成接合层9。此时，如在第5工序中说明那样，通过埋层8将平坦的区域扩大，所以对于接合层9的表面也扩大了平坦的区域。
图8G所示的第6工序与实施方式2是同样的，由于扩大了接合层9的表面的平坦的区域，所以扩大了贴合支撑基板10时的接合区域。由此，能够减少晶片外周部的剥落。
之后的第8工序、第9工序与第2实施方式的第8工序、第9工序是同样的，省略图示。
这样，在本实施方式中，直到晶片的外周地形成埋层8，通过在进行埋层8的薄化时留下晶片的外周附近的埋层8，改善了接合面的平坦性。由此，能够减少晶片外周部的剥落，能够使有效芯片数增加。
虽然说明了本发明的一些实施方式，但这些实施方式是作为例子提示的，并不意味着限定发明的范围。这些新的实施方式能够以其他各种形态实施，在不脱离发明的主旨的范围内能够进行各种省略、替代、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求书中记载的发明和其等同的范围中。

Claims (18)

1.一种半导体装置，其特征在于，具备：
半导体基板；
活性层，形成在上述半导体基板的一个面上；
布线层，形成在上述活性层上，在不与上述活性层接触的面侧具有形成为凸部的布线；
绝缘层，形成在上述布线层上，以使该绝缘层具有凹部；
埋层，设在上述绝缘层的凹部上；
接合层，设在上述绝缘层及上述埋层上；和
基板，与上述接合层接合，以使该基板与上述半导体基板的上述一个面相对置。
2.如权利要求1所述的半导体装置，其特征在于，上述凹部至少形成于布线层的上部以外的区域。
3.如权利要求1所述的半导体装置，其特征在于，通过金属材料形成上述埋层。
4.如权利要求3所述的半导体装置，其特征在于，将上述埋层通过高阻抗金属材料、低阻抗金属材料的至少某一种形成为单一层或多层。
5.如权利要求1所述的半导体装置，其特征在于，在上述绝缘层与上述埋层之间还具备阻挡层。
6.如权利要求5所述的半导体装置，其特征在于，上述凹部包括上述基板的外周部处的锥形状部。
7.如权利要求5所述的半导体装置，其特征在于，
通过含有硅氧化物的材料形成上述埋层；
通过硅氮化物形成上述阻挡层。
8.一种半导体装置，其特征在于，具备：
半导体基板；
绝缘层，形成在上述半导体基板的一个面上，以使该绝缘层具有凹部；
埋层，设在上述绝缘层的凹部上；
接合层，设在上述绝缘层及上述埋层上；和
基板，与上述接合层接合，以使该基板与上述半导体基板的上述第1面相对置。
9.一种照相机模块，具备具有作为背面照射侧图像传感器的功能的半导体装置，其特征在于，
上述半导体装置具备：
半导体基板；
活性层，形成在上述半导体基板的一个面上，以使该活性层包括受光部；
布线层，形成在上述活性层上，在不与上述活性层接触的面侧具有形成为凸部的布线；
绝缘层，形成在上述布线层上，以使该绝缘层具有凹部；
埋层，设在上述绝缘层的凹部上；
接合层，设在上述绝缘层及上述埋层上；和
支撑基板，与上述接合层接合，以使该支撑基板与上述半导体基板的上述一个面相对置。
10.如权利要求9所述的照相机模块，其特征在于，上述凹部至少形成在布线层的上部以外的区域中。
11.一种半导体装置的制造方法，其特征在于，
在半导体基板的一个面形成活性层；
构成布线层，该布线层形成在上述活性层上、在不与上述活性层接触的面侧具有形成为凸部的布线；
在上述布线层上形成绝缘层，以使该绝缘层具有凹部；
在上述绝缘层上形成埋层；
将上述绝缘层的凹部以外的区域的上述埋层除去；
在上述绝缘层及上述埋层上设置接合层；
将上述接合层与基板接合，以使该基板与上述半导体基板的上述一个面相对置。
12.如权利要求11所述的半导体装置的制造方法，其特征在于，上述凹部至少形成在布线层的上部以外的区域中。
13.如权利要求11所述的半导体装置的制造方法，其特征在于，通过金属材料形成上述埋层。
14.如权利要求13所述的半导体装置的制造方法，其特征在于，将上述埋层通过高阻抗金属材料、低阻抗金属材料的至少任一种形成为单一层或多层。
15.如权利要求11所述的半导体装置的制造方法，其特征在于，在上述绝缘层与上述埋层之间形成阻挡层。
16.如权利要求15所述的半导体装置的制造方法，其特征在于，上述凹部包括上述基板的外周部处的锥形状部。
17.如权利要求15所述的半导体装置的制造方法，其特征在于，
通过含有硅氧化物的材料形成上述埋层；
通过硅氮化物形成上述阻挡层。
18.如权利要求10所述的半导体装置的制造方法，其特征在于，通过化学机械研磨进行上述埋层的去除。
CN2011101534888A 2010-06-09 2011-06-09 半导体装置、照相机模块及半导体装置的制造方法 Pending CN102280461A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010131803A JP2011258740A (ja) 2010-06-09 2010-06-09 半導体装置、カメラモジュールおよび半導体装置の製造方法
JP131803/2010 2010-06-09

Publications (1)

Publication Number Publication Date
CN102280461A true CN102280461A (zh) 2011-12-14

Family

ID=45095555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101534888A Pending CN102280461A (zh) 2010-06-09 2011-06-09 半导体装置、照相机模块及半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20110304003A1 (zh)
JP (1) JP2011258740A (zh)
CN (1) CN102280461A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105084297B (zh) * 2014-05-04 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种mems器件的制备方法
WO2019024533A1 (zh) * 2017-08-02 2019-02-07 京东方科技集团股份有限公司 显示器件结构及具有该结构的柔性显示器
CN113644083A (zh) * 2021-07-27 2021-11-12 上海华力集成电路制造有限公司 改善背照式cmos图像传感器的晶圆色差的制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5498684B2 (ja) * 2008-11-07 2014-05-21 ラピスセミコンダクタ株式会社 半導体モジュール及びその製造方法
JP5665599B2 (ja) 2011-02-24 2015-02-04 株式会社東芝 半導体装置および半導体装置の製造方法
JP2013008921A (ja) 2011-06-27 2013-01-10 Toshiba Corp 半導体製造装置及び製造方法
JP5548173B2 (ja) * 2011-08-31 2014-07-16 株式会社東芝 半導体基板及びその製造方法
JP5814805B2 (ja) 2012-01-18 2015-11-17 株式会社東芝 半導体装置の製造システムおよび製造方法
KR102023623B1 (ko) * 2012-07-03 2019-09-23 삼성전자 주식회사 반도체 소자 형성 방법
JP6034725B2 (ja) * 2013-03-05 2016-11-30 太陽誘電株式会社 カメラモジュール
US9041206B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US11335721B2 (en) * 2013-11-06 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor device with shielding layer
EP3429181B1 (en) * 2016-03-12 2024-10-16 Ningbo Sunny Opotech Co., Ltd. Array camera module, moulded photosensitive assembly and manufacturing method therefor, and electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495475A (zh) * 2002-09-18 2004-05-12 ������������ʽ���� 电光装置和电子设备
CN1601741A (zh) * 2003-09-26 2005-03-30 松下电器产业株式会社 半导体器件及其制造方法
CN101373054A (zh) * 2007-08-24 2009-02-25 株式会社东芝 方向性背光源、显示设备和立体显示设备
CN101494233A (zh) * 2008-01-24 2009-07-29 索尼株式会社 固态摄像装置及其制造方法
US7582502B1 (en) * 2008-08-06 2009-09-01 Dongbu Hitek Co., Ltd. Method for manufacturing back side illumination image sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495475A (zh) * 2002-09-18 2004-05-12 ������������ʽ���� 电光装置和电子设备
CN1601741A (zh) * 2003-09-26 2005-03-30 松下电器产业株式会社 半导体器件及其制造方法
CN101373054A (zh) * 2007-08-24 2009-02-25 株式会社东芝 方向性背光源、显示设备和立体显示设备
CN101494233A (zh) * 2008-01-24 2009-07-29 索尼株式会社 固态摄像装置及其制造方法
US7582502B1 (en) * 2008-08-06 2009-09-01 Dongbu Hitek Co., Ltd. Method for manufacturing back side illumination image sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105084297B (zh) * 2014-05-04 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种mems器件的制备方法
WO2019024533A1 (zh) * 2017-08-02 2019-02-07 京东方科技集团股份有限公司 显示器件结构及具有该结构的柔性显示器
CN113644083A (zh) * 2021-07-27 2021-11-12 上海华力集成电路制造有限公司 改善背照式cmos图像传感器的晶圆色差的制造方法

Also Published As

Publication number Publication date
US20110304003A1 (en) 2011-12-15
JP2011258740A (ja) 2011-12-22

Similar Documents

Publication Publication Date Title
CN102280461A (zh) 半导体装置、照相机模块及半导体装置的制造方法
US8778778B2 (en) Manufacturing method of semiconductor device, semiconductor substrate, and camera module
US10134794B2 (en) Image sensor chip sidewall interconnection
US8922026B2 (en) Chip package and fabrication method thereof
CN102054715B (zh) 背照式图像传感器的制造方法
KR101791765B1 (ko) 방사선 검출용 반도체 장치 및 방사선 검출용 반도체 장치를 생산하는 방법
TWI508235B (zh) 晶片封裝體及其製作方法
US9287310B2 (en) Methods and apparatus for glass removal in CMOS image sensors
US10270003B2 (en) Method and apparatus for CMOS sensor packaging
CN102790059B (zh) 具有接合焊盘和屏蔽结构的半导体器件及其制造方法
US11973095B2 (en) Method for forming chip package with second opening surrounding first opening having conductive structure therein
US9780135B2 (en) Image pickup unit and method of manufacturing the same
JP2013038391A (ja) 集積回路構造及び裏面照射型イメージセンサデバイス
TW201042757A (en) Image sensor device and method of fabricating the same
JP2009076629A (ja) 半導体装置とその製造方法
TWI442535B (zh) 電子元件封裝體及其製作方法
US10249673B2 (en) Rear-face illuminated solid state image sensors
CN100446229C (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111214