[go: up one dir, main page]

CN102263070A - 一种基于基板封装的wlcsp封装件 - Google Patents

一种基于基板封装的wlcsp封装件 Download PDF

Info

Publication number
CN102263070A
CN102263070A CN2011101577915A CN201110157791A CN102263070A CN 102263070 A CN102263070 A CN 102263070A CN 2011101577915 A CN2011101577915 A CN 2011101577915A CN 201110157791 A CN201110157791 A CN 201110157791A CN 102263070 A CN102263070 A CN 102263070A
Authority
CN
China
Prior art keywords
substrate
chip
packaging
wlcsp
metal bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101577915A
Other languages
English (en)
Inventor
郭小伟
刘建军
谢建友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XI'AN TIANSHENG ELECTRONICS CO Ltd
Original Assignee
XI'AN TIANSHENG ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XI'AN TIANSHENG ELECTRONICS CO Ltd filed Critical XI'AN TIANSHENG ELECTRONICS CO Ltd
Priority to CN2011101577915A priority Critical patent/CN102263070A/zh
Publication of CN102263070A publication Critical patent/CN102263070A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Wire Bonding (AREA)

Abstract

一种基于基板封装的WLCSP封装件，基板上与金属凸点焊接区域电镀一层锡层，第一IC芯片的压区表面采用化学镀法生成镍钯金或镍钯的金属凸点，金属凸点与基板上锡层用焊料焊接在一起，塑封体包围了基板、锡层、焊料、金属凸点、第一IC芯片构成了电路的整体，第一IC芯片、金属凸点、焊料、锡层、基板构成了电路的电源和信号通道，生产流程为：晶圆减薄→化学镀金属凸点→划片→基板对应区域镀锡层→上芯→回流焊→塑封→后固化→植球→打印→产品分离→检验→包装→入库，本发明的WLCSP基于基板封装，其I/O引脚数不限，且对芯片上各凸点与基板对位关系要求低，制作过程简单，具有成本低、效率高的特点。

Description

一种基于基板封装的WLCSP封装件
技术领域
本发明属于集成电路封装技术领域，具体涉及一种基于基板封装的WLCSP封装件。
背景技术
微电子技术的迅猛发展，集成电路复杂度的增加，一个电子系统的大部分功能都可能集成在一个单芯片内(即片上系统)，这就相应地要求微电子封装具有更高的性能、更多的引线、更密的内连线、更小的尺寸或更大的芯片腔、更大的热耗散功能、更好的电性能、更高的可靠性、更低的单个引线成本等。芯片封装工艺由逐个芯片封装向圆片级封装转变，晶圆片级芯片封装技术——WLCSP正好满足了这些要求，形成了引人注目的WLCSP工艺。
晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，简称WLCSP)，即晶圆级芯片封装方式，不同于传统的芯片封装方式，此种最新技术是先在整片晶圆上进行封装和测试，然后才切割成一个个的IC颗粒，因此封装后的体积即等同IC裸晶的原尺寸。WLCSP的封装方式，不仅明显地缩小内存模块尺寸，而符合行动装置对于机体空间的高密度需求；另一方面在效能的表现上，更提升了数据传输的速度与稳定性。传统的WLCSP工艺中，采用溅射、光刻、电镀技术或丝网印刷在晶圆上进行电路的刻印。
以下流程是对已经完成前道工艺的晶圆进行WLCSP封装的操作步骤：
1、隔离层流程(Isolation Layer)
2、接触孔流程(Contact Hole)
3、焊盘下金属层流程(UBM Layer)
4、为电镀作准备的光刻流程(Photolithography for Plating)
5、电镀流程(Plating)
6、阻挡层去除流程(Resist Romoval)
传统WLCSP制作过程复杂，对电镀和光刻的精确度要求极高，且成本较高。且传统的WLCSP均基于框架封装，其I/O引脚数有限，且对芯片上各凸点与框架各引脚的对位关系要求极高。
发明内容
为了克服上述现有技术的缺点，本发明的目的在于提供一种基于基板封装的WLCSP封装件，制作过程简单，具有成本低、效率高的特点。
为了达到上述目的，本发明采取的技术方案为：
一种基于基板封装的WLCSP封装件，包括基板1，在基板1上设有Sn层2，Sn层2通过焊料3和第一IC芯片5压区表面的金属凸点4连接。
一种基于基板封装的WLCSP封装件，包括基板1，在基板1上设有Sn层2，Sn层2通过焊料3和第一IC芯片5上压区表面的金属凸点4连接，第一IC芯片5的背面通过粘片胶或胶膜片6和第二IC芯片7的背面粘接，第二IC芯片7通过焊线8和基板1连接。
一种基于基板封装的WLCSP封装件的生产方法，包括以下步骤：
流程1-单芯片封装件
晶圆减薄→化学镀金属凸点→划片→基板对应区域镀锡层→上芯→回流焊→塑封→后固化→植球→打印→产品分离→检验→包装→入库。
1、减薄
减薄厚度50μm～200μm，粗糙度Ra 0.10mm～0.05mm；
2、化学镀金属凸点
采用化学镀法在整片晶圆上芯片压区金属Al或Cu表面生成2～50um左右的镍钯金或镍钯的金属凸点层，它取代了传统的溅射、光刻、电镀或丝网印刷工艺，具有低成本、高效率的特点；
3、划片
150μm以上晶圆同普通划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺；
4、基板对应区域镀锡层
在基板上PAD对应区域电镀一层2～50um的锡层；
5、上芯
上芯时，把芯片倒过来，采用Flip-Chip的工艺，将芯片上的凸点焊在基板上，这里不使用DAF膜粘接，而是采用焊料将芯片各凸点与基板焊接；压焊时，不用打线，在上芯站中就已经完成了芯片与基板间的导通、互连；
6、回流焊
类似于SMT之后的回流焊工艺，其作用是融锡的过程，目的是把IC芯片压区上的金属凸点很好的与基板焊接在一起；
7、植球
对基板可以做植球，植球时可采用传统助焊剂+锡球工艺，或者采用电镀形成锡球，增加LGA的连接，类似替代BGA的功能；
8、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同。
流程2-双芯片堆叠封装
晶圆减薄→化学镀金属凸点→划片→基板对应区域镀锡层→上芯→回流焊→压焊→塑封→后固化→植球→打印→产品分离→检验→包装→入库。
1、减薄、化学镀金属凸点、基板对应区域镀锡层、回流焊工艺同流程1(单芯片封装)中减薄、化学镀金属凸点、基板对应区域镀锡层、回流焊工艺；
2、上芯
上芯时，下层第一IC芯片倒过来，采用Flip-Chip的工艺，将第一IC芯片上的凸点焊在基板上，这里不使用DAF膜粘接，而是采用焊料将芯片各凸点与基板焊接；上层第二IC芯片采用粘片胶或胶膜片(DAF膜)与下层第一IC芯片粘接在一起；
3、压焊
该步骤只需对上层第二IC芯片与基板之间用焊线进行连接；
4、植球
对基板可以做植球，植球时可采用传统助焊剂+锡球工艺，或采用电镀形成锡球，增加LGA的连接，类似替代BGA的功能；
5、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同。
本发明的WLCSP基于基板封装，其I/O引脚数不限，且对芯片上各凸点与基板对位关系要求低，制作过程简单，具有成本低、效率高的特点。
附图说明
图1为本发明单芯片封装件的结构示意图。
图2为本发明多芯片封装件的结构示意图。
具体实施方式
下面结合附图对本发明作详细描述。
参照图1，一种基于基板封装的WLCSP封装件，包括基板1，在基板1上设有Sn层2，Sn层2通过焊料3和第一IC芯片5压区表面的金属凸点4连接。基板1上与金属凸点4焊接区域电镀一层锡层2，第一IC芯片5的压区表面采用化学镀法生成镍钯金或镍钯的金属凸点4，金属凸点4与基板1上锡层2用焊料3焊接在一起，基板1上是锡层2，锡层2上是焊料3，焊料3上是金属凸点4、金属凸点4上是第一IC芯片5、塑封体9包围了基板1、锡层2、焊料3、金属凸点4、第一IC芯片5构成了电路的整体，塑封体9对IC芯片5起到了支撑和保护作用，第一IC芯片5、金属凸点4、焊料3、锡层2、基板1构成了电路的电源和信号通道。
参照图2，一种基于基板封装的WLCSP封装件，包括基板1，在基板1上设有Sn层2，Sn层2通过焊料3和第一IC芯片5上压区表面的金属凸点4连接，第一IC芯片5的背面通过粘片胶或胶膜片6和第二IC芯片7的背面粘接，第二IC芯片7通过焊线8和基板1连接。塑封体9包围了基板1、第一IC芯片5、第二IC芯片7、粘片胶或胶膜片(DAF)6、金属凸点4、锡层2、焊料3、焊线8构成了电路整体。并且塑封体9对第一IC芯片5、第二IC芯片7、焊线8起到了支撑和保护作用，第一IC芯片5、第二IC芯片7、焊线8、金属凸点4、焊料3、锡层2和基板1构成了电路的电源和信号通道。
一种基于基板封装的WLCSP封装件的生产方法，包括以下步骤：
流程1-单芯片封装件
晶圆减薄→化学镀金属凸点→划片→基板对应区域镀锡层→上芯→回流焊→塑封→后固化→植球→打印→产品分离→检验→包装→入库。
1、减薄
减薄厚度50μm～200μm，粗糙度Ra 0.10mm～0.05mm；
2、化学镀金属凸点
采用化学镀法在整片晶圆上芯片压区金属Al或Cu表面生成2～50um左右的镍钯金或镍钯的金属凸点层，它取代了传统的溅射、光刻、电镀或丝网印刷工艺，具有低成本、高效率的特点；
3、划片
150μm以上晶圆同普通划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺；
4、基板对应区域镀锡层
在基板上PAD对应区域电镀一层2～50um的锡层；
5、上芯
上芯时，把芯片倒过来，采用Flip-Chip的工艺，将芯片上的凸点焊在基板上，这里不使用DAF膜粘接，而是采用焊料将芯片各凸点与基板焊接；压焊时，不用打线，在上芯站中就已经完成了芯片与基板间的导通、互连；
6、回流焊
类似于SMT之后的回流焊工艺，其作用是融锡的过程，目的是把IC芯片压区上的金属凸点很好的与基板焊接在一起；
7、植球
对基板可以做植球，植球时可采用传统助焊剂+锡球工艺，或者采用电镀形成锡球，增加LGA的连接，类似替代BGA的功能；
8、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同。
流程2-双芯片堆叠封装
晶圆减薄→化学镀金属凸点→划片→基板对应区域镀锡层→上芯→回流焊→压焊→塑封→后固化→植球→打印→产品分离→检验→包装→入库。
1、减薄、化学镀金属凸点、基板对应区域镀锡层、回流焊工艺同流程1(单芯片封装)中减薄、化学镀金属凸点、基板对应区域镀锡层、回流焊工艺；
2、上芯
上芯时，下层第一IC芯片倒过来，采用Flip-Chip的工艺，将第一IC芯片上的凸点焊在基板上，这里不使用DAF膜粘接，而是采用焊料将芯片各凸点与基板焊接；上层第二IC芯片采用粘片胶或胶膜片(DAF膜)与下层第一IC芯片粘接在一起；
3、压焊
该步骤只需对上层第二IC芯片与基板之间用焊线进行连接；
4、植球
对基板可以做植球，植球时可采用传统助焊剂+锡球工艺，或采用电镀形成锡球，增加LGA的连接，类似替代BGA的功能；
5、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同。

Claims (2)

1.一种基于基板封装的WLCSP封装件，包括基板(1)，其特征在于：在基板(1)上设有Sn层(2)，Sn层(2)通过焊料(3)和第一IC芯片(5)压区表面的金属凸点(4)连接。
2.一种基于基板封装的WLCSP封装件，包括基板(1)，其特征在于：在基板(1)上设有Sn层(2)，Sn层(2)通过焊料(3)和第一IC芯片(5)上压区表面的金属凸点(4)连接，第一IC芯片(5)的背面通过粘片胶或胶膜片(6)和第二IC芯片(7)的背面粘接，第二IC芯片(7)通过焊线(8)和基板(1)连接。
CN2011101577915A 2011-06-13 2011-06-13 一种基于基板封装的wlcsp封装件 Pending CN102263070A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101577915A CN102263070A (zh) 2011-06-13 2011-06-13 一种基于基板封装的wlcsp封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101577915A CN102263070A (zh) 2011-06-13 2011-06-13 一种基于基板封装的wlcsp封装件

Publications (1)

Publication Number Publication Date
CN102263070A true CN102263070A (zh) 2011-11-30

Family

ID=45009649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101577915A Pending CN102263070A (zh) 2011-06-13 2011-06-13 一种基于基板封装的wlcsp封装件

Country Status (1)

Country Link
CN (1) CN102263070A (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709205A (zh) * 2012-06-29 2012-10-03 大连佳峰电子有限公司 一个基岛上同一工位的双芯片或多芯片的封装工艺
CN102842562A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于基板的wlcsp单芯片封装件及其塑封方法
CN102842552A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于锡膏层的wlcsp单芯片封装件及其塑封方法
CN102842554A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于镍钯金或镍钯、锡层的wlcsp单芯片封装件及其封装方法
CN102842563A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种wlcsp单芯片封装件及其塑封方法
CN102842559A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于镍钯金或镍钯的多芯片封装件及其封装方法
CN102842561A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种wlcsp单芯片封装件及其塑封方法
CN102842571A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于基板、锡层的wlcsp多芯片堆叠式封装件及其封装方法
CN102842553A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于镍钯金或镍钯的wlcsp单芯片封装件及其封装方法
CN102842551A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于基板、锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN102842558A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN102842570A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于镍钯金或镍钯、锡层的多芯片封装件及其封装方法
CN102842560A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种wlcsp多芯片堆叠式封装件及其封装方法
CN104465586A (zh) * 2014-12-26 2015-03-25 江苏长电科技股份有限公司 一种新型圆片级封装结构及其工艺方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089836A1 (en) * 1999-10-26 2002-07-11 Kenzo Ishida Injection molded underfill package and method of assembly
CN1402349A (zh) * 2001-08-03 2003-03-12 精工爱普生株式会社 半导体装置及其制造方法
US20030178476A1 (en) * 2002-03-19 2003-09-25 Kazuhisa Kanai Solder paste, electronic -component assembly and soldering method
CN1449031A (zh) * 2002-03-28 2003-10-15 株式会社东芝 半导体器件
CN1851915A (zh) * 2006-04-12 2006-10-25 江苏长电科技股份有限公司 集成电路或分立器件平面凸点式封装基板及其制作方法
CN1938839A (zh) * 2004-03-29 2007-03-28 日本电气株式会社 半导体装置和其制造方法
CN101068010A (zh) * 2006-05-01 2007-11-07 松下电器产业株式会社 半导体器件
US20090127706A1 (en) * 2007-11-19 2009-05-21 Advanced Semiconductor Engineering, Inc. Chip structure, substrate structure, chip package structure and process thereof
CN101562191A (zh) * 2008-06-29 2009-10-21 天水华天科技股份有限公司 带腔体的光电封装件及其生产方法
CN101626008A (zh) * 2009-05-11 2010-01-13 天水华天科技股份有限公司 一种铜线键合ic芯片封装件的生产方法
CN101694838A (zh) * 2009-10-17 2010-04-14 天水华天科技股份有限公司 一种双扁平无引脚封装件及其生产方法
CN101694837A (zh) * 2009-10-17 2010-04-14 天水华天科技股份有限公司 一种双排引脚的四面扁平无引脚封装件及其生产方法
CN102074541A (zh) * 2010-11-26 2011-05-25 天水华天科技股份有限公司 一种无载体无引脚栅格阵列ic芯片封装件及其生产方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089836A1 (en) * 1999-10-26 2002-07-11 Kenzo Ishida Injection molded underfill package and method of assembly
CN1402349A (zh) * 2001-08-03 2003-03-12 精工爱普生株式会社 半导体装置及其制造方法
US20030178476A1 (en) * 2002-03-19 2003-09-25 Kazuhisa Kanai Solder paste, electronic -component assembly and soldering method
CN1449031A (zh) * 2002-03-28 2003-10-15 株式会社东芝 半导体器件
CN1938839A (zh) * 2004-03-29 2007-03-28 日本电气株式会社 半导体装置和其制造方法
CN1851915A (zh) * 2006-04-12 2006-10-25 江苏长电科技股份有限公司 集成电路或分立器件平面凸点式封装基板及其制作方法
CN101068010A (zh) * 2006-05-01 2007-11-07 松下电器产业株式会社 半导体器件
US20090127706A1 (en) * 2007-11-19 2009-05-21 Advanced Semiconductor Engineering, Inc. Chip structure, substrate structure, chip package structure and process thereof
CN101562191A (zh) * 2008-06-29 2009-10-21 天水华天科技股份有限公司 带腔体的光电封装件及其生产方法
CN101626008A (zh) * 2009-05-11 2010-01-13 天水华天科技股份有限公司 一种铜线键合ic芯片封装件的生产方法
CN101694838A (zh) * 2009-10-17 2010-04-14 天水华天科技股份有限公司 一种双扁平无引脚封装件及其生产方法
CN101694837A (zh) * 2009-10-17 2010-04-14 天水华天科技股份有限公司 一种双排引脚的四面扁平无引脚封装件及其生产方法
CN102074541A (zh) * 2010-11-26 2011-05-25 天水华天科技股份有限公司 一种无载体无引脚栅格阵列ic芯片封装件及其生产方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709205A (zh) * 2012-06-29 2012-10-03 大连佳峰电子有限公司 一个基岛上同一工位的双芯片或多芯片的封装工艺
CN102842562A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于基板的wlcsp单芯片封装件及其塑封方法
CN102842552A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于锡膏层的wlcsp单芯片封装件及其塑封方法
CN102842554A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于镍钯金或镍钯、锡层的wlcsp单芯片封装件及其封装方法
CN102842563A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种wlcsp单芯片封装件及其塑封方法
CN102842559A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于镍钯金或镍钯的多芯片封装件及其封装方法
CN102842561A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种wlcsp单芯片封装件及其塑封方法
CN102842571A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于基板、锡层的wlcsp多芯片堆叠式封装件及其封装方法
CN102842553A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于镍钯金或镍钯的wlcsp单芯片封装件及其封装方法
CN102842551A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于基板、锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN102842558A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN102842570A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于镍钯金或镍钯、锡层的多芯片封装件及其封装方法
CN102842560A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种wlcsp多芯片堆叠式封装件及其封装方法
CN104465586A (zh) * 2014-12-26 2015-03-25 江苏长电科技股份有限公司 一种新型圆片级封装结构及其工艺方法
CN104465586B (zh) * 2014-12-26 2018-07-10 江苏长电科技股份有限公司 一种圆片级封装结构及其工艺方法

Similar Documents

Publication Publication Date Title
CN102263070A (zh) 一种基于基板封装的wlcsp封装件
CN102263078A (zh) 一种wlcsp封装件
CN102456677B (zh) 球栅阵列封装结构及其制造方法
CN110197793A (zh) 一种芯片及封装方法
CN104576579B (zh) 一种三维叠层封装结构及其封装方法
CN103794587B (zh) 一种高散热芯片嵌入式重布线封装结构及其制作方法
CN104409437B (zh) 双面bump芯片包封后重布线的封装结构及其制作方法
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN102842558A (zh) 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN105161474A (zh) 扇出型封装结构及其生产工艺
CN202394859U (zh) 半导体封装构造
CN102842551A (zh) 一种基于基板、锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN102842560A (zh) 一种wlcsp多芯片堆叠式封装件及其封装方法
CN105304598A (zh) 垂直叠封的多芯片晶圆级封装结构及其制作方法
CN105161475B (zh) 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
CN116053202B (zh) 一种空腔结构晶圆级封装工艺方法
CN102842563A (zh) 一种wlcsp单芯片封装件及其塑封方法
CN203573977U (zh) 封装密度大高频性能好的ic芯片堆叠封装件
CN107919333A (zh) 一种三维pop封装结构及其封装方法
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN204361085U (zh) 金属引线框高导热倒装片封装结构
CN103050471A (zh) 一种利用浸锡银铜合金法制作的单芯片封装件及其制作工艺
CN203103280U (zh) 一种利用浸锡法制作的单芯片封装件
CN206179856U (zh) 一种高密度芯片重布线封装结构
CN203707114U (zh) 一种利用浸锡银铜合金法制作的单芯片封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 710018 No. five, No. 105, Fengcheng economic and Technological Development Zone, Shaanxi, Xi'an

Applicant after: Huatian Technology (Xi'an) Co., Ltd.

Address before: 710018 No. five, No. 105, Fengcheng economic and Technological Development Zone, Shaanxi, Xi'an

Applicant before: Xi'an TianSheng Electronics Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: XI'AN TIANSHENG ELECTRONICS CO., LTD. TO: HUATIAN TECHNOLOGY (XI'AN) CO., LTD.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111130