[go: up one dir, main page]

CN102254895A - 半导体装置,半导体单元和电力用半导体装置 - Google Patents

半导体装置,半导体单元和电力用半导体装置 Download PDF

Info

Publication number
CN102254895A
CN102254895A CN2011101056335A CN201110105633A CN102254895A CN 102254895 A CN102254895 A CN 102254895A CN 2011101056335 A CN2011101056335 A CN 2011101056335A CN 201110105633 A CN201110105633 A CN 201110105633A CN 102254895 A CN102254895 A CN 102254895A
Authority
CN
China
Prior art keywords
electrode pattern
semiconductor device
insulated substrate
semiconductor element
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101056335A
Other languages
English (en)
Other versions
CN102254895B (zh
Inventor
寺前智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102254895A publication Critical patent/CN102254895A/zh
Application granted granted Critical
Publication of CN102254895B publication Critical patent/CN102254895B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1028—Thin metal strips as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置，具有：绝缘基板；在所述绝缘基板的主表面上相互隔开间隔地设置的第一电极图案和第二电极图案；连接到所述第一电极图案上的半导体元件；连接到所述第二电极图案上的电极端子；以及电连接所述第一电极图案和所述第二电极图案、且具有比所述第一电极图案的热阻更大的热阻的连接用配线。

Description

半导体装置,半导体单元和电力用半导体装置
相关申请的交叉引用 
本申请以2010年5月21日申请的在先日本专利申请第2010-117219号为基础并要求其优先权，其全部内容并入本文以供参考。 
技术领域
本发明涉及半导体装置，半导体单元和电力用半导体装置。 
背景技术
作为将半导体元件电连接和机械连接到电极图案上的焊料，为了把来自作为发热体的半导体元件的热影响抑制到最小限度，而使用具有比半导体元件的动作温度高的融点的焊料。 
在半导体装置中，在基板上除了设有半导体元件以外，还设有与半导体元件导通的电极端子等其他部件。例如，设有电极端子，使其一端侧在封装内连接到基板上，另一端侧延伸到封装外(例如参考日本特开平11-26666号公报)。 
在此，虽然半导体元件由高融点的焊料(高融点焊料)连接到电极图案上，但是为了使组装容易，而由比连接半导体元件的焊料的融点低的例如共晶焊料来连接电极端子。在该结构中，若使半导体元件实现高温动作，则连接电极端子的焊料会受到半导体元件的发热的影响。由于该热影响，低融点的焊料变得容易脆化，在施加到焊料的应力等负荷的作用下，导致部件的连接可靠性下降。 
发明内容
本发明的实施方式提供缓和从半导体元件传递到周边部件的热影响、且防止周边部件的连接可靠性降低的半导体装置、半导体单元和电力用半导体装置。 
根据本实施方式的半导体装置，具有：绝缘基板；在所述绝缘基板的主表面上相互隔开间隔地设置的第一电极图案和第二电极图案；连接到所述第一电极图案上的半导体元件；连接到所述第二电极图案上的电极端子；以及电连接所述第一电极图案和所述第二电极图案、且具有比所述第一电极图案的热阻更大的热阻 的连接用配线。 
根据另一实施方式的半导体装置，具有：第一绝缘基板；与所述第一绝缘基板隔开间隔地设置的第二绝缘基板；设置在所述第一绝缘基板的主表面上的第一电极图案；设置在所述第二绝缘基板的主表面上的第二电极图案；连接到所述第一电极图案上的第一半导体元件；以及连接到所述第二电极图案上、且具有与所述第一半导体元件的动作期间的至少一部分重叠的动作期间的第二半导体元件。 
根据另一实施方式的电力用半导体装置，具有：绝缘基板；在所述绝缘基板的主表面上相互隔开间隔地设置的第一电极图案和第二电极图案；连接到所述第一电极图案上的电力用半导体元件；连接到所述第二电极图案上的电极端子；以及电连接所述第一电极图案和所述第二电极图案、且具有比所述第一电极图案的热阻更大的热阻的连接用配线。 
根据本发明的实施方式，提供了缓和从半导体元件传递到周边部件的热影响、且防止周边部件的连接可靠性降低的半导体装置、半导体单元和电力用半导体装置。 
附图说明
图1是说明根据第一实施方式的半导体装置的模式图。 
图2是说明根据参考例的半导体装置的模式图。 
图3是说明根据第一实施方式的另一例子的半导体装置的模式图。 
图4是说明根据第二实施方式的半导体装置的模式图。 
图5是说明根据第二实施方式的另一例子的半导体装置的模式图。 
图6是说明根据第三实施方式的另一例子的半导体装置的模式图。 
图7是在根据第三实施方式的半导体装置中，说明沿第一方向的截面的模式截面图。 
图8是说明根据第四实施方式的半导体装置的模式平面图。 
图9是说明元件间的热集中的模式平面图。 
图10是说明根据第四实施方式的另一例子的半导体装置的模式平面图。 
图11是说明间隔L下的放热状态的模式截面图。 
图12是说明根据第五实施方式的半导体单元的模式截面图。 
图13是说明电力用半导体装置的一个例子的电路图。 
具体实施方式
在下文中，基于附图说明本发明的实施方式。 
另外，附图是模式的或概念性的，各部分的厚度和宽度的关系、各部分之间的大小的比例系数等不必限定为与现实中相同。此外，即使表示相同的部分时，在附图中也存在以彼此不同的尺寸和比例系数表示的情况。 
此外，在本申请的说明书和各附图中，对与已给出的附图相关而与已描述的元件相同的元件，附加相同的附图标记，并且适当地省略其详细的说明。 
(第一实施方式) 
图1是说明根据第一实施方式的半导体装置的模式图。 
图1(a)是根据本实施方式的半导体装置110的模式立体图，图1(b)是在图1(a)中示出的A-A’箭头所示的模式截面图。 
半导体装置110具有：绝缘基板10，第一电极图案21，第二电极图案22，半导体元件30，电极端子40，和连接用配线50。 
在绝缘基板10上，例如采用陶瓷基板。绝缘基板10例如连接到基板15上。基板15例如是由Cu(铜)制成的金属板，作为半导体装置110的固定用板使用，并且也作为放热板使用。在绝缘基板10的第二主表面10b上设有金属膜M。该金属膜M和基板15由焊料H连接。 
在绝缘基板10的第一主表面10a上，设有第一电极图案21和第二电极图案22。第一电极图案21和第二电极图案22在绝缘基板10的第一主表面10a上相互隔开间隔地设置。 
半导体元件30连接到第一电极图案21上。半导体元件30形成为对半导体基板进行切割后的芯片状。在半导体元件30上除了晶体管及二极管等有源元件以外，还包含电阻及电容等无源元件。半导体元件30作为由于通电及动作而产生热量的发热体被使用。半导体元件30的背面30b由焊料H1连接到第一电极图案21。半导体装置30由焊料H1(第一连接部件)电连接和机械连接到第一电极图案21上。 
电极端子40连接到第二电极图案22上。电极端子40设置为一端40a连接到第二电极图案22上，另一端40b延伸到未图示的封装外侧。虽然在图1中示例的电极端子40为一个，但是根据需要也可以设置为多个。电极端子40的一端40a由焊料H2(第二连接部件)连接到第二电极图案22。 
连接用配线50是将第一电极图案21和第二电极图案22电连接的金属配线。作为连接用配线50，例如采用接合线(ボンディングワイヤ)。虽然在图1中示例 的连接用配线50是一个，但是根据需要也可以设置为多个。 
连接用配线50具有比第一电极图案21的热阻更大的热阻。 
在此，热阻意味着在每单位时间内的发热量下的温度上升量。即，热阻是表示温度传递难度的值，越大越难以传递热量。 
在半导体装置110中，第一电极图案21和第二电极图案22相互隔开间隔地设置。因此，不能从第一电极图案21向第二电极图案22直接传递热量。第一电极图案21的热量经由连接用配线50向第二电极图案22传递。由此，变成为第一电极图案21的热量经由连接用配线50的热阻向第二电极图案22传递。因此，与第一电极图案21和第二电极图案22直接连接的情况相比，通过连接用配线50的热阻而使热传导得到抑制。 
在此，作为第一电极图案21和第二电极图案22，例如采用铜(Cu)。此外，作为连接用配线50，例如采用Al(铝)。由此，设置在第一电极图案21和第二电极图案22之间的连接用配线50成为在从第一电极图案21向第二电极图案22的热传导路径上的热阻。因此，能够抑制从第一电极图案21向第二电极图案22的热传导。 
(参考例) 
图2是说明根据参考例的半导体装置的模式图。 
图2(a)是根据参考例的半导体装置190的模式立体图，图2(b)是在图2(a)中示出的B-B’箭头所示的模式截面图。 
半导体装置190具有：绝缘基板10，电极图案20，半导体元件30，电极端子40，和连接用配线50。 
即，在半导体装置190中，在绝缘基板10的第一主表面10a上一体地设有电极图案20。 
半导体元件30的背面30b由焊料H1连接到电极图案20。此外，电极端子40的一端40a经由焊料H2连接到电极图案20。也就是，半导体元件30和电极端子40分别连接到同一电极图案20上。 
在根据参考例的半导体装置190中，由作为发热体的半导体元件30产生的热量经由电极图案20向电极端子40侧传递。即，半导体元件30所产生的热量经由电极图案20直接传导到电极端子40侧。 
对此，在根据本实施方式的半导体装置110中，连接半导体元件30的第一电极图案21和连接电极端子40的第二电极图案22相互隔开间隔地设置。因此，半 导体元件30产生的热量不会经由第一电极图案21向电极端子40侧直接传导。 
在此，用于半导体元件30的连接的焊料H1具有比半导体元件30的动作温度高的融点。例如，在作为半导体元件30的一个例子的IGBT(Insulated Gate Bipolar Transistor)中，存在动作温度(Tj：结点温度)为150℃左右的情况。作为焊料H1，采用具有比动作温度Tj高的例如300℃左右的融点的高融点焊料。 
另一方面，根据使组装容易的观点，连接电极端子40的焊料H2采用具有比焊料H1融点低的、例如183℃的融点的共晶焊料。 
在根据参考例的半导体装置190中，从半导体元件30产生的热量经由电极图案20向电极端子40侧直接传导。因此，半导体元件30在动作温度Tj下进行动作的情况下，该热量经由电极图案20向电极端子40侧直接传导。连接电极端子40的焊料H2的融点接近半导体元件30的动作温度Tj。因此，受到经由电极图案20传导的热量的影响，焊料H2变得容易脆化。 
电极端子40由于与外部配线相连接(未图示)，所以容易受到外部配线的应力。因此，若发生焊料H2的脆化且来自外部配线的应力施加到焊料H2上，则容易产生焊料H2的剥离等。因此，电极端子40和电极图案20的连接可靠性受到影响。 
对此，在根据本实施方式的半导体装置110中，由半导体元件30产生的热量不会经由第一电极图案21向电极端子40侧直接传导。因此，即使半导体元件30在动作温度Tj下动作，电极端子40侧的焊料H2也不会直接受到半导体元件30的热量的影响。因此，抑制了由于半导体元件30的热量影响而导致的焊料H2的脆化。通过抑制焊料H2的脆化，防止了电极端子40和第二电极图案22的连接可靠性的降低。 
(第一实施方式的另一例子) 
图3是说明根据第一实施方式的另一例子的半导体装置的模式图。 
图3(a)是根据本实施方式的半导体装置111的模式立体图，图3(b)是在图3(a)中示出的C-C’箭头所示的模式截面图。 
半导体装置111具有：绝缘基板10，第一电极图案21，第二电极图案22，半导体元件30，电极端子40，和连接用配线51。 
连接用配线51是与电力用电流对应的配线，例如采用母线(busbar，ブスバ一)。连接用配线51配置为跨过第一电极图案21和第二电极图案22。连接用配线51的一端连接到第一电极图案21，另一端连接到第二电极图案22。连接用配线 51通过焊料H3分别连接到第一电极图案21和第二电极图案22上。 
连接用配线51具有比第一电极图案21的热阻更大的热阻。作为连接用配线51，例如采用Al(铝)或Fe(铁)。由此，设置在第一电极图案21和第二电极图案22之间的连接用配线51成为在从第一电极图案21向第二电极图案22的热传导路径上的热阻。因此，能够抑制从第一电极图案21向第二电极图案22的热传导。 
(第二实施方式) 
图4是说明根据第二实施方式的半导体装置的模式图。 
图4(a)是根据本实施方式的半导体装置120的模式立体图，图4(b)是在图4(a)中示出的D-D’箭头所示的模式截面图。 
半导体装置120具有：绝缘基板10，第一电极图案21，第二电极图案22，半导体元件30，电极端子40，和连接用配线50。 
在根据第二实施方式的半导体装置120中，绝缘基板10具有第一绝缘基板11和与第一绝缘基板11隔开间隔地设置的第二绝缘基板12。在第一绝缘基板11的第一主表面11a上设有第一电极图案21。此外，在第二绝缘基板12的第一主表面12a上设有第二电极图案22。 
第一绝缘基板11例如连接到基板15上。第一绝缘基板11的第二主表面11b上设置有金属膜M，该金属膜M和基板15由焊料H连接。第二绝缘基板12也同样地例如连接到基板15上。第二绝缘基板12的第二主表面12b上设置有金属膜M，该金属膜M和基板15由焊料H连接。 
半导体元件30由焊料H1连接到第一绝缘基板11上的第一电极图案21上。此外，电极端子40由焊料H2连接到第二绝缘基板12上的第二电极图案22上。 
连接用配线50是电连接第一电极图案21和第二电极图案22的金属配线。作为连接用配线50，例如采用接合线。连接用配线50具有比第一电极图案21的热阻更大的热阻。 
在半导体装置120中，第一电极图案21和第二电极图案22相互隔开间隔地设置。因此，不能从第一电极图案21直接向第二电极图案22传递热量。因此，与使第一电极图案21和第二电极图案22直接连接的情况相比，通过连接用配线50的热阻从而抑制了热传导。 
在半导体装置120中，进一步地，绝缘基板10被分割为第一绝缘基板11和第二绝缘基板12，并相互隔开间隔地配置。因此，不能从第一电极图案21经由绝 缘基板10直接向第二电极图案22传递热量。因此，与绝缘基板10不被分割的情况相比，抑制了从第一电极图案21经由绝缘基板10向第二电极图案22的热传导。 
(第二实施方式的另一例子) 
图5是说明根据第二实施方式的另一例子的半导体装置的模式图。 
图5(a)是根据本实施方式的半导体装置121的模式立体图，图5(b)是在图5(a)中示出的E-E’箭头所示的模式截面图。 
半导体装置121具有：绝缘基板10，第一电极图案21，第二电极图案22，半导体元件30，电极端子40，和连接用配线51。 
在根据第二实施方式的半导体装置121中，绝缘基板10具有第一绝缘基板11和第二绝缘基板12。在第一绝缘基板11的第一主表面11a上设有第一电极图案21。此外，在第二绝缘基板12的第一主表面12a上设有第二电极图案22。 
连接用配线51是与电力用电流对应的配线，例如采用母线。连接用配线51配置为跨过第一电极图案21和第二电极图案22。连接用配线51的一端连接到第一绝缘基板11上的第一电极图案21，另一端连接到第二绝缘基板12上的第二电极图案22。连接用配线51通过焊料H3分别连接到第一电极图案21和第二电极图案22上。 
连接用配线51具有比第一电极图案21的热阻更大的热阻。作为连接用配线51，例如采用Al(铝)或Fe(铁)。由此，设置在第一电极图案21和第二电极图案22之间的连接用配线51成为在从第一电极图案21向第二电极图案22的热传导路径上的热阻。因此，能够抑制从第一电极图案21向第二电极图案22的热传导。 
进一步地，在半导体装置121中，绝缘基板10被分割为第一绝缘基板11和第二绝缘基板12，并且相互隔开间隔地配置。因此，不能从第一电极图案21经由绝缘基板10直接向第二电极图案22传递热量。因此，与绝缘基板10不被分割的情况相比，抑制了从第一电极图案21经由绝缘基板10向第二电极图案22的热传导。 
(第三实施方式) 
图6是说明根据第三实施方式的另一例子的半导体装置的模式图。 
图6(a)是根据本实施方式的半导体装置130的模式立体图，图6(b)是在图6(a)中示出的F-F’箭头所示的模式截面图。 
半导体装置130具有：绝缘基板10，第一电极图案21，第二电极图案22， 半导体元件30，电极端子40，和连接用配线52。 
连接用配线52具有与第一电极图案21和第二电极图案22相同的材质，并且一体地设置。在此，将与从第一电极图案21朝向第二电极图案22的方向垂直的方向作为第一方向X。 
图7是在根据第三实施方式的半导体装置中，说明沿第一方向的截面的模式截面图。 
图7(a)是在图6(a)中示出的X1-X1’箭头所示的模式截面图，图7(b)是在图6(a)中示出的X2-X2’箭头所示的模式截面图。 
即，图7(a)模式地示出连接用配线52的沿第一方向X的截面。此外，图7(b)模式地示出第一电极图案21的沿第一方向X的截面。 
在连接用配线52的一部分上设有孔52h。因此，在连接用配线52的沿第一方向X的截面的面积S1(参考图7(a))比第一电极图案21的沿第一方向X的截面的面积S2(参考图7(b))小。由于面积S1比面积S2小，所以即使采用相同的材质，连接用配线52的热阻也比第一电极图案21的热阻大。并且，面积S1越小，连接用配线52的热阻越大。因此，若通过孔52h的大小及个数来调整面积S1，则可以将热阻设定为期望的值。 
在半导体装置130中，设置在第一电极图案21和第二电极图案22之间的连接用配线52成为在从第一电极图案21向第二电极图案22的热传导路径上的热阻。因此，能够抑制从第一电极图案21向第二电极图案22的热传导。 
并且，虽然在图6中示例的连接用配线52中，通过在其一部分上设置孔52h来调整面积S1，但是也可以通过沿第一方向X的长度(宽度)来调整面积S1。即，使连接用配线52的宽度比第一电极图案21的宽度窄。在厚度相同的情况下，宽度越窄，连接用配线52的热阻越大。 
(第四实施方式) 
图8是说明根据第四实施方式的半导体装置的模式平面图。 
根据第四实施方式的半导体装置140具有多个半导体元件30(30A～30D)。 
如图8中所示，半导体装置140具有：绝缘基板10，第一电极图案21，第二电极图案22，和多个半导体元件30(30A～30D)。 
虽然在图8中示例的半导体装置140中具有四个半导体元件30A～30D，但是也可以具有彼此的动作期间的至少一部分重叠的两个以上的半导体元件30。 
在此，半导体元件30A和半导体元件30C彼此的动作期间的至少一部分重叠。 此外，半导体元件30B和半导体元件30D彼此的动作期间的至少一部分重叠。另一方面，半导体元件30A和半导体元件30B彼此的动作期间不同。此外，半导体元件30C和半导体元件30D彼此的动作期间也不同。 
绝缘基板10具有第一绝缘基板11和与第一绝缘基板11隔开间隔地设置的第二绝缘基板12。 
彼此动作期间不同的半导体元件30A和30B连接到设置在第一绝缘基板11上的第一电极图案21上。此外，彼此动作期间不同的半导体元件30C和30D连接到设置在第二绝缘基板12上的第二电极图案22上。 
另一方面，彼此动作期间的至少一部分重叠的半导体元件30A和30C分别连接到不同的绝缘基板10(第一绝缘基板11和第二绝缘基板12)上。此外，彼此动作期间的至少一部分重叠的半导体元件30B和30D分别连接到不同的绝缘基板10(第一绝缘基板11和第二绝缘基板12)上。 
在此，在动作期间的至少一部分重叠的半导体元件30A和30C与30B和30D邻接的情况下，在这些元件之间容易产生热集中。 
图9是说明元件间的热集中的模式平面图。 
在图9表示的半导体装置191中，四个半导体元件30(30A～30D)连接到设置在一个绝缘基板10上的电极图案20上。在这种情况下，对在相同的时刻进行动作的半导体元件30A和30C或半导体元件30B和30D而言，彼此的热量经由电极图案20或绝缘基板10传递，并且容易在各自之间的区域HS上引起热集中。 
在半导体装置140中，动作期间的至少一部分重叠的半导体元件30A和30C以及30B和30D分别连接到不同的绝缘基板10(第一绝缘基板11或第二绝缘基板12)上。因此，在相同的时刻动作的半导体元件30A和30C或半导体元件30B和30D所产生的热量不会直接传递到彼此邻接的绝缘基板(第二绝缘基板12或第一绝缘基板11)上。由此能够抑制元件之间的热集中。 
并且，在半导体装置140中，虽然半导体元件30和电极端子40连接着同一电极图案，但是也可以如半导体装置110和111那样，分别连接到不同的电极图案上，在电极图案之间设置连接用配线50和51。 
此外，在半导体装置140中，可以如半导体装置120和121那样，将半导体元件30和电极端子40设置在不同的绝缘基板上。 
进一步地，在半导体装置140中，可以如半导体装置130那样，在第一电极图案21和第二电极图案22之间，设置比第一电极图案21的截面面积小的连接用 配线52。 
在此，作为半导体元件30A和30C，例如采用IGBT。此外，作为半导体元件30B和30D，例如采用FRD(Fast Recovery Diode，快速回复二极管)。由于IGBT和FRD彼此的动作期间不同，所以安装在同一绝缘基板上。另一方面，多个IGBT或多个FRD由于彼此的动作期间的存在至少一部分重叠的情况，所以根据抑制元件之间的热集中的观点，而分别安装在不同的绝缘基板上。 
(第四实施方式的另一例子) 
图10是说明根据第四实施方式的另一例子的半导体装置的模式平面图。 
根据第四实施方式的另一例子的半导体装置141具有多个半导体元件30(30A～30D)。 
如图10中所示，半导体装置141具有：绝缘基板10，电极图案20，和多个半导体元件30(30A～30D)。 
虽然在图10中示例的半导体装置141中具有四个半导体元件30A～30D，但是也可以具有两个以上的半导体元件30。 
在该半导体装置141中，在设置在绝缘基板10上的电极图案20上，连接有多个半导体元件30(30A～30D)。在图10中示例的半导体装置141中，配置有横向纵向各两个半导体元件30。在这样的配置中，在将横向纵向邻接的半导体元件30的间隔设为L，基板的厚度设为D的情况下，满足L＞2D。在此，基板的厚度D是构成半导体元件30的安装表面(背面)侧的放热路径的基板厚度。例如，是从半导体元件30的背面到绝缘基板10的第二主表面10b的厚度。 
图11是说明间隔L下的放热状态的模式截面图。 
在图11(a)中，示例了以间隔L1配置邻接的半导体元件30的情况下的放热路径。此外，在图11(b)中，示例了以比间隔L1宽的间隔L2配置邻接的半导体元件30的情况下的放热路径。 
安装在基板上半导体元件30在动作时作为发热体释放出热量。半导体元件30的向绝缘基板10侧的放热路径可认为是从半导体元件30的安装表面(背面)向倾斜45°的方向扩散。 
在此，如图11(a)所表示的，若以间隔L1配置邻接的半导体元件30，则在从半导体元件30的背面到基板的背面之间的扩散的放热路径产生彼此重叠。另一方面，如图11(b)所表示的，若以间隔L2配置邻接的半导体元件30，则彼此的放热路径不会产生重叠。 
也就是，若满足L＞2D，则彼此的放热路径不产生重叠。 
在半导体装置141中，配置有多个半导体元件30(30A～30D)，以使得邻接的半导体元件30的间隔L满足L＞2D。由此，在邻接的半导体元件30之间，抑制了由于彼此的发热而产生的热集中，并且防止了半导体元件30的连接可靠性的下降。 
(第五实施方式) 
图12是说明根据第五实施方式的半导体单元的模式截面图。 
如图12所表示的，半导体单元200在封装60内包含以上所说明的半导体装置110、111、120、121和130中的任何一个。对图8示例的半导体单元200而言，示出将根据第一实施方式的半导体装置110收纳在封装60内的例子。 
封装60具有：框体部61，密封材料62，和盖部63。框体部61由树脂制造，配置为包围基板15的外周边缘。密封材料62例如是硅树脂。密封材料62被注入到框体部61的内侧。由此，在框体部61内，除了半导体装置110的电极端子40的另一端40b侧以外，埋入密封材料62。盖部63设置在框体部61的开口端。在盖部63上设有使从密封材料62突出的电极端子40贯通的孔63h。通过将盖部63安装在框体部62上，使电极端子40的另一端40b从该孔63h延伸到盖部63外侧。 
通过将这样的半导体单元200单独地或多个组合地构成期望的装置。在根据本实施方式的半导体单元200中，由于在封装60内收纳有半导体装置110、111、120、121和130中的任何一个，所以可以抑制由半导体元件30产生的热量传导到连接电极端子40的焊料H2。由此，在半导体单元200中，防止了由焊料H2产生的电极端子40和第二电极图案22的连接可靠性的降低。 
(第六实施方式) 
接下来，说明根据第六实施方式的电力用半导体装置。在根据本实施方式的电力用半导体装置中，采用电力用半导体元件作为上述说明的半导体装置110、111、120、121、130、140和141的半导体元件30。此外，可以采用上述说明的半导体单元200作为电力用半导体装置。 
图13是说明电力用半导体装置的一个例子的电路图。 
在图13中，示例了逆变器装置的电路作为电力用半导体装置300。在逆变器装置中，将从直流电源400提供的直流电压变换为例如U相、V相、W相的三相交流而输出。作为负载对象，例如采用电动机500。 
逆变器装置具有逆变器电路310和控制部320。作为逆变器电路310，采用上 述说明的半导体装置110、111、120、121、130、140和141或半导体单元200。在图13中示例的逆变器装置中，与三相的各相对应地，设有三个相发生电路310U、310V和310W。 
在各相发生电路310U、310V和310W中分别设有四个半导体元件30T和30R。半导体元件30T是IGBT等的晶体管。半导体元件30R是FRD等的二极管。半导体元件30T和30R的一个组用作一相的上支(ア一ム)。此外，半导体元件30T和30R的另一个组用作一相的下支(ア一ム)。由控制部320将控制信号发送到各半导体元件30T的栅极上。各半导体元件30T的开关由该控制信号控制。由此，从各相发生电路310U、310V和310W输出与各相对应的交流电压。 
在根据本实施方式的电力用半导体装置300中，可以抑制由半导体元件30T和30R的发热产生的热集中。因此，提供了防止配置在半导体元件30T和30R或周边的电极端子40等部件的连接可靠性降低的电力用半导体装置300。 
根据本实施方式的电力用半导体装置300除了逆变器装置以外，还可以适用于转换器装置、电力用晶体管装置、电力用二极管装置等各种电路结构。 
以上虽然说明了本发明的实施方式及其变形例，但是本发明不限于这些例子。例如对于上述的各实施方式及其变形例，本领域技术人员对构成元件可以进行适当的增加、删减、设计的变更，或者可以适当地组合各实施方式的特征，并且包含本发明主旨的方案都包含在本发明的范围中。 
虽然已经描述了一些实施方式，但是这些实施方式仅是以示例的方式表现的，不是用来限定本发明的范围。事实上，在此描述的新颖的实施方式可以以其他各种形式实施，此外，在此描述的实施方式的形式可以进行各种省略、置换和改变，而不脱离本发明的精神。所附的权利要求及其等价方案用来涵盖这些形式或变更，这些形式或变更都将落入本发明的范围和精神中。 

Claims (18)

1.一种半导体装置，其特征在于，具有：
绝缘基板；
在所述绝缘基板的主表面上，相互隔开间隔地设置的第一电极图案和第二电极图案；
连接到所述第一电极图案上的半导体元件；
连接到所述第二电极图案上的电极端子；以及
电连接所述第一电极图案和所述第二电极图案、且具有比所述第一电极图案的热阻更大的热阻的连接用配线。
2.根据权利要求1所述的半导体装置，其特征在于，
所述绝缘基板具有：设有所述第一电极图案的第一绝缘基板；和设有所述第二电极图案、且与所述第一绝缘基板隔开间隔地设置的第二绝缘基板。
3.根据权利要求1所述的半导体装置，其特征在于，还具有：
连接所述第一电极图案和所述半导体元件的第一连接部件；和
连接所述第二电极图案和所述电极端子、且具有比所述第一连接部件的融点更低的融点的第二连接部件。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第一连接部件的融点比所述半导体元件的动作温度高。
5.根据权利要求1所述的半导体装置，其特征在于，
将与从所述第一电极图案朝向所述第二电极图案的方向垂直的方向作为第一方向，
所述连接用配线的沿所述第一方向的截面面积比所述第一电极图案的沿所述第一方向的截面面积小。
6.根据权利要求5所述的半导体装置，其特征在于，
在所述连接用配线上设有孔。
7.根据权利要求5所述的半导体装置，其特征在于，
所述连接用配线的沿所述第一方向的宽度比所述第一电极图案的沿所述第一方向的宽度窄。
8.根据权利要求1所述的半导体装置，其特征在于，
所述连接用配线的材质与所述第一电极图案的材质不同。
9.根据权利要求1所述的半导体装置，其特征在于，
所述连接用配线的材质与所述第一电极图案的材质相同。
10.根据权利要求1所述的半导体装置，其特征在于，
具有多个所述半导体元件，
当将所述多个半导体元件的沿所述主表面的间隔设为L，将从所述半导体元件的所述第一电极图案侧的表面到所述绝缘基板的与所述主表面相反一侧的表面的距离设为D时，满足L＞2D。
11.根据权利要求1所述的半导体装置，其特征在于，
所述连接用配线采用接合线。
12.根据权利要求1所述的半导体装置，其特征在于，
所述连接用配线采用母线。
13.根据权利要求1所述的半导体装置，其特征在于，
所述绝缘基板采用陶瓷基板。
14.根据权利要求1所述的半导体装置，其特征在于，
所述第一电极图案和所述第二电极图案采用铜，所述连接用配线采用铝。
15.一种半导体装置，其特征在于，具有：
第一绝缘基板；
与所述第一绝缘基板隔开间隔地设置的第二绝缘基板；
设置在所述第一绝缘基板的主表面上的第一电极图案；
设置在所述第二绝缘基板的主表面上的第二电极图案；
连接到所述第一电极图案上的第一半导体元件；以及
连接到所述第二电极图案上、且具有与所述第一半导体元件的动作期间的至少一部分重叠的动作期间的第二半导体元件。
16.根据权利要求15所述的半导体装置，其特征在于，
所述第一半导体元件采用IGBT，
所述第二半导体元件采用FRD。
17.一种半导体单元，其特征在于，具有：
权利要求1所述的半导体装置；和
至少将所述半导体元件、所述连接用配线和所述电极端子的一部分收纳在内部的封装。
18.一种电力用半导体装置，其特征在于，具有：
绝缘基板；
在所述绝缘基板的主表面上，相互隔开间隔地设置的第一电极图案和第二电极图案；
连接到所述第一电极图案上的电力用半导体元件；
连接到所述第二电极图案上的电极端子；以及
电连接所述第一电极图案和所述第二电极图案、且具有比所述第一电极图案的热阻更大的热阻的连接用配线。
CN201110105633.5A 2010-05-21 2011-03-18 半导体装置,半导体单元和电力用半导体装置 Expired - Fee Related CN102254895B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP117219/2010 2010-05-21
JP2010117219A JP5467933B2 (ja) 2010-05-21 2010-05-21 半導体装置

Publications (2)

Publication Number Publication Date
CN102254895A true CN102254895A (zh) 2011-11-23
CN102254895B CN102254895B (zh) 2015-08-12

Family

ID=44971788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110105633.5A Expired - Fee Related CN102254895B (zh) 2010-05-21 2011-03-18 半导体装置,半导体单元和电力用半导体装置

Country Status (3)

Country Link
US (1) US9041052B2 (zh)
JP (1) JP5467933B2 (zh)
CN (1) CN102254895B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110235244A (zh) * 2017-02-06 2019-09-13 三菱电机株式会社 功率半导体模块以及电力转换装置
CN110972394A (zh) * 2019-12-31 2020-04-07 中科可控信息产业有限公司 电路板结构及电子设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5626087B2 (ja) * 2011-04-13 2014-11-19 三菱電機株式会社 半導体装置
JP2014017318A (ja) 2012-07-06 2014-01-30 Toyota Industries Corp 半導体装置
CN103681560B (zh) * 2012-09-25 2016-12-21 西安永电电气有限责任公司 一种挖槽型igbt模块底板及igbt模块
JP2014107290A (ja) * 2012-11-22 2014-06-09 Daikin Ind Ltd 冷却器付きパワーモジュール及びその製造方法
DE102013200526B4 (de) * 2013-01-16 2019-11-21 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
CN104282677B (zh) * 2014-11-05 2017-02-15 成都晶川电力技术有限公司 一种快恢复二极管模块
WO2016150391A1 (zh) * 2015-03-23 2016-09-29 广东美的制冷设备有限公司 智能功率模块及其制造方法
JP7159618B2 (ja) * 2018-05-25 2022-10-25 富士電機株式会社 半導体モジュールおよび電力変換装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249734A (ja) * 1994-03-09 1995-09-26 Toshiba Corp 大電力用半導体装置
JPH1126666A (ja) * 1997-07-03 1999-01-29 Fuji Electric Co Ltd 半導体装置
CN1237785A (zh) * 1998-06-01 1999-12-08 株式会社日立制作所 半导体器件和半导体器件的制作方法
US6236110B1 (en) * 1999-04-05 2001-05-22 Mitsubishi Denki Kabushiki Kaisha Power semiconductor module
US20030001438A1 (en) * 2001-06-15 2003-01-02 Yoshihide Nii Switching circuit
CN101136396A (zh) * 2006-08-30 2008-03-05 株式会社电装 包括两片带有多个半导体芯片和电子元件的衬底的功率电子封装件
CN101681907A (zh) * 2007-11-30 2010-03-24 松下电器产业株式会社 散热结构体基板和使用其的模块及散热结构体基板的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2896454B2 (ja) * 1992-11-25 1999-05-31 株式会社日立製作所 インバータ装置
JPH0855956A (ja) * 1994-08-10 1996-02-27 Fuji Electric Co Ltd 駆動回路装置モジュール
JPH11274398A (ja) * 1998-03-20 1999-10-08 Mitsubishi Electric Corp パワーモジュール
EP1104025B1 (en) 1999-05-11 2007-12-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP4526125B2 (ja) * 2005-09-08 2010-08-18 日本インター株式会社 大電力用半導体装置
JP5098301B2 (ja) * 2006-11-10 2012-12-12 三菱電機株式会社 電力用半導体装置
JP2008270455A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
JP4557015B2 (ja) * 2008-02-15 2010-10-06 株式会社デンソー パワースイッチング回路
JP5182274B2 (ja) * 2009-11-17 2013-04-17 三菱電機株式会社 パワー半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249734A (ja) * 1994-03-09 1995-09-26 Toshiba Corp 大電力用半導体装置
JPH1126666A (ja) * 1997-07-03 1999-01-29 Fuji Electric Co Ltd 半導体装置
CN1237785A (zh) * 1998-06-01 1999-12-08 株式会社日立制作所 半导体器件和半导体器件的制作方法
US6236110B1 (en) * 1999-04-05 2001-05-22 Mitsubishi Denki Kabushiki Kaisha Power semiconductor module
US20030001438A1 (en) * 2001-06-15 2003-01-02 Yoshihide Nii Switching circuit
CN101136396A (zh) * 2006-08-30 2008-03-05 株式会社电装 包括两片带有多个半导体芯片和电子元件的衬底的功率电子封装件
CN101681907A (zh) * 2007-11-30 2010-03-24 松下电器产业株式会社 散热结构体基板和使用其的模块及散热结构体基板的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110235244A (zh) * 2017-02-06 2019-09-13 三菱电机株式会社 功率半导体模块以及电力转换装置
CN110235244B (zh) * 2017-02-06 2023-06-27 三菱电机株式会社 功率半导体模块以及电力转换装置
CN110972394A (zh) * 2019-12-31 2020-04-07 中科可控信息产业有限公司 电路板结构及电子设备
CN110972394B (zh) * 2019-12-31 2021-03-23 中科可控信息产业有限公司 电路板结构及电子设备

Also Published As

Publication number Publication date
JP2011243916A (ja) 2011-12-01
US9041052B2 (en) 2015-05-26
JP5467933B2 (ja) 2014-04-09
US20110284924A1 (en) 2011-11-24
CN102254895B (zh) 2015-08-12

Similar Documents

Publication Publication Date Title
CN102254895A (zh) 半导体装置,半导体单元和电力用半导体装置
US9116532B2 (en) Power semiconductor device module
US20140334203A1 (en) Power converter and method for manufacturing power converter
KR101926854B1 (ko) 반도체 장치
CN107644857B (zh) 多器件功率模块的信号引脚布局
US7830689B2 (en) Power converter
EP2750184B1 (en) Semiconductor module
US10134718B2 (en) Power semiconductor module
EP3573107A1 (en) Semiconductor device and power conversion apparatus
CN103996667B (zh) 具有旁路功能的半导体器件及其方法
KR101946074B1 (ko) 3 레벨 컨버터 하프 브리지
US20240055357A1 (en) Semiconductor package, semiconductor device, and power conversion device
EP2963682A1 (en) Semiconductor device and manufacturing method thereof
CN113557603B (zh) 半导体装置
JP2009130163A (ja) 半導体装置
CN105325066A (zh) 功率模块、具有功率模块的驱动装置和整流器
CN102201402A (zh) 半导体装置
US12068290B2 (en) Power semiconductor module with low inductance gate crossing
US11056415B2 (en) Semiconductor device
US11315850B2 (en) Semiconductor device
CN112992845A (zh) 功率模块及其制造方法
WO2018007062A1 (en) Low-inductance power module design
US20230282561A1 (en) Power semiconductor module and power conversion device
CN103296019A (zh) 半导体装置以及用于制造半导体装置的方法
US20160113112A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150812

Termination date: 20170318