CN102214601B - 双镶嵌结构形成方法 - Google Patents
双镶嵌结构形成方法 Download PDFInfo
- Publication number
- CN102214601B CN102214601B CN201010144234.5A CN201010144234A CN102214601B CN 102214601 B CN102214601 B CN 102214601B CN 201010144234 A CN201010144234 A CN 201010144234A CN 102214601 B CN102214601 B CN 102214601B
- Authority
- CN
- China
- Prior art keywords
- sacrifice layer
- layer
- double
- dual
- shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种双镶嵌结构形成方法，包括步骤：提供半导体结构和压印屏蔽，半导体结构包括互连层、位于互连层上的介质层，位于介质层上的牺牲层；对所述半导体结构上的牺牲层进行加热，使得所述牺牲层软化；利用所述压印屏蔽对所述半导体结构上的牺牲层进行冲压，使得所述半导体结构上的凸起嵌入所述牺牲层内；对半导体结构上的牺牲层进行冷却，使得所述牺牲层硬化；将所述压印屏蔽取出，从而在所述半导体结构的牺牲层上形成双镶嵌结构；对具有双镶嵌结构的半导体结构进行刻蚀，使得在介质层中形成双镶嵌结构，并且所述双镶嵌结构中的通孔底部暴露互连层。从而减少了对基底造成的损伤，提高了器件可靠性。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种双镶嵌结构形成方法。
背景技术
当今半导体器件制造技术飞速的发展，半导体器件已经具有深亚微米结构，集成电路中包含巨大数量的半导体元件。在如此大规模集成电路中，元件之间的高性能、高密度的连接不仅在单个互连层中互连，而且要在多层之间进行互连。因此，通常提供多层互连结构，特别是利用双镶嵌(dual_damascene)工艺形成的多层互连结构，该工艺在介质层中形成沟槽(trench)和通孔(via)，然后用导电材料例如铜(Cu)填充所述沟槽和通孔。这种互连结构已经在集成电路制造中得到广泛应用。
传统的双镶嵌结构形成方法需要至少两次光刻与刻蚀，以下结合图1至图4对一种传统的双镶嵌结构形成方法中的两次光刻与刻蚀的过程进行说明。首先进行第一次光刻与刻蚀，步骤如下：如图1所示，提供基底10，所述基底10包括半导体衬底11、位于衬底上的互连层12、位于互连层上的介质层13，所述介质层13包括依次层叠排列的刻蚀停止层13a、层间介质层13b、阻挡层13c。接着，如图2所示，在基底10上形成掩膜层20，然后曝光和显影，在掩膜层20中形成第一开口30；继续参考图2所示，利用该掩膜层20的掩蔽下进行刻蚀，在基底10中形成通孔40。接着，如图3所示，进行第一次灰化，去除掩膜层20。然后，进行第二第光刻和刻蚀，步骤如下：如图4所示，在基底10上形成掩膜层50，然后曝光和显影，在掩膜层50中形成第二开口60，所述通孔40位于第二开口60中，并且第二开口60的尺寸大于通孔40。接着，继续参考图4所示，利用该掩膜层50的掩蔽下进行刻蚀，在基底中形成沟槽70。接着，如图5所示进行第二次灰化，去除掩膜层50。这样就在基底中形成了双镶嵌结构。但是上述方法需要经过两次灰化工艺，灰化工艺会对基底10造成损伤，因此利用上述方法形成的双镶嵌结构中基底10会受到损伤。
在名称“一种大马士革工艺方法”专利申请号“200810035095.5”的中国文献中提供的双镶嵌(大马士革)工艺方法对上述方法进行了改进，减少了显影和刻蚀的步骤，但是仍然可能存在刻蚀后的灰化工艺对基底的损伤。
发明内容
本发明解决的技术问题是提供一种双镶嵌结构形成方法，减少对基底造成的损伤。
为了解决上述问题，本发明提供了一种双镶嵌结构形成方法，包括步骤：
提供半导体结构和压印屏蔽，半导体结构包括互连层、位于互连层上的介质层，位于介质层上的牺牲层，所述压印屏蔽包括具有和双镶嵌结构互补形状的凸起；
对所述半导体结构上的牺牲层进行加热，使得所述牺牲层软化；
利用所述压印屏蔽对所述半导体结构上的牺牲层进行冲压，使得所述半导体结构上的凸起嵌入所述牺牲层内；
对半导体结构上的牺牲层进行冷却，使得所述牺牲层硬化；
将所述压印屏蔽取出，从而在所述半导体结构的牺牲层上形成双镶嵌结构；
对具有双镶嵌结构的半导体结构进行刻蚀，使得在介质层中形成双镶嵌结构，并且所述双镶嵌结构中的通孔底部暴露互连层。
优选的，所述凸起的高度等于牺牲层的厚度。
优选的，在所述对具有双镶嵌结构的半导体结构进行刻蚀的步骤后还包括利用湿法刻蚀去除所述牺牲层。
优选的，所述湿法清洗利用磷酸和氢氟酸的混合溶液。
优选的，所述磷酸和氢氟酸的浓度比为：4∶5～5∶4。
优选的，所述湿法清洗利用盐酸和磷酸的混合溶液。
优选的，所述盐酸的浓度和磷酸的浓度比为：10∶1～10∶3。
优选的，所述牺牲层的材料为金属。
优选的，所述牺牲层的材料为金属镍。
优选的，所述牺牲层的厚度为
优选的，所述牺牲层的熔点低于所述压印屏蔽的熔点。
优选的，所述压印屏蔽的材料为金属。
优选的，所述压印屏蔽的材料为钒、铅、钽、铌、锆和钛中的一种或其组合。
优选的，所述压印屏蔽包括基板和位于基板上的凸起，所述凸起包括方体和位于方体上的圆柱体，所述方体和圆柱体的中心轴垂直于所述基板表面。
优选的，所述对具有双镶嵌结构的半导体结构进行刻蚀步骤中刻蚀参数为：氯气10sccm～50sccm，氩气10sccm～100sccm，腔室压力为2mTorr～10mTorr，底部偏置电压为100V～500V，电源功率为500W～1000W。
与现有技术相比，本发明主要具有以下优点：
本发明通过利用压印屏蔽压印结合刻蚀的方法来在介质层中形成双镶嵌结构，从而避免了在现有技术中利用两步光刻和刻蚀在介质层中形成双镶嵌结构的方法，因此避免了现有技术中在刻蚀步骤后灰化去除掩膜层时对基底造成的损伤，这样提高了后续形成的器件的可靠性。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1至图5为一种现有的双镶嵌结构形成方法；
图6是本发明的双镶嵌结构形成方法的流程图；
图7至图11为本发明的形成双镶嵌结构方法示意图。
具体实施方式
由背景技术可知，在现有技术中在半导体基底的介质层中制作双镶嵌结构，通常需要经过两次灰化工艺，灰化工艺会对基底造成损伤，因此利用上述方法形成的双镶嵌结构中基底受到损伤。
本发明的发明人经过大量的实验，得到了一种双镶嵌结构形成方法包括步骤：提供半导体结构和压印屏蔽，半导体结构包括互连层、位于互连层上的介质层，位于介质层上的牺牲层，所述压印屏蔽包括具有和双镶嵌结构互补形状的凸起；对所述半导体结构上的牺牲层进行加热，使得所述牺牲层软化；利用所述压印屏蔽对所述半导体结构上的牺牲层进行冲压，使得所述半导体结构上的凸起嵌入所述牺牲层内；对半导体结构上的牺牲层进行冷却，使得所述牺牲层硬化；将所述压印屏蔽取出，从而在所述半导体结构的牺牲层上形成双镶嵌结构；对具有双镶嵌结构的半导体结构进行刻蚀，使得在介质层中形成双镶嵌结构，并且所述双镶嵌结构中的通孔底部暴露互连层。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实现方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图6为本发明的形成双镶嵌结构的流程图。如图6所示，本发明形成双镶嵌结构方法包括步骤：
S10：提供半导体结构和压印屏蔽，半导体结构包括互连层、位于互连层上的介质层，位于介质层上的牺牲层，所述压印屏蔽包括具有和双镶嵌结构互补形状的凸起；
S20：对所述半导体结构上的牺牲层进行加热，使得所述牺牲层软化；
S30：利用所述压印屏蔽对所述半导体结构上的牺牲层进行冲压，使得所述半导体结构上的凸起嵌入所述牺牲层内；
S40：对半导体结构上的牺牲层进行冷却，使得所述牺牲层硬化；
S50：将所述压印屏蔽取出，从而在所述半导体结构的牺牲层上形成双镶嵌结构；
S60：对具有双镶嵌结构的半导体结构进行刻蚀，使得在介质层中形成双镶嵌结构，并且所述双镶嵌结构中的通孔底部暴露互连层。
图7至图11为本发明的双镶嵌结构形成方法示意图，下面结合图7至图11对本发明的双镶嵌结构形成方法一具体实施例进行说明。
首先，参考图7进行步骤S10，提供半导体结构100，所述半导体结构100包括半导体衬底105，位于衬底105上的互连层110、介质层120和牺牲层130。互连层110可以为金属或者多晶硅的导电材料形成的，用于进行电连接。在互连层110上具有介质层120，用于半导体结构100中的互连层110与后续在半导体结构100上形成的其他导电层之间的隔离，一般的介质层120可以为多层的叠层结构，例如包括起刻蚀停止层作用的氮化物层120a，位于氮化物层120a上的层间介质层120b，及位于层间介质层上的在刻蚀中起保护作用的阻挡层120c。所述层间介质层120b通常选自SiO2或者掺杂的SiO2，例如USG(Undoped silicon glass，没有掺杂的硅玻璃)、BPSG(Borophosphosilicate glass，掺杂硼磷的硅玻璃)、BSG(borosilicate glass，掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass，掺杂磷的硅玻璃)等。所述介质层120上具有牺牲层130。如在一具体实现中，所述牺牲层130的材料为金属，牺牲层的厚度为例如具体为金属镍(nickel)，熔点在1456摄氏度，镍层的厚度为该厚度可以保证在后续冲压在牺牲层130中形成双镶嵌结构，并且该厚度还可以和后续的刻蚀步骤结合起来，使得可以将牺牲层中的双镶嵌结构很好的转移到介质层中。
在该步骤S10中还要提供压印屏蔽200，所述压印屏蔽包括形状和双镶嵌结构互补的凸起，一般的双镶嵌结构具有一个沟槽和与沟槽连连通的通孔。在一具体实现中，所述压印屏蔽200的结构包括基板210，位于基板上的凸起220，所述凸起220包括方体220a(包括长方体和正方体)和位于方体220a上的圆柱体220b，所述方体220a和圆柱体220b的中心轴垂直于所述基板210表面。
压印屏蔽200的形成方法可以利用金属材料，例如钒、铅(vanadium)、钽(tantalum)、铌(niobium)、锆(zirconium)和钛(titanium)中的任意一种及其组合，在熔融状态下，在磨具中一次浇注形成，也可以利用先提供第一层基板210，然后在第一层基板210上利用物理气相淀积形成第二层，经过刻蚀将第二层形成和沟槽互补的方体220a；然后在刻蚀后的第二层上利用物理气相淀积形成第三层，然后利用刻蚀将第三层形成和通孔互补的圆柱体220b。这样就形成了在第一层上具有第二层和第三层构成的凸起的压印屏蔽200。当然本领域技术人员也可以，利用其它的方法形成。所述方体220a的厚度本领域技术人员可以根据要形成的双镶嵌结构中沟槽的深度决定。所述圆柱体220b的厚度本领域技术人员可以根据要形成的双镶嵌结构中通孔决定。除上述的材料之外，也可以利用不容易冲压变形，并且熔点在镍熔点以上的其他材料。所述基板210和凸起220的材料可以相同也可以不同。一般的，所述牺牲层130的熔点低于所述压印屏蔽200的熔点，这样可以使得在后续的冲压过程中所述压印屏蔽200不会变形。
接着，继续参考图7，进行步骤S20，对半导体结构100进行加热，使其上的牺牲层130软化。在一具体实现中，可以将半导体结构100至于退火炉中使其牺牲层130达到熔点，例如对于镍材料的牺牲层130，需要将牺牲层130加热到1453摄氏度。使镍材料呈熔融态。
接着，参考图8进行步骤S30，利用所述压印屏蔽200，沿垂直于所述半导体结构100的上表面方向，对所述半导体结构100进行冲压，冲压时所述压印屏蔽100上凸起220的圆柱体220b位于下方，向位于所述压印屏蔽200下方的半导体结构100冲压，所述圆柱体220b先冲压进入牺牲层130，然后方体220a进入牺牲层130，具体的冲压力本领域技术人员可以根据牺牲层130的材料获得，只要可以保证压印屏蔽200进入牺牲层130即可，因为所述镍材料构成的牺牲层130在步骤S20中被加热后呈熔融态，因此比较容易被冲压。
例如可以预先将所述压印屏蔽200固定在一个可以沿冲压方向移动的装置上，然后控制该装置向半导体结构100方向冲压，因为牺牲层130呈熔融态或者较软的状态，从而牺牲层130在冲压力的作用下被压印屏蔽200的凸起220挤向其他位置，从而压印屏蔽200的凸起220可以嵌入所述牺牲层130内。在该步骤S30中，由于压印屏蔽200的熔点高于牺牲层130，因此压印屏蔽200不会变形，保持了良好和双镶嵌结构互补的凸起结构。
在一具体实现中，所述压印屏蔽200中第一层基板210的边缘伸出凸起220所位于的范围，该边缘部分就可以卡在所述半导体结构100的表面上，使得恰好所述凸起220嵌入牺牲层内，使得制造过程更较精确，形成的双镶嵌结构更好。
接着，继续参考图8，进行步骤S40，将所述半导体结构100上的牺牲层130冷却，在一具体实现中，可以将半导体结构100至于冷却装置之中，或者经过自然冷却，使得所述牺牲层130变硬。
接着，参考图9，进行步骤S40，将压印屏蔽200的凸起220从牺牲层130中取出。在一具体实现中，所述压印屏蔽200和牺牲层130的材料不同，因此之间不会完全融合，这样只要沿远离半导体结构100方向撤出所述压印屏蔽200即可。从而就在所述牺牲层130中留下了所述凸起220互补的形状，即一个沟槽140a和一个通孔140b构成的双镶嵌结构。
在一具体实现中，所述凸起220的高度等于牺牲层130的厚度。从而凸起220形成的沟槽140a和通孔140b的深度之和等于牺牲层130的厚度，因此在步骤S40之后，形成的双镶嵌结构可以暴露通孔140b底部的介质层120。
接着，参考图10，进行步骤S50，对半导体结构100进行刻蚀，随着刻蚀的进行所述牺牲层130中的双镶嵌结构(及沟槽和通孔)会从牺牲层130向介质层120中延伸，从而使得在介质层120中形成双镶嵌结构。
在一具体实现中，所述刻蚀参数为：氯气10sccm～50sccm，氩气10sccm～100sccm，腔室压力为2mTorr～10mTorr，底部偏置电压为100V～500V，电源功率为500W～1000W。在上述刻蚀参数下，如果牺牲层130为金属镍材料，介质层为SiO2或者掺杂的SiO2，则介质层120的刻蚀速率会比牺牲层130的刻蚀速率快，这样通孔140a位置由于没有牺牲层130的保护，刻蚀的速率比其他位置快，当沟槽140b位置刻蚀到介质层120时，速度会加快，从而在最后形成的介质层120中的双镶嵌结构的通孔150b深度和沟槽150a深度都比牺牲层130中的深度大。
参考图11，在另一优选的实施例中，在步骤S50之后还包括利用湿法刻蚀去除所述牺牲层130。例如具体的利用浓度为4∶5～5∶4，例如1∶1磷酸和氢氟酸的混合溶液，或者浓度比为：10∶1～10∶3，例如5∶1的盐酸和磷酸的混合溶液进行湿法刻蚀。
本发明通过利用压印屏蔽压印结合刻蚀的方法来在介质层中形成双镶嵌结构，从而避免了在现有技术中利用两步光刻和刻蚀在介质层中形成双镶嵌结构的方法，因此避免了现有技术中在刻蚀步骤后灰化去除掩膜层时对基底造成的损伤，这样提高了后续形成的器件的可靠性。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (13)
1.一种双镶嵌结构形成方法，其特征在于，包括步骤：
提供半导体结构和压印屏蔽，半导体结构包括互连层、位于互连层上的介质层，位于介质层上的牺牲层，所述压印屏蔽包括具有和双镶嵌结构互补形状的凸起；
对所述半导体结构上的牺牲层进行加热，使得所述牺牲层软化；
利用所述压印屏蔽对所述半导体结构上的牺牲层进行冲压，使得所述半导体结构上的凸起嵌入所述牺牲层内；
对半导体结构上的牺牲层进行冷却，使得所述牺牲层硬化；
将所述压印屏蔽取出，从而在所述半导体结构的牺牲层上形成双镶嵌结构；
对具有双镶嵌结构的半导体结构的牺牲层和介质层同时进行刻蚀，随着刻蚀的进行所述牺牲层中的双镶嵌结构同时从牺牲层向介质层中延伸，使得在介质层中形成双镶嵌结构，并且所述双镶嵌结构中的通孔底部暴露互连层。
2.根据权利要求1所述的双镶嵌结构形成方法，其特征在于，所述凸起的高度等于牺牲层的厚度。
3.根据权利要求1所述的双镶嵌结构形成方法，其特征在于，在所述对具有双镶嵌结构的半导体结构的牺牲层和介质层同时进行刻蚀的步骤后还包括利用湿法刻蚀去除所述牺牲层。
4.根据权利要求3所述的双镶嵌结构形成方法，其特征在于，所述湿法清洗利用磷酸和氢氟酸的混合溶液。
5.根据权利要求3所述的双镶嵌结构形成方法，其特征在于，所述湿法清洗利用盐酸和磷酸的混合溶液。
6.根据权利要求1所述的双镶嵌结构形成方法，其特征在于，所述牺牲层的熔点低于所述压印屏蔽的熔点。
7.根据权利要求1所述的双镶嵌结构形成方法，其特征在于，所述牺牲层的材料为金属。
8.根据权利要求7所述的双镶嵌结构形成方法，其特征在于，所述牺牲层的厚度为
9.根据权利要求8所述的双镶嵌结构形成方法，其特征在于，所述牺牲层的材料为金属镍。
10.根据权利要求9所述的双镶嵌结构形成方法，其特征在于，所述对具有双镶嵌结构的半导体结构的牺牲层和介质层同时进行刻蚀步骤中刻蚀参数为：氯气10sccm～50sccm，氩气10sccm～100sccm，腔室压力为2mTorr～10mTorr，底部偏置电压为100V～500V，电源功率为500W～1000W。
11.根据权利要求9所述的双镶嵌结构形成方法，其特征在于，所述压印屏蔽的材料为金属。
12.根据权利要求11所述的双镶嵌结构形成方法，其特征在于，所述压印屏蔽的材料为钒、铅、钽、铌、锆和钛中的一种或其组合。
13.根据权利要求1所述的双镶嵌结构形成方法，其特征在于，所述压印屏蔽包括基板和位于基板上的凸起，所述凸起包括方体和位于方体上的圆柱体，所述方体和圆柱体的中心轴垂直于所述基板表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010144234.5A CN102214601B (zh) | 2010-04-02 | 2010-04-02 | 双镶嵌结构形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010144234.5A CN102214601B (zh) | 2010-04-02 | 2010-04-02 | 双镶嵌结构形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102214601A CN102214601A (zh) | 2011-10-12 |
| CN102214601B true CN102214601B (zh) | 2014-07-30 |
Family
ID=44745857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010144234.5A Active CN102214601B (zh) | 2010-04-02 | 2010-04-02 | 双镶嵌结构形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102214601B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114235870A (zh) * | 2021-12-17 | 2022-03-25 | 中国核动力研究设计院 | 基于导电屏蔽镶嵌的辐照后锆合金扫描电镜试样制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1722366A (zh) * | 2004-06-01 | 2006-01-18 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| CN1860605A (zh) * | 2003-09-29 | 2006-11-08 | 国际商业机器公司 | 制造方法 |
-
2010
- 2010-04-02 CN CN201010144234.5A patent/CN102214601B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1860605A (zh) * | 2003-09-29 | 2006-11-08 | 国际商业机器公司 | 制造方法 |
| CN1722366A (zh) * | 2004-06-01 | 2006-01-18 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102214601A (zh) | 2011-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12051646B2 (en) | Metal line structure and method | |
| US10347729B2 (en) | Device for improving performance through gate cut last process | |
| CN107680953B (zh) | 金属内连线的互连结构及其形成方法、半导体器件 | |
| CN104465521B (zh) | 半导体器件的制造方法和半导体器件 | |
| GB2483414A (en) | Semiconductor device and method for producing the same | |
| CN100539073C (zh) | 制造包括栓塞的半导体器件的方法 | |
| CN105047627A (zh) | 半导体结构及其制造方法 | |
| US8969193B2 (en) | Method of producing a semiconductor device having an interconnect through the substrate | |
| CN102214601B (zh) | 双镶嵌结构形成方法 | |
| CN109509721B (zh) | 半导体元件及其制作方法 | |
| CN111696914B (zh) | 互连线结构的制备方法 | |
| TWI223380B (en) | Semiconductor device and method of fabricating the same | |
| TW202022943A (zh) | 半導體結構以及其製備方法 | |
| CN101359620A (zh) | 具有减小的金属线路电阻的半导体结构及其制造方法 | |
| CN1988181A (zh) | 半导体器件中的电容器及其制造方法 | |
| CN106328616B (zh) | 导体插塞及其制造方法 | |
| CN104658967A (zh) | 一种半导体器件及其制造方法 | |
| CN115708214A (zh) | 半导体装置接触垫及接触垫制造的方法 | |
| CN104465492B (zh) | 穿透硅通孔结构的形成方法以及集成电路制造方法 | |
| CN102446814A (zh) | 双镶嵌结构的形成方法 | |
| CN216563142U (zh) | 半导体结构 | |
| CN100421218C (zh) | 具有自行对准接触窗的半导体元件及其制造方法 | |
| US9349813B2 (en) | Method for fabricating semiconductor device | |
| CN102074548B (zh) | 一种电路布局结构 | |
| CN1155999C (zh) | 具有垂直晶体管和对准掩埋条的栅导体的5f2单元的制作 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121108 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |