[go: up one dir, main page]

CN102201445A - 一种psoi横向超结功率半导体器件 - Google Patents

一种psoi横向超结功率半导体器件 Download PDF

Info

Publication number
CN102201445A
CN102201445A CN2011100938437A CN201110093843A CN102201445A CN 102201445 A CN102201445 A CN 102201445A CN 2011100938437 A CN2011100938437 A CN 2011100938437A CN 201110093843 A CN201110093843 A CN 201110093843A CN 102201445 A CN102201445 A CN 102201445A
Authority
CN
China
Prior art keywords
type
region
superjunction
super
buried layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100938437A
Other languages
English (en)
Other versions
CN102201445B (zh
Inventor
王文廉
王玉
王代华
王巍
赖富文
张志杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North University of China
Original Assignee
North University of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North University of China filed Critical North University of China
Priority to CN201110093843A priority Critical patent/CN102201445B/zh
Publication of CN102201445A publication Critical patent/CN102201445A/zh
Application granted granted Critical
Publication of CN102201445B publication Critical patent/CN102201445B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/657—Lateral DMOS [LDMOS] FETs having substrates comprising insulating layers, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开一种PSOI横向超结功率半导体器件，包括半导体本体、绝缘埋层、半导体本体上的栅以及电极，在绝缘埋层的上方设有超结结构，由交替分布的超结n区和超结p区构成，并与p型体区相连。在与超结垂直的方向上设有n型补偿区，n型补偿区与超结和绝缘埋层相连，并深入到衬底内。本发明可以有效抑制横向超结功率器件中存在的衬底辅助耗尽效应，提高器件的耐压。与常规的电荷补偿型横向超结器件相比，n型补偿区与超结垂直，可以更好地保持超结耐压特性，而且不会增加顶层硅的厚度。

Description

一种PSOI横向超结功率半导体器件
技术领域
本发明属于功率半导体器件领域，特别涉及SOI（Semiconductor On Insulator）横向超结功率半导体器件。
背景技术
功率半导体器件在国民经济和社会生活中具有不可替代的关键作用，其大量用于消费类电子、工业控制和国防装备。功率半导体器件也是节能减排的关键技术和基础技术，特别是我国将节能降耗作为国家的基本国策之一，半导体功率器件的发展及推广应用是节能的重要技术手段。
在功率半导体器件中，MOS型功率器件（Power MOSFETs）能显著地减小了开关时间，提高器件的开关频率。但是在高压应用时，功率MOS器件的单位面积导通电阻随着耐压的2.5次方增加，为器件的发展带来了阻碍。超结（Superjunction）的提出打破了传统功率MOS器件的理论极限，提高了器件的耐压，降低了导通电阻，见参考文献:陈星弼，“超结器件”，电力电子技术，2008，42(12):2-7；或，Tatsuhiko Fujihira, “Theory of semiconductor superjunction devices”, J. Appl. Phys., 1997, 36(10): 6254-6262。近年来，随着超结工艺的改进，纵向超结器件已从器件发展走向系统优化。但是，超结技术在横向MOS功率器件中的应用却遇到了很大的困难。到目前为止，横向超结器件的击穿电压仍然不能达到理想的效果。主要的原因是，横向超结被做在一定电阻率的衬底上，会受到纵向电场的影响，打破了超结的电荷平衡，器件的耐压急剧降低，这被称为“衬底辅助耗尽效应”。这方面的内容可见参考文献: Tl-Yong Park and C. Andre T. Salama, “Super Junction LDMOS Transistors – Implementing super junction LDMOS transistors to overcome substrate depletion effects”, IEEE Circuits and Devices Magazine, November/December 2006: 10-15。
在SOI器件中，绝缘埋层提供了纵向的隔离层，使得其具有天然的隔离优势。SOI器件的高低压单元、有源层和衬底之间都通过埋氧层完全隔开，各部分的电气连接被完全消除。所以，SOI器件具有寄生效应小、速度快、功耗低、集成度高、抗辐照能力强等许多优点。在SOI衬底上的超结同样遭受纵向电场的影响，不过此纵向电场来源于“硅-绝缘埋层-硅”形成的电容结构（也称为场致效应）。产生的纵向电场同样会破坏超结的电荷平衡，降低器件的击穿电压。这与体硅上的衬底辅助耗尽效应具有类似的影响，它们被统称为“衬底辅助耗尽效应”，见参考文献: Sameh G. Nassif-Khalil, and C. Andre T. Salama, “Super junction LDMOST in silicon-on-sapphire technology (SJ-LDMOST)”, Proc. ISPSD, 2002: 81-84。超结的N区和P区之间的电荷不平衡降低了SOI横向超结器件的耐压。本发明针对SOI横向超结功率器件的低耐压问题提出了一种新的器件结构，抑制了衬底辅助耗尽效应，提高了器件的耐压。
发明内容
本发明的目的是提供一种PSOI横向超结功率半导体器件，可以缓解横向超结功率器件中存在的衬底辅助耗尽效应，提高器件的耐压。
为实现上述目的，本发明采用的技术方案是：一种PSOI横向超结功率半导体器件，包括p型衬底，p型衬底上端面设有绝缘埋层，在绝缘埋层上端面设有p型体区和超结结构，超结结构由横向交替分布的超结n区和超结p区组成，p型体区与超结结构的一侧端面接触，p型体区上设有n型源区、p型体接触区以及栅氧化层， 栅氧化层上端上设有多晶硅栅，n型源区和p型体接触区上设有源电极，超结结构的另一侧设有n型漏区，n型漏区上设有漏电极，在超结结构上设有n型漏区的一侧设有与超结垂直的n型补偿区，n型补偿区分别与超结结构端面、绝缘埋层以及p型衬底接触，n型漏区设置在n型补偿区上。
与现有技术相比，本发明具有以下有益效果：
1.本发明的PSOI横向超结功率半导体器件采用了新结构，即在超结垂直的方向上设有n型补偿区13，并深入到p型衬底1内，相对于常规的SOI横向超结功率器件(图2)能够有效消除衬底辅助耗尽效应，改善超结的电荷平衡，提高器件的耐压。
2.本发明的PSOI横向超结功率半导体器件采用了垂直超结的n型电荷补偿区13，相对于其他的电荷补偿型SOI横向超结功率半导体器件(图3)采用平行超结的n型电荷补偿区14， 平行超结的n型电荷补偿区在实现电荷补偿的同时在源端引入了多余的电荷，降低了超结的耐压特性。本发明采用的垂直超结的n型电荷补偿区13只在漏端存在，可以保护超结的耐压特性。
附图说明
图1是本发明PSOI横向超结功率半导体器件的三维结构示意图。
图2是常规的SOI横向超结功率半导体器件的三维结构示意图。
图3是具有平行超结的电荷补偿型SOI横向超结功率半导体器件的三维结构示意图。
图4是三维器件模拟仿真结果，图示了三种器件结构的表面电场分布曲线，可以看出本发明的器件具有很平直的电场分布，器件耐压更高。
其中: 1为p型衬底，2为绝缘埋层，3为p型体区，4为n型源区，5为p型体接触区，6为源电极，7为栅氧化层，8为多晶硅栅，9为超结n区，10为超结p区，11为漏电极，12为n型漏区，13为垂直超结的n型补偿区，14为平行超结的n型补偿区。
具体实施方式
下面结合附图1对本发明作详细说明。
本发明所述的一种PSOI横向超结功率半导体器件，包括p型衬底1，p型衬底1上端面设有绝缘埋层2，在绝缘埋层2上端面设有p型体区3和超结结构，超结结构由横向交替分布的超结n区9和超结p区10组成，p型体区3与超结结构的一侧端面接触，p型体区3上设有n型源区4、p型体接触区5以及栅氧化层7，栅氧化层7上端上设有多晶硅栅8，n型源区4和p型体接触区5上设有源电极6，超结结构的另一侧设有n型漏区12，n型漏区12上设有漏电极11，在超结结构上设有n型漏区的一侧设有与超结垂直的n型补偿区13，n型补偿区13分别与超结结构端面、绝缘埋层2以及p型衬底1接触，n型漏区12设置在n型补偿区13上。
绝缘埋层2可采用不同的介质材料，如二氧化硅、氮化硅、蓝宝石或其他不同介电系数的绝缘材料。n型补偿区13可以通过选择性外延的方式形成。所述的超结结构中超结n区9与超结p区10的宽度相当，依据实际设计需要而定，超结n区9与超结p区10的掺杂浓度相当，依据实际设计需要而定，超结n区9与超结p区10可以通过离子注入或扩散的方式形成，依据实际设计需要而定。n型补偿区与超结和绝缘埋层相连，并深入到衬底内。
本发明采用如下方法制备:
第一步，取SOI衬底材料，对其进行预清洗，通过p阱光刻、注入、退火形成p型体区3，以氮化硅作掩模腐蚀硅和绝缘埋层，然后通过选择性外延技术形成n型补偿区13，通过离子注入形成超结p区10， 通过离子注入形成超结n区9，接着进行场氧生长，调整沟道阈值电压注入，栅氧化层7生长，淀积多晶硅形成多晶硅栅8，通过注入形成n型源区4和n型漏区12，通过注入形成p型体接触区5。
第二步，刻蚀氧化层形成p型体接触区5、n型源区4和n型漏区12的欧姆接触，形成多晶硅栅8的电极引出孔，淀积金属、刻蚀金属形成源电极、漏电极和栅电极，最后进行钝化处理，压焊点。

Claims (2)

1.一种PSOI横向超结功率半导体器件，包括p型衬底(1)，p型衬底（1）上端面设有绝缘埋层(2)，在绝缘埋层（2）上端面设有p型体区(3)和超结结构，超结结构由横向交替分布的超结n区(9)和超结p区(10)组成，p型体区(3)与超结结构的一侧端面接触，p型体区（3）上设有n型源区(4)、p型体接触区(5)以及栅氧化层(7)， 栅氧化层(7)上端上设有多晶硅栅（8），n型源区(4)和p型体接触区(5)上设有源电极（6），超结结构的另一侧设有n型漏区（12），n型漏区（12）上设有漏电极（11），其特征在于：在超结结构上设有n型漏区（12）的一侧设有与超结垂直的n型补偿区（13），n型补偿区（13）分别与超结结构端面、绝缘埋层（2）以及p型衬底（1）接触，n型漏区（12）设置在n型补偿区（13）上。
2.根据权利要求1所述的PSOI横向超结功率半导体器件，其特征在于：绝缘埋层（2）可采用不同的介质材料，如二氧化硅、氮化硅、蓝宝石或其他不同介电系数的绝缘材料。
CN201110093843A 2011-04-14 2011-04-14 一种psoi横向超结功率半导体器件 Expired - Fee Related CN102201445B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110093843A CN102201445B (zh) 2011-04-14 2011-04-14 一种psoi横向超结功率半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110093843A CN102201445B (zh) 2011-04-14 2011-04-14 一种psoi横向超结功率半导体器件

Publications (2)

Publication Number Publication Date
CN102201445A true CN102201445A (zh) 2011-09-28
CN102201445B CN102201445B (zh) 2012-10-03

Family

ID=44661982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110093843A Expired - Fee Related CN102201445B (zh) 2011-04-14 2011-04-14 一种psoi横向超结功率半导体器件

Country Status (1)

Country Link
CN (1) CN102201445B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637744A (zh) * 2012-05-08 2012-08-15 中北大学 Soi横向超结功率mosfet器件
CN103426913A (zh) * 2013-08-09 2013-12-04 电子科技大学 一种部分soi超结高压功率半导体器件
CN103745996A (zh) * 2013-12-31 2014-04-23 上海新傲科技股份有限公司 带有部分绝缘埋层的横向功率器件及制作方法
CN107785414A (zh) * 2017-10-27 2018-03-09 电子科技大学 具有混合导电模式的横向功率器件及其制备方法
CN107851614A (zh) * 2015-02-27 2018-03-27 D3半导体有限公司 垂直功率器件内的表面器件
CN108447787A (zh) * 2018-03-20 2018-08-24 重庆大学 一种横向超结结构氮化镓hemt器件及其制造方法
CN108511528A (zh) * 2018-04-11 2018-09-07 西安电子科技大学 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法
CN114613843A (zh) * 2022-03-14 2022-06-10 杭州电子科技大学 一种抗总剂量辐射效应的soi ldmos器件加固结构
CN114628496A (zh) * 2022-05-13 2022-06-14 江苏游隼微电子有限公司 一种多沟槽功率mosfet结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183858A1 (en) * 2002-03-27 2003-10-02 Kabushiki Kaisha Toshiba Field effect transistor and application device thereof
CN101771082A (zh) * 2009-12-30 2010-07-07 四川长虹电器股份有限公司 绝缘衬底上的硅基横向双扩散金属氧化物半导体器件
CN101916730A (zh) * 2010-07-22 2010-12-15 中国科学院上海微系统与信息技术研究所 一种具有线性缓冲层的soi超结ldmos制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183858A1 (en) * 2002-03-27 2003-10-02 Kabushiki Kaisha Toshiba Field effect transistor and application device thereof
CN101771082A (zh) * 2009-12-30 2010-07-07 四川长虹电器股份有限公司 绝缘衬底上的硅基横向双扩散金属氧化物半导体器件
CN101916730A (zh) * 2010-07-22 2010-12-15 中国科学院上海微系统与信息技术研究所 一种具有线性缓冲层的soi超结ldmos制作方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637744B (zh) * 2012-05-08 2014-08-20 中北大学 Soi横向超结功率mosfet器件
CN102637744A (zh) * 2012-05-08 2012-08-15 中北大学 Soi横向超结功率mosfet器件
CN103426913A (zh) * 2013-08-09 2013-12-04 电子科技大学 一种部分soi超结高压功率半导体器件
CN103426913B (zh) * 2013-08-09 2016-08-31 电子科技大学 一种部分soi超结高压功率半导体器件
CN103745996A (zh) * 2013-12-31 2014-04-23 上海新傲科技股份有限公司 带有部分绝缘埋层的横向功率器件及制作方法
CN103745996B (zh) * 2013-12-31 2016-06-01 上海新傲科技股份有限公司 带有部分绝缘埋层的横向功率器件及制作方法
CN107851614A (zh) * 2015-02-27 2018-03-27 D3半导体有限公司 垂直功率器件内的表面器件
CN107785414A (zh) * 2017-10-27 2018-03-09 电子科技大学 具有混合导电模式的横向功率器件及其制备方法
CN107785414B (zh) * 2017-10-27 2020-10-02 电子科技大学 具有混合导电模式的横向功率器件及其制备方法
CN108447787A (zh) * 2018-03-20 2018-08-24 重庆大学 一种横向超结结构氮化镓hemt器件及其制造方法
CN108511528A (zh) * 2018-04-11 2018-09-07 西安电子科技大学 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法
CN108511528B (zh) * 2018-04-11 2020-11-06 西安电子科技大学 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法
CN114613843A (zh) * 2022-03-14 2022-06-10 杭州电子科技大学 一种抗总剂量辐射效应的soi ldmos器件加固结构
CN114628496A (zh) * 2022-05-13 2022-06-14 江苏游隼微电子有限公司 一种多沟槽功率mosfet结构及其制作方法

Also Published As

Publication number Publication date
CN102201445B (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
CN102201445B (zh) 一种psoi横向超结功率半导体器件
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
CN102201406B (zh) 一种基于n型外延层的bcd集成器件及其制造方法
CN102194818B (zh) 一种基于p型外延层的bcd集成器件及其制造方法
CN109119461B (zh) 一种超结mos型功率半导体器件及其制备方法
CN103489912A (zh) 一种高压结型场效应晶体管
CN107731923B (zh) 一种低导通电阻、小栅电荷的碳化硅超结mosfet器件与制备方法
CN109065627A (zh) 一种具有多晶硅岛的ldmos器件
CN104124274A (zh) 超结横向双扩散金属氧化物半导体场效应管及其制作方法
CN103219386A (zh) 一种具有高k绝缘区的横向功率器件
CN101777581B (zh) P型超结横向双扩散半导体金属氧化物晶体管
CN104952929A (zh) 一种碳化硅vdmos器件及其制作方法
CN102208450B (zh) 一种高压驱动电路的隔离结构
CN103426913B (zh) 一种部分soi超结高压功率半导体器件
CN101488525A (zh) P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管
CN103474463A (zh) 通过厚底部绝缘物中的感应净电荷区的性能优良的mosfet
CN101771081B (zh) N型超结横向双扩散半导体金属氧化物晶体管
CN106298901A (zh) 一种高热载流子可靠性的横向绝缘栅双极型晶体管
CN107316905B (zh) 一种深槽dmos器件
CN102637744B (zh) Soi横向超结功率mosfet器件
CN101819993B (zh) 降低热载流子效应的p型横向绝缘栅双极型器件
CN107919398A (zh) 半超结器件及其制造方法
CN102437192B (zh) 一种n型绝缘体上硅横向双扩散场效应晶体管
CN106158956A (zh) 具有resurf结构的ldmosfet及其制造方法
CN109390409A (zh) 一种阈值可调式高压金属氧化物半导体器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20130414