[go: up one dir, main page]

CN102194861B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102194861B
CN102194861B CN201010624832.2A CN201010624832A CN102194861B CN 102194861 B CN102194861 B CN 102194861B CN 201010624832 A CN201010624832 A CN 201010624832A CN 102194861 B CN102194861 B CN 102194861B
Authority
CN
China
Prior art keywords
region
semiconductor region
semiconductor
semiconductor device
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010624832.2A
Other languages
English (en)
Other versions
CN102194861A (zh
Inventor
吉川功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN102194861A publication Critical patent/CN102194861A/zh
Application granted granted Critical
Publication of CN102194861B publication Critical patent/CN102194861B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411Insulated-gate bipolar transistors [IGBT]
    • H10D12/441Vertical IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates
    • H10D64/112Field plates comprising multiple field plate segments

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Power Conversion In General (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

根据本发明的一种半导体器件,其包括n-型漂移区1;在漂移区1的表面部分中有选择地形成的P型基区2;在基区2的表面部分中有选择地形成的n+型发射区3和p+型体区4两者;以及在漂移区1和基区2之间的n型壳区5,该壳区5包围基区2下的整个区域。壳区5比漂移区1更重地掺杂。壳区5包含的n型杂质的有效杂质量为8.0×1011cm-2或更小。漂移区1呈现足够低的电阻率以防止从在漂移区1的背面上所形成的集电区10向壳区5扩展的耗尽层到达壳区5。根据本发明的半导体器件有助于提高其正向和反向耐压。根据本发明的半导体器件有助于防止截止电压波形和截止电流波形振荡。根据本发明的半导体器件有助于抑制在反向恢复电压波形和反向恢复电流波形上造成的振荡。

Description

半导体器件
技术领域
本发明涉及半导体器件。
背景技术
在使用半导体器件的电功率转换器的领域中,矩阵转换器作为直接转换器电路被该领域普通技术人员所熟知,该直接转换器电路提供交流电流至交流电流转换(下文中称作“交流/交流转换”),交流电流至直流转换(下文中称作“交流/直流转换”)以及直流电流至交流电流转换(下文中称作“直流/交流转换”)而不采用任何包括电解电容器和直流电抗器的直流平滑电路。
矩阵转换器包括交流开关。因为交流电压施加于交流开关,所以要求交流开关呈现对正向和反向电压的耐压性。换言之,要求交流开关呈现正向耐压以及反向耐压。从降低矩阵转换器的尺寸、重量和成本的观点以及改善其转换效率和响应速度的观点出发,双向开关装置一直以来吸引了很多关注。作为双向开关装置的一种,包括2个相互并联连接的反向阻断绝缘栅双极型晶体管(下文中称作“反向阻断IGBT”)的开关被本领域普通技术人员所熟知。
在以下的描述和附图中,用“n型”或“p型”作前缀的层或区域中电子或孔穴是多数载流子。指示区域或层的导电类型的字母“n”或“p”的右上角处的符号指示该区域或层是相对轻掺杂的。指示区域或层的导电类型的字母“n”或“p”的右上角处的符号+指示该区域或层是相对重掺杂的。当既没有固定+又没有固定-时,该区域或层是中间程度地掺杂的。
图11是常规反向阻断IGBT的剖面图。
现参考图11,在反向阻断IGBT中,包围有源区的隔离部分130在n型半导体衬底的边缘地区中形成。在有源区110中形成包括n-型漂移区1、p型基区2、n+型发射区3、以及p型集电区10的垂直IGBT。在隔离部分130中,从半导体衬底的正面到半导体衬底的背面穿过半导体衬底形成p型隔离区31。隔离区31与在有源区110背面上形成的集电区10接触。在隔离区130和有源区110之间形成耐击穿区120。耐击穿区120驰豫构成半导体器件的pn结上的电场强度并实现合乎要求的耐压。
图12是具体示出图11所示的半导体器件中的有源区110的剖面图。
在有源区110中,在漂移区1的正向侧的表面部分中有选择地形成p型基区2,其中漂移区1由n-型半导体衬底形成。基区2比漂移区1更重地掺杂。在基区2表面部分中,有选择地形成n+型发射区3和p+型体区4。栅电极7经由栅绝缘薄膜6覆盖一部分n+型发射区3和一部分基区2。发射电极9与发射区3和体区4接触。发射电极9通过层间绝缘薄膜8与栅电极7绝缘。在漂移区1背面上形成p型集电区10和集电电极11。
通过采用由浮区法(下文中称作“FZ方法”)制造的硅(Si)衬底,如上所述的反向阻断IGBT形成为非穿通型(下文中称作“NPT型”)IGBT,其中在反向阻断IGBT的截止状态中从发射极扩展的耗尽层不会到达集电极。由于抛光由FZ方法所制造的硅衬底的技术的进步,将硅衬底在额定电压为600V的IGBT处减薄至约100μm厚度,以及在额定电压为1200V的IGBT处减薄至约180μm厚度是可能的。通过减薄集电区以及通过降低集电区中的杂质浓度,该NPT型IGBT设置有降低少数载流子的注入效率和提高少数载流子的传输效率的结构。通过将反向阻断IGBT形成为NPT型的IGBT,由导通电压特性和截止损耗之间的权衡关系所造成的问题可被排除,且导通电压和截止损耗两者皆被降低。
以下专利文献1提出如上所述的反向阻断IGBT的半导体器件。所提出的半导体器件包括:半导体衬底;在半导体衬底的表面部分中的p型基区;在p型基区的表面部分中的n+发射区;在半导体衬底的边缘地区中和半导体衬底的背面侧上的p+集电区,该p+集电区包围p型基区。换言之,p+区在半导体衬底的侧面上,以及p+集电区在半导体衬底的背面上。在半导体衬底的背面侧上的p+集电区约为1μm厚。
以下的专利文献2提出如下所述的高压半导体器件,其呈现高正向和反向耐压。在以下专利文献2中提出的高压半导体器件包括半导体衬底,该半导体衬底包括在其两侧形成用于耐正向和反向击穿的pn结的漂移层、用于pn结的耐击穿结边缘端接结构的隔离扩散区,该隔离扩散区从半导体衬底的第一主表面侧形成。该漂移层包括一区域,该区域中的杂质浓度分布从第一主表面侧向内基本上保持恒定,或者该区域中的杂质浓度从第一主表面侧向内递减。
图13(a)是另一常规反向阻断IGBT的剖面图。
图13(a)所示的常规反向阻断IGBT包括漂移区1和基区2之间的n型壳区201。壳区201比漂移区1更重地掺杂。在漂移区1和集电区10之间形成n型缓冲区202。缓冲区202比漂移区1更重地掺杂。其它结构与图11所示的反向阻断IGBT的结构相同。
具有如以下所述的用于改进该IGBT性能的结构的IGBT被本领域普通技术人员所熟知。
IGBT包括一区域,该区域的导电类型与漂移区的导电类型相同。该区域比漂移区更重地掺杂,且置于漂移区和基区之间或漂移区和集电区之间。
该IGBT包括一些区域,这些区域的导电类型与漂移区的导电类型相同。这些区域比漂移区更重地掺杂。这些区域中的一个置于漂移区和基区之间。这些区域中的另一个置于漂移区和集电区之间。
以下专利文献3提出如上所述的IGBT中的一个的半导体器件。专利文献3中所提出的IGBT包括4个掺杂区域,这些区域的导电类型交替地相互不同。这些掺杂区一个在另一个之上地放置。这些掺杂区(第一基区)之一的尺寸根据穿通来确定。所提出的IGBT还包括2个缓冲层。缓冲层的导电类型与第一基区的导电类型相同,且缓冲层比第一基区更重地掺杂,用以对称地阻断IGBT。所提出的IGBT的正向和反向耐压被设置成几乎相同。
以下的专利文献4提出如以下所述的另一半导体器件(IGBT)。专利文献4所提出的IGBT包括至少在p型基区和n型漂移区之间的一部分边界处的重掺杂区。该重掺杂区的导电类型与n型漂移区的导电类型相同。该重掺杂区比n型漂移区更重地掺杂。以上描述的结构缩短沟道长度以及降低器件的导通状态中的电压降。
以下的专利文献5提出如以下所述的又一半导体器件(IGBT)。专利文献5中所提出的IGBT包括靠近p型集电区的n型基层的一部分中的短寿命区。该短寿命区为n型且比n型基层更重地掺杂。该短寿命区有助于减小NPT型IGBT的漏电流。
[描述现有技术的文献]
[专利文献]
[专利文献1]日本未审查专利申请公开No.2002-319676
[专利文献2]日本未审查专利申请公开No.2006-080269
[专利文献3]日本未审查专利申请公开(PCT申请的译文申请)No.2002-532885
[专利文献4]日本未审查专利申请公开No.平9(1997)-326486
[专利文献5]日本未审查专利申请公开No.平9(1997)-260662
根据专利文献1所揭示的技术,其反向耐压比正向耐压低。通常,NPT型IGBT包括基区中的p+型体区,用于在正向偏压施加期间或在器件截止期间防止造成闩锁击穿。该体区比基区重得多地掺杂。基区比漂移区更重地掺杂。
为了降低截止损耗,该集电区比漂移区更重地掺杂。该集电区比体区重得多地掺杂。由于杂质浓度机制,反向偏压施加期间的从集电区扩展的耗尽层比正向偏压施加期间的从基区区扩展的耗尽层更大。
反向偏压施加期间在衬底深度方向上的未耗尽基区的宽度(下文中称作“中性基区宽度”)是从扩展自集电区的耗尽层的上边缘到基区的距离。如果更具体地描述的话,反向偏压施加期间的中性基区宽度比正向偏压施加期间的中性基区宽度短,该正向偏压施加期间的中性基区宽度是从扩展自基区的耗尽层的下边缘到集电区的距离。
由于中性基区宽度的不同,反向偏压施加期间的传输效率比正向偏压施加期间更大。因此,在反向偏压施加期间的载流子放大因子变得比正向偏压施加期间的高得多。因此,反向漏电流相关于载流子放大因子的升高增加,且反向耐压降低。
专利文献3中所揭示的技术造成以下所述的问题。图13(b)中描述离衬底底面的高度y和电场E之间的关系。现将参考图13(a)和13(b)来描述。
在图13(a)所示的反向阻断IGBT中,由于壳区201和缓冲区202的布置,在该半导体衬底中的电场快速变高。例如在正向偏压施加期间(比较图13(b)中的实线),在基区2和壳区201之间的边界附近的区域211中电场快速变高。在反向偏压施加期间(比较图13(b)中的虚线),在集电区10和缓冲区202之间的边界附近的区域212中电场快速变高。由于电场的快速升高,在诸多情况下正向和反向耐压性降低。换言之,实际上不能通过壳区201和缓冲区202的布置来实现所要获得的正向和反向耐压。
本领域普通技术人员熟知上述问题可通过降低偏移区中的杂质浓度而被消除。然而,随着漂移区的杂质浓度降低,当半导体器件操作时该耗尽层到达缓冲区202,从而造成透过现象。由于所造成的透过现象,在截止电压波形和截止电流波形(下文中统称为“截止波形”)上造成振荡。
该反向阻断IGBT呈现当反向阻断IGBT从其导通状态切换至反向阻断状态时使高瞬态电流流动的特性(反向恢复特性)。由于该反向恢复特性,反向恢复电压波形和反向恢复电流波形(下文中统称为“反向恢复波形”)易受到振荡影响。在这种截止波形和反向恢复波形振荡的情况下,当引起噪声时或在电压波形上造成巨大振荡时,半导体器件会被损坏。
鉴于上述观点,本发明的第一目的是消除上述的问题。本发明的第二目的是提供有助于提高其正向耐压的半导体器件。本发明的第三目的是提供有助于提高其反向耐压的半导体器件。本发明的第四目的是提供有助于从截止波形中移除振荡的半导体器件。本发明的第五目的是提供有助于抑制反向恢复波形上的振荡的半导体器件。
发明内容
根据所附权利要求1的主题,提供了一种半导体器件,包括:
第一导电类型的第一半导体区;
第二导电类型的第二半导体区,其在第一半导体区的表面部分中有选择地形成;
第一导电类型的第三半导体区,其在第二半导体区的表面部分中有选择地形成;
从第三半导体区跨过第一半导体区的第一电极,其中在第一电极和第一半导体区之间插入绝缘薄膜;
连接至第二半导体区和第三半导体区的第二电极;
第一半导体区和第二半导体区之间的第一导电类型的第四半导体区,该第四半导体区至少占据第二半导体区之下的一区域;
第二导电类型的第五半导体区,其在第一半导体区的背面上;
与第五半导体区接触的第三电极;
第四半导体区比第一半导体区更重地掺杂,该第四半导体区包含第一导电类型的杂质,其平均杂质量为8.0×1011cm-2或者更小;
以及
第一半导体区呈现足够低的电阻率以防止从第五半导体区扩展的耗尽层到达第四半导体区。
根据所附权利要求2的主题,第四半导体区包围第二半导体区下的整个区域。
根据所附权利要求3的主题,第四半导体区中第一导电类型的杂质的平均杂质量为5.0×1011cm-2或者更小。
根据所附权利要求4的主题,第四半导体区中第一导电类型的杂质的平均杂质量为1×1011cm-2或者更小。
根据所附权利要求5的主题,该半导体器件还包括在第一半导体区的边缘地区中的第二导电类型的第六半导体区,第六半导体区从第一半导体区的正面到第一半导体区的背面扩展而穿过第一半导体区,且该第六半导体区与第五半导体区接触。
根据所附权利要求6的主题,该半导体器件还包括
有源区和第六半导体区之间的耐击穿区,在有源区中形成第二半导体区、第三半导体区以及第四半导体区,该耐击穿区包围有源区;以及
耐击穿区中的第一半导体区的正面部分中的第二导电类型的第七半导体区,该多个第七半导体区包围有源区。
根据所附权利要求7的主题,第一半导体区呈现足够低的电阻率以防止当施加等于额定电压的反向电压时从第五半导体区向第四半导体区扩展的耗尽层到达第四半导体区。
根据权利要求8的主题,该半导体器件还包括第一半导体区和第五半导体区之间的第一导电类型的第八半导体区,以及
第一半导体区呈现足够低的电阻率以防止从第二半导体区扩展的空间电荷区到达第八半导体区。
根据所附权利要求9的主题,第八半导体区中第一导电类型的杂质的平均杂质量为1.0×1012cm-2或者更小。
根据本发明的半导体器件包括第一半导体区和第二半导体区之间的第四半导体区。该第四半导体区包含平均杂质量为8.0×1011cm-2或更小的第一导电类型的杂质。第一半导体区呈现足够低的电阻率以防止从第五半导体区扩展的耗尽层到达第四半导体区。
由于上述的配置,根据本发明的半导体器件比常规反向阻断IGBT更有效地驰豫半导体衬底中的电场。由于第四半导体区和第一半导体区的布置,不会造成任何透过现象。
由于呈现如上所述的电阻率的第一半导体区的布置,在反向恢复期间耗尽层绝不到达第四半导体区。
根据本发明的半导体器件有助于提高其反向耐压。根据本发明的半导体器件还助于提高其正向耐压。根据本发明的半导体器件有助于防止截止电压波形和截止电流波形振荡。根据本发明的半导体器件有助于抑制在反向恢复电压波形和反向恢复电流波形上所造成的振荡。
附图简述
图1是根据本发明的第一实施例的反向阻断IGBT的剖面图。
图2是具体示出图1所示的半导体器件中的有源区的剖面图。
图3是具体示出图1所示的半导体器件中的耐击穿区的剖面图。
图4(a)是示出根据本发明的第一实施例的反向阻断IGBT中的一部分有源区的剖面图。
图4(b)是描述离衬底底面的高度y和图4(a)所示一部分有源区中的电场E之间的关系的电场分布图。
图5描绘描述沿着图2A中的线段A-A’的杂质量分布的曲线。
图6描绘描述沿着图2A中的线段B-B’的杂质量分布的曲线。
图7描述将反向漏电流关联到壳区5中的有效杂质量的曲线。
图8描述将反向恢复期间所造成的峰值过冲电压关联到壳区5中的有效杂质量的曲线。
图9是描述根据本发明的反向阻断IGBT中的反向恢复电压波形和反向恢复电流波形的波形图。
图10是描述常规反向阻断IGBT中的反向恢复电压波形和反向恢复电流波形的波形图。
图11是常规反向阻断IGBT的剖面图。
图12是具体示出图11所示的半导体器件中的有源区的剖面图。
图13(a)是其它常规反向阻断IGBT的剖面图。
图13(b)是描述离衬底底面的高度y和图13(a)所示常规反向阻断IGBT中的电场E之间的关系的电场分布图。
具体实施方式
现参考示出本发明的优选实施例的所附附图,在下文中具体描述本发明。在示出优选实施例的以下描述和附图中,图11至13(b)使用相同的附图标记来指示相同组元,且为简化目的不再进行其重复的描述。
图1是根据本发明的第一实施例的反向阻断IGBT的剖面图。
现参考图1,根据本发明的反向阻断IGBT包括:用作n-型(第一导电类型)漂移区1的半导体衬底;半导体衬底中的有源区100;有源区100外部的耐击穿区120;以及耐击穿区120外部的隔离部分130。半导体衬底具有90μm或更厚的厚度,从而不会不利地影响600V击穿电压级的反向阻断IGBT的性能是有效的。在有源区100中形成垂直IGBT结构。该垂直IGBT结构包括在漂移区1的正面侧上形成的发射极栅极区以及在漂移区1的背面侧上的p型(第二导电类型)集电区10。以后将具体描述有源区100。
漂移区1对应于第一半导体区。集电区10对应于第五半导体区。
耐击穿区120在有源区100和隔离部分130之间,并包围有源区100。耐击穿区120驰豫构成半导体器件的pn结上的电场强度以实现合乎要求的耐压。以后将具体描述耐击穿区120。
隔离部分130在半导体衬底的边缘区域中形成,并包围有源区100。隔离部分130将有源区100与晶体缺陷隔离,这些晶体缺陷是将半导体晶片切割成芯片期间在半导体衬底的侧面中造成的。在隔离部分130中形成p型隔离区31。隔离区31从漂移区1的正面到漂移区1的背面穿过漂移区1的边缘地区而形成。隔离区31与形成在有源区100的背面上的集电区10接触。当施加反向电压时,由于隔离区31的布置,耗尽层沿着隔离区31从半导体衬底的背面上的集电区10扩展。因此,防止该耗尽层到达半导体衬底中的有源区100,且防止造成漏电流。因此,该反向阻断IGBT获得反向耐压性。
隔离区31对应于第六半导体区。
图2是具体示出图1所示的半导体器件中的有源区的剖面图。
有源区100包括在用作n-型漂移区1的半导体衬底的表面部分中有选择地形成的p型基区2。基区2比漂移区1更重地掺杂。在基区2的表面部分中有选择地形成n+型发射区3和p+型体区4。体区4占据发射区3下的一部分区域。体区4比基区2更重地掺杂。
基区2对应于第二半导体区。发射区3对应于第三半导体区。
在漂移区1和基区2之间形成n型壳区5。优选为壳区5至少占据基区2下的一区域。换言之,形成壳区5使得该壳区5占据基区2的最靠近从集电区10扩展的耗尽层的一部分是优选的。占据基区2的最靠近从集电区10扩展的耗尽层的一部分的壳区5有助于抑制少数载流子从集电区10注入到基区2,并且有助于降低少数载流子的传输效率。
形成壳区5使得该壳区5包围基区2下的整个区域是更优选的。因为根本不形成其中基区2和漂移区1相互接触的任何区域,所以可靠地抑制少数载流子从集电区10注入到基区2且可靠地降低传输效率。
壳区5比漂移区1更重地掺杂。漂移区1呈现足够低的电阻率以防止从集电区10向壳区5扩展的耗尽层到达壳区5。当施加等于额定电压的反向电压时,漂移区1呈现足够低的电阻率以防止从集电区10向壳区5扩展的耗尽层到达壳区5是优选的。
为了确保额定电压为600V的反向阻断IGBT的耐压,漂移区1的电阻率为22Ωcm或更高是优选的。在额定电压为600V的反向阻断IGBT中,漂移区1的电阻率为35Ωcm或更低也是优选的。通过如上所述地设定漂移区1的电阻率,使该耗尽层在反向恢复期间不到达壳区5。
对壳区5进行掺杂使得其中的平均n型杂质量(下文中称作“壳区5中的有效杂质量”)为8.0×1011cm-2或更低。与其中的杂质浓度分布无关,只要壳区5中的平均n型杂质量设定为8.0×1011cm-2或更低,即使壳区5中的杂质量分布不均匀,也不会造成问题。
因为与不包括任何壳区的反向阻断IGBT相比反向恢复期间所造成的峰值过冲电压的大小的增加得到更有效地抑制,所以将壳区5的有效杂质量设为5.0×1011cm-2或更低是优选的。稍后将具体描述导致这一结果的原因。
因为反向恢复电压波形和反向恢复电流波形(下文中统称为“反向恢复波形”)可比不包括任何壳区的反向阻断IGBT中恢复得更快,所以将壳区5中的有效杂质量设为1.0×1011cm-2或更低也是优选的。稍后将具体描述导致这一结果的原因。
与其中的杂质浓度的分布无关,壳区5可被掺杂成上述有效杂质量的任何一种而没有任何问题。稍后将具体描述壳区5中的有效杂质量。
壳区5对应于第四半导体区。
在栅极绝缘薄膜6插入到半导体衬底表面和栅电极7之间的情况下,在半导体衬底表面之上形成栅电极7,以使栅电极7从发射区3跨过漂移区1。发射电极9与发射区3接触。发射电极9经由体区4电连接到基区2。发射电极9通过层间绝缘薄膜8与栅电极7电绝缘。如上所述,在漂移区1的背面上形成p型集电区10。集电电极11与集电区10接触。
栅极绝缘薄膜6对应于绝缘薄膜。栅电极7对应于第一电极。发射电极9对应于第二电极。集电电极11对应于第三电极。
图3是具体示出图1所示的半导体器件中的耐击穿区120的剖面图。
在漂移区1表面上的耐击穿区120中形成多个场限环(下文中称作“FLR”)21,这些场限环是浮动p型区。FLR 21包围有源区100。在其下方没有任何FLR 21的漂移区1的正面用层间绝缘薄膜8覆盖。
层间绝缘薄膜8上形成场电极(下文中称作“FP”)22,该场电极为浮动导电薄膜。FP 22与FLR 21接触。从耐击穿区120到隔离部分130形成场电极32,其电位与隔离区31的电位相同。下文中,场电极32将被称作“等电位FP 32”。等电位FP 32与隔离区31电接触以及电连接。
FLR 21对应于第七半导体区。
图4(a)是示出图2所示的反向阻断IGBT中的一部分有源区100的剖面图。图4(b)是描述离衬底底面的高度y和图4(a)所示一部分有源区100中的电场E之间的关系的电场分布图。
图2所示的反向阻断IGBT有助于在正向电压施加(比较图4(b)中的实线)期间使在基区2和壳区5之间的边界附近的区域141中的电场比常规反向阻断IGBT更慢地升高。图2所示的反向阻断IGBT还有助于防止电场从集电区10附近的区域142扩展到衬底背面。
在反向电压施加期间(比较图4(b)中的虚线),使漂移区1和集电区10之间的边界附近的区域143中的电场上升平滑是可能的。防止电场从壳区5附近的区域144扩展到衬底正面也是可能的。只要以上述的条件形成壳区5和漂移区1,即获得上述的良好结果。
如以下所述,研究根据本发明的反向阻断IGBT的电流性能。
制备根据本发明的反向阻断IGBT(下文中简称为“示例IGBT”)。示例IGBT的额定电压设为600V。该示例IGBT中的半导体衬底电阻率和半导体衬底厚度分别设为28Ωcm和100μm。换言之,将漂移区1的电阻率设为28Ωcm。在图5至图10中,使用类似的示例IGBT。
图5描绘描述沿着图2A中的线段A-A’的杂质量分布的曲线。图6描绘描述沿着图2中的线段B-B’的杂质量分布的另一曲线。
测量示例IGBT的半导体衬底中的杂质量。并且,计算壳区5中的有效杂质量。图5描述位于离半导体衬底表面一定深度的区域中的每个单位体积的平均杂质量。图6描述在漂移区1向体区4的方向上位于离漂移区1(单位单元边缘)有一定距离的区域中的每个单位体积的平均杂质量。
图5中的第一测量结果44指示体区4中的杂质量分布。图5中的第二测量结果42指示基区2中的杂质量分布。图5中的第三测量结果45指示壳区5中的杂质量分布。图5中的第四测量结果41指示漂移区1中的杂质量分布。
图6中的第五测量结果51指示漂移区1中的杂质量分布。图6中的第六测量结果55指示壳区5中的杂质量分布。图6中的第七测量结果52指示基区2中的杂质量分布。图6中的第八测量结果53指示发射区3中的杂质量分布。图6中的第九测量结果54指示体区4中的杂质量分布。
壳区5中的有效杂质量通过积分第三测量结果45的每个深度处的杂质量来计算。图5中所描述的杂质量指示深度方向中分布的导电杂质的杂质量。图5中的第三测量结果45指示靠近衬底表面杂质量较大,且位于离衬底表面越深之处的区域中则杂质量越小。因此,壳区5中的每单位面积的平均杂质量通过积分第三测量结果45的每个深度处的杂质量来计算。换言之,如图5所述,即使在壳区5中的杂质量分布不均匀时,也可计算整个壳区5中的杂质浓度。
壳区5中的有效杂质量通过从如上所述计算的壳区5中的每个单位面积的平均杂质量减去漂移区1中每单位面积的平均杂质量来确定。换言之,第三测量结果45的杂质分布图案中的区域40(图5中的阴影部分)指示壳区5中的有效杂质量。在此,漂移区1中的每单位面积平均杂质量是其中形成壳区5的漂移区1部分中的每单位面积平均杂质量。以与计算壳区5中的每单位面积平均杂质量类似的方式计算漂移区1中的每单位面积平均杂质量。
图7描述将反向漏电流关联到壳区5中的有效杂质量的曲线。制备示例IGBT,其中壳区5中的有效杂质量多样地改变。壳区5中的有效杂质量设为从2×1011cm-2到1.2×1012cm-2。测量在各个示例IGBT中造成的反向漏电流。出于比较的目的,制备不包括任何壳区的反向阻断IGBT(下文中简称为“比较IGBT”)。测量该比较IGBT中所造成的反向漏电流。在图7中,在零有效杂质量处描述了比较IGBT的反向漏电流。
图7中所描述的结果指示通过布置壳区5来减小反向漏电流。图7中所描述的结果还指示壳区5中的有效杂质量越大,反向漏电流就越有效地减小。由于将壳区5布置在漂移区1和基区2之间,因此由集电区10、漂移区1、以及基区2(体区4)形成的pnp晶体管的电流放大因子变小。
图8描述将峰值过冲电压关联到壳区5中的有效杂质量的曲线。测量图7中的所使用的各个示例IGBT中在反向恢复期间所造成的峰值过冲电压。测量比较IGBT中反向恢复期间所造成的峰值过冲电压。在图8中,在零有效杂质量处描述了比较IGBT的峰值过冲电压。在图8中,总线电压设为300V,且测量在180A/cm2的反向恢复电流下造成的峰值过冲电压。
图8所描述的结果指示壳区5的布置使峰值过冲电压变高。图8所描述的结果还指示壳区5中的有效杂质量越大,峰值过冲电压变得越高。图8中所描述的结果还指示该峰值过冲电压的增量关联于壳区5中的有效杂质量增加而变得更高。估计随着壳区5中的有效杂质量越大,反向阻断IGBT的导通开关速度变得越快,从而增大反向恢复电流。用作开关器件的半导体器件中峰值过冲电压低是合乎要求的,因为随着峰值过冲电压越高,更易造成噪声。因此,将壳区5中的有效杂质量设为小是合乎要求的。
如图8中所描述的结果所指示地,当壳区5中的有效杂质量为8.0×1011cm-2时,峰值过冲电压约为560V。比较IGBT中的峰值过冲电压为540V。如果与比较IGBT相比较,该示例IGBT中的峰值过冲电压的增加率被抑制到10%或更低。
在此,
随着壳区5中的有效杂质量超过8.0×1011cm-2达到更大侧,该峰值过冲电压快速地变高。举例而言,当壳区5中的有效杂质量为9.0×1011cm-2时,该峰值过冲电压约为570V。在这种情况下,峰值过冲电压的增加率超过10%达到更高侧。在此, 因此,将壳区5中的有效杂质量设为8.0×1011cm-2或更小是合乎要求的。
当壳区5中的有效杂质量为5×1011cm-2时,该峰值过冲电压约为550V。在这种情况下,如果与比较IGBT相比较,示例IGBT中的峰值过冲电压的增加率设成几乎为0%。在此, 因此,将壳区5中的有效杂质量设为5×1011cm-2或更小显然是合乎要求的。
图9是描述根据本发明的反向阻断IGBT中的反向恢复电压波形和反向恢复电流波形的波形图。图10是描述常规反向阻断IGBT中的反向恢复电压波形和反向恢复电流波形的波形图。
测量反向恢复期间的示例IGBT的电压波形和电流波形(反向恢复波形)。壳区5中的有效杂质量设为1.0×1011cm-2。测量图7中所使用的比较IGBT的反向恢复波形。在测量中,总线电压为300V且反向恢复电流为10A/cm2
如图9和10所描述,其中图9所描述的反向恢复电流(比较图9中的虚线)从负值过冲、然后收敛至0的周期151比其中图10所描述的反向恢复电流(比较图10中的虚线)从负值过冲、然后收敛到0的周期152短。(在下文中,周期151和152将分别被称作“收敛周期151和152”。)换言之,其示出示例IGBT的反向恢复波形比比较IGBT的反向恢复波形恢复得更快。在该示例IGBT的反向恢复波形上没有造成任何波形振荡。
估计反向恢复电流的增加可被防止,因为在反向阻断IGBT的导通周期,少数载流子存储在由基区2和壳区5所形成的二极管的壳区5中。还估计随着壳区5中的有效杂质量越小,反向恢复波形也恢复得越快。反向恢复波形在总线电压为300V且反向恢复电流为10A/cm2的情况下最易受到振荡的影响。即使多样地改变该条件,该趋势也是稳定的。因此,将壳区5中的有效杂质量设为1×1011cm-2或更小是合乎要求的。
以下描述根据本发明的第二实施例的反向阻断IGBT中的有源区的一部分。
如以下述,根据第二实施例的反向阻断IGBT的有源区与根据第一实施例的反向阻断IGBT的有源区100不同。根据第二实施例的反向阻断IGBT中的有源区包括在集电区10和漂移区1之间的n型(第一导电类型)的漏电流阻挡层(下文中称作“LCS层”)12。根据第二实施例的反向阻断IGBT中的耐击穿区和隔离部分的结构与第一实施例的反向阻断IGBT中的耐击穿区120和隔离部分130的结构相同。
n型LCS层12的杂质浓度被设置成使在2μm深度处的平均杂质量为1.0×1012cm-2或者更小。
通过布置LCS层12,减少正向偏压施加下的漏电流。如以上所述地通过附加地布置壳区5,减小反向偏压施加下的漏电流。因为通过减小在正向和反向偏压施加下的漏电流来改进耐击穿性能,所以减小漂移区1的厚度变得可能。由此,反向阻断IGBT中的导通状态的电压和截止损耗之间的权衡关系得到改善。
为了抑制由根据第二实施例的反向阻断IGBT中的截止所导致的损耗,漂移层的电阻率足够低以在反向偏压施加下防止从集电区10和LCS层12之间的pn结扩展的空间电荷区到达壳区5是必要的。漂移层的电阻率足够低以在正向偏压施加下防止从基区2和壳区5之间的pn结扩展的空间电荷区到达LCS层12是必要的。
如上所述,根据本发明,其中的杂质量为8.0×1011cm-2或更小的壳区5在漂移区1和基区2之间形成。漂移区1的电阻率设为足够低以防止从集电区10扩展的耗尽层到达壳区5。因此,与常规反向阻断IGBT相比,衬底中的电场更容易被驰豫。因此,提高正向和反向耐压是可行的。
由于壳区5和漂移区1的布置,不会造成任何透过现象。因为没有造成任何透过现象,所以防止了截止电压波形和截止电流波形(下文中统称为“截止波形”)的振荡。通过形成呈现如上所述的电阻率的漂移区1,使该耗尽层在反向恢复期间不到达壳区5。
因为防止了耗尽层到达壳区5,所以抑制在反向恢复波形上所造成的振荡。因此,抑制了截止波形和反向恢复波形的振荡。因为抑制了截止波形和反向恢复波形的振荡,所以防止造成噪声且防止损坏半导体器件。
根据本发明的结构,所有n型区和层可被p型区和层所替代,且所有p型区和层可被n型区和层所替代,而不引起任何问题。
工业实用性
根据本发明的半导体器件可有利地应用于在诸如串联转换器电路的矩阵转换器中使用、且被要求呈现对正向和反向电压的耐击穿特性的开关器件。

Claims (9)

1.一种半导体器件,包括:
第一导电类型的第一半导体区;
第二导电类型的第二半导体区,其在所述第一半导体区的表面部分中有选择地形成;
所述第一导电类型的第三半导体区,其在所述第二半导体区的表面部分中有选择地形成;
从所述第三半导体区跨过所述第一半导体区的第一电极,其中在所述第一电极和所述第一半导体区之间插入绝缘薄膜;
连接至所述第二半导体区和所述第三半导体区的第二电极;
在所述第一半导体区和所述第二半导体区之间的所述第一导电类型的第四半导体区,所述第四半导体区至少占据所述第二半导体区之下的一区域;
在所述第一半导体区的背面上的所述第二导电类型的第五半导体区;
与所述第五半导体区接触的第三电极;
所述第四半导体区比所述第一半导体区更重地掺杂,所述第四半导体区包含所述第一导电类型的杂质,其平均杂质量为8.0×1011cm-2或者更小;
以及
所述第一半导体区呈现足够低的电阻率以防止从所述第五半导体区扩展的耗尽层到达所述第四半导体区。
2.如权利要求1所述的半导体器件,其特征在于,所述第四半导体区包围所述第二半导体区之下的整个区域。
3.如权利要求1或2所述的半导体器件,其特征在于,所述第四半导体区中的所述第一导电类型的所述杂质的所述平均杂质量为5.0×1011cm-2或者更小。
4.如权利要求1或2所述的半导体器件,其特征在于,所述第四半导体区中的所述第一导电类型的所述杂质的所述平均杂质量为1×1011cm-2或者更小。
5.如权利要求1或2所述的半导体器件,所述半导体器件还包括:
在所述第一半导体区的边缘地区中的所述第二导电类型的第六半导体区,所述第六半导体区从所述第一半导体区的正面穿过所述第一半导体区延伸到所述第一半导体区的背面,且所述第六半导体区与所述第五半导体区接触。
6.如权利要求5所述的半导体器件,所述半导体器件还包括:
有源区和所述第六半导体区之间的耐击穿区,在所述有源区中形成所述第二半导体区、所述第三半导体区以及所述第四半导体区,所述耐击穿区包围所述有源区;以及
在所述耐击穿区中的所述第一半导体区的表面部分中的所述第二导电类型的第七半导体区,多个所述第七半导体区包围所述有源区。
7.如权利要求1、2、6的任一项所述的半导体器件,其特征在于,所述第一半导体区呈现足够低的电阻率以在施加等于额定电压的反向电压时,防止从所述第五半导体区向所述第四半导体区扩展的耗尽层到达所述第四半导体区。
8.如权利要求1、2、6的任一项所述的半导体器件,所述半导体器件还包括:
在所述第一半导体区和所述第五半导体区之间的所述第一导电类型的第八半导体区,
以及
所述第一半导体区呈现足够低的电阻率以防止从所述第二半导体区扩展的空间电荷区到达所述第八半导体区。
9.如权利要求8所述的半导体器件,其特征在于,所述第八半导体区中的所述第一导电类型的杂质的平均杂质量为1.0×1012cm-2或者更小。
CN201010624832.2A 2009-12-28 2010-12-27 半导体器件 Expired - Fee Related CN102194861B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009298913 2009-12-28
JP2009-298913 2009-12-28

Publications (2)

Publication Number Publication Date
CN102194861A CN102194861A (zh) 2011-09-21
CN102194861B true CN102194861B (zh) 2014-11-26

Family

ID=44186424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010624832.2A Expired - Fee Related CN102194861B (zh) 2009-12-28 2010-12-27 半导体器件

Country Status (4)

Country Link
US (1) US8334581B2 (zh)
JP (1) JP5771984B2 (zh)
CN (1) CN102194861B (zh)
DE (1) DE102010063728B4 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104145342B (zh) * 2012-03-16 2017-05-24 富士电机株式会社 半导体装置
CN104303285B (zh) 2012-08-22 2017-03-01 富士电机株式会社 半导体装置以及半导体装置的制造方法
WO2014140094A1 (en) * 2013-03-13 2014-09-18 Abb Technology Ag Power semiconductor device and corresponding module
JP6052413B2 (ja) 2013-07-17 2016-12-27 富士電機株式会社 半導体装置
JP6158123B2 (ja) * 2014-03-14 2017-07-05 株式会社東芝 半導体装置
JP6496992B2 (ja) * 2014-07-22 2019-04-10 富士電機株式会社 半導体装置
DE102015224983B4 (de) * 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
CN107564815B (zh) * 2016-06-30 2021-05-14 株洲中车时代半导体有限公司 一种制作功率半导体的方法
CN107564952B (zh) * 2016-06-30 2021-06-22 株洲中车时代半导体有限公司 一种功率半导体
CN109952656B (zh) * 2016-11-11 2021-11-05 住友电气工业株式会社 碳化硅半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391289A (zh) * 2001-06-12 2003-01-15 富士电机株式会社 半导体器件
US6798040B2 (en) * 1998-12-04 2004-09-28 Infineon Technologies Ag Power semiconductor switch

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766966A (en) * 1996-02-09 1998-06-16 International Rectifier Corporation Power transistor device having ultra deep increased concentration region
JP3458590B2 (ja) 1996-03-27 2003-10-20 富士電機株式会社 絶縁ゲートバイポーラトランジスタ
JP3395520B2 (ja) 1996-06-04 2003-04-14 富士電機株式会社 絶縁ゲートバイポーラトランジスタ
JPH10178174A (ja) * 1996-10-18 1998-06-30 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
JP4967200B2 (ja) 2000-08-09 2012-07-04 富士電機株式会社 逆阻止型igbtを逆並列に接続した双方向igbt
JP5011634B2 (ja) * 2003-08-29 2012-08-29 富士電機株式会社 半導体装置およびその半導体装置を用いた双方向スイッチ素子
JP4843923B2 (ja) 2004-09-09 2011-12-21 富士電機株式会社 高耐圧半導体装置およびその製造方法
JP5358963B2 (ja) * 2008-02-04 2013-12-04 富士電機株式会社 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798040B2 (en) * 1998-12-04 2004-09-28 Infineon Technologies Ag Power semiconductor switch
CN1391289A (zh) * 2001-06-12 2003-01-15 富士电机株式会社 半导体器件

Also Published As

Publication number Publication date
US20110156210A1 (en) 2011-06-30
CN102194861A (zh) 2011-09-21
JP2011155257A (ja) 2011-08-11
DE102010063728B4 (de) 2016-04-14
JP5771984B2 (ja) 2015-09-02
US8334581B2 (en) 2012-12-18
DE102010063728A1 (de) 2011-06-30

Similar Documents

Publication Publication Date Title
CN102194861B (zh) 半导体器件
CN100385676C (zh) 碳化硅水平沟道缓冲栅极半导体器件
CN104145342B (zh) 半导体装置
CN102569354B (zh) 绝缘栅型双极晶体管及其制造方法
CN108463888A (zh) 半导体装置
JP5875680B2 (ja) 絶縁ゲート型バイポーラトランジスタ
CN111129135B (zh) 半导体装置
CN102792448A (zh) 半导体器件
JPH08306937A (ja) 高耐圧半導体装置
CN112687743B (zh) 沟槽型碳化硅逆阻mosfet器件及其制备方法
KR20150076814A (ko) 전력 반도체 소자
JP2004193212A (ja) 半導体装置
CN112687746B (zh) 碳化硅平面mosfet器件及制备方法
CN108735737B (zh) 半导体装置及半导体装置的制造方法
CN109686788B (zh) 一种具有载流子存储层的槽栅igbt器件
CN109686787B (zh) 一种利用二极管钳位的具有载流子存储层的igbt器件
CN112687745B (zh) 碳化硅沟槽mosfet器件及制备方法
US20150171198A1 (en) Power semiconductor device
JP2008539571A (ja) 可制御半導体ダイオード、電子部品および電圧中間形コンバータ
CN117878143A (zh) 沟槽栅型igbt
CN115084229A (zh) P+屏蔽层自钳位沟槽型碳化硅igbt器件及其制备方法
JP4136503B2 (ja) 絶縁ゲートバイポーラトランジスタ
US20150144993A1 (en) Power semiconductor device
CN112951900A (zh) 一种含有高阻p-top区的槽栅超结IGBT
CN111668314A (zh) 一种新型的沟槽型mos势垒肖特基接触超势垒整流器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141126

Termination date: 20181227