CN102129982A - 半导体精细图形及鳍形场效应管的fin体的制作方法 - Google Patents

Abstract

本发明公开了一种精细图形的制作方法，包括：在待加工材料的表面上形成牺牲层，对牺牲层进行粗加工以形成粗加工图形，并在牺牲层的表面上形成覆盖层；从形成的粗加工图形的侧面对牺牲层进行选择性腐蚀，使之平面尺寸减小到所需要的尺度，得到牺牲层精细图形；去除覆盖层；以牺牲层精细图形为掩膜，刻蚀待加工材料以形成待加工材料的精细图形。本发明采用由粗到细的思路，先得到牺牲层粗加工图形，再通过侧面腐蚀以得到牺牲层精细图形，将其作为掩膜刻蚀待加工材料以形成待加工材料的精细图形，整个方案中所形成的精细图形不受光刻和刻蚀技术水平的限制，制作方法实现简单，与传统制作工艺兼容，可控性好，成本低，具有很强的实用价值。

Description

半导体精细图形及鳍形场效应管的FIN体的制作方法

技术领域

本发明涉及微细加工制造技术领域，尤其涉及一种精细图形的制作方法以及一种鳍形场效应晶体管(FinFET，Fin Field Effect Transistor)的FIN体的制作方法。

背景技术

近年来，精细图形的工艺制作方法受到很多领域的关注，尤其是半导体集成电路制造领域。自集成电路发明以来，其性能一直稳步提高。性能的提高主要是通过不断缩小集成电路器件的尺寸来实现的。目前，集成电路器件(MOSFET，Metal-Oxide-Semiconductor or Field-Effect Transistor)的特征尺寸以缩小到纳米尺度。在此尺度下，各种基本的和实际的限制开始出现，使得建立在硅平面CMOS(Complementary Metal Oxide Semiconductor)技术之上的集成电路技术的发展正遭受前所未有的挑战。一般认为，经过努力，CMOS技术仍有可能推进到20纳米甚至10纳米技术节点，多栅MOS器件技术被认为是最有希望在亚20纳米节点后得到应用的技术。这是因为，与传统单栅器件相比，多栅器件具有更强的短沟道抑制能力，更好的亚阈特性、更高的驱动能力以及能带来更高的电路密度。

目前，FINFET器件因其自对准结构可由常规的平面CMOS工艺来实现，从而成为最有希望的多栅器件。FINFET在结构上可分为双栅FINFET和三栅FINFET。对双栅FINFET来说，为获得可接受的器件性能，要求其FIN体的厚度为栅长的1/2～1/3，这样，微细加工的水平必须大幅度超前发展。另一方面，就三栅FINFET而言，由于FIN体的三个面都受到栅电极的控制，理应具有更强的短沟道控制能力，因此FIN体的厚度可以与栅长相当或更大，即器件的(最小)特征尺寸仍然为栅长，对微细加工水平没有提出超常的要求，因而与传统CMOS工艺技术更为兼容。然而，理论和实验研究均表明，在沟道掺杂浓度较高的情况下，三栅FINFET的确呈现了更为优良的短沟道特性，但在沟道为轻(无)掺杂的情况下，三栅结构与双栅结构相比并没有明显的改进。而在纳米尺度情况下，为了避免杂质数量离散引起的器件阈值电压的分散，MOS器件不能采用高掺杂的沟道，即必须采用轻(无)掺杂沟道。此外，在相同沟道面积的情况下，三栅结构的器件比双栅结构，甚至单栅结构的器件占用更多的版图面积。因此，综合而言，双栅FINFET是更可取的新器件结构。

尽管目前看来双栅FINFET比三栅FINFET更有希望成为下一代的集成电路器件，但在进入实用化之前，必须解决一些关键的技术难题。超薄Fin体的加工就是最主要的难题之一。目前所报导的实验制备技术均不能成为大生产技术。迄今所演示的FIN体的制作方法通常是在光刻的基础上再通过某种手段，如对光刻图形进行灰化(Ashing)等处理，以达到图形的进一步缩小。这种技术由于所形成图形几何尺寸的均匀性和重复性很差，不能用于电路的制作。侧墙图形转移技术(spacer image transfer)虽然是一种简易的纳米尺度加工技术，可用来制作单个器件，但这种技术会产生众多的寄生图形，因而不能用于电路的制作。

发明内容

本发明所要解决的技术问题是，提供一种精细图形的制作方法，不需要高精度和高分辨率光刻技术就能制作精细图形。

为解决上述技术问题，本发明提出一种精细图形的制作方法，包括：在待加工材料的表面上形成牺牲层，对所述牺牲层进行粗加工以形成粗加工图形，并在牺牲层的表面上形成覆盖层；从形成的粗加工图形的侧面对所述牺牲层进行选择性腐蚀，使之平面尺寸减小到所需要的尺度，得到牺牲层精细图形；去除所述覆盖层；以所述牺牲层精细图形为掩膜，刻蚀所述待加工材料以形成精细图形。

进一步地，所述对牺牲层进行粗加工并在牺牲层的表面上形成覆盖层包括：在所述牺牲层的表面上涂布一层预定大小的光刻胶，光刻和刻蚀所述牺牲层，所述光刻胶形成牺牲层的表面上的覆盖层。

优选地，所述去除牺牲层精细图形上的覆盖层包括：使用干法或湿法去除所述光刻胶。

进一步地，所述对牺牲层进行粗加工并在牺牲层的表面上形成覆盖层包括：在所述牺牲层生长一层介质层；在所述介质层上涂布一层预定大小的光刻胶；光刻和刻蚀所述介质层和牺牲层，所述光刻胶和介质层形成牺牲层的表面上的覆盖层。

优选地，所述介质层为氮化层；所述去除覆盖层包括：使用干法或湿法去除所述光刻胶；使用热磷酸去除所述介质层。

进一步地，所述待加工材料为体硅材料或绝缘体上硅材料，所述牺牲层为氧化层；所述从形成的粗加工图形的侧面对所述牺牲层进行选择性腐蚀是指：使用缓冲的氧化硅腐蚀液，从形成的粗加工图形的侧面对所述牺牲层进行腐蚀。

进一步地，所述刻蚀待加工材料包括：使用干法刻蚀所述待加工材料。

根据本发明的另一个方面，还提供一种鳍形场效应晶体管的FIN体的制作方法，包括：在半导体衬底的表面上形成牺牲层，对所述牺牲层进行粗加工以形成粗加工图形，并在牺牲层的表面上形成覆盖层；从形成的粗加工图形的侧面对所述牺牲层进行选择性腐蚀，使之平面尺寸减小到所需要的尺度，得到牺牲层精细图形；去除牺牲层精细图形上的覆盖层；以腐蚀后的所述牺牲层精细图形为掩膜，刻蚀所述半导体衬底以形成鳍形场效应晶体管的FIN体。

进一步地，所述对牺牲层进行粗加工并在牺牲层的表面上形成覆盖层包括：在所述牺牲层的表面上涂布一层预定大小的光刻胶，光刻和刻蚀所述牺牲层，所述光刻胶形成牺牲层的表面上的覆盖层。

进一步地，所述对牺牲层进行粗加工并在牺牲层的表面上形成覆盖层包括：在所述牺牲层生长一层介质层；在所述介质层上涂布一层预定大小的光刻胶；光刻和刻蚀所述介质层和牺牲层，所述光刻胶和介质层形成牺牲层的表面上的覆盖层。

本发明的有益效果在于：通过先粗加工牺牲层得到粗加工图形，在牺牲层上形成覆盖层，然后通过侧面腐蚀该牺牲层直至其平面尺寸为所需要的尺度，去除覆盖层，以腐蚀后的牺牲层作为掩膜刻蚀待加工材料以形成精细图形，整个方案中无需高精度和高分辨率的光刻技术，即所形成的精细图形不受光刻和刻蚀技术水平的限制，制作方法实现简单，与传统制作工艺兼容，可控性好，成本低，具有很强的实用价值。

附图说明

图1为本发明一种精细图形制作方法的流程示意图；

图2为本发明实施例一所采用的衬底材料的剖面示意图；

图3为本发明实施例一的形成氧化硅层后的剖面示意图；

图4为本发明实施例一的进行光刻和刻蚀后的剖面示意图；

图5为本发明实施例一的对氧化硅层进行侧向选择腐蚀后的剖面示意图；

图6为本发明实施例一的去除光刻胶后的剖面示意图；

图7为本发明实施例一的以氧化层为掩膜刻蚀硅膜后的剖面示意图；

图8为本发明实施例二所采用的衬底材料的剖面示意图；

图9为本发明实施例二的形成氧化硅层和氮化硅层后的剖面示意图；

图10为本发明实施例二的进行光刻和刻蚀后的剖面示意图；

图11为本发明实施例二的对氧化硅层进行侧向选择腐蚀后的剖面示意图；

图12为本发明实施例二的去除光刻胶和氮化层后的剖面示意图；

图13为本发明实施例二的以氧化层为掩膜刻蚀硅膜后的剖面示意图；

图14为采用本发明FINFET的FIN体制作方法制作后的一种FINFET结构示意图，其中(A)为FINFET立体示意图，(B)为(A)的分解图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。

本发明的精细图形的制作方法采用由粗到细的思路，先在待加工材料上形成牺牲层，对其粗加工以形成粗加工图形，并在牺牲层表面上要形成覆盖层，以便侧面腐蚀牺牲层时其上表面不受影响，通过侧面选择腐蚀使牺牲层的平面尺寸达到所需的尺度，得到牺牲层精细图形，去除覆盖层，再将该牺牲层精细图形作为掩膜刻蚀待加工材料以形成待加工材料的精细图形。

如图1所示，本发明的精细图形的制作方法包括如下步骤：

步骤S10，在待加工材料的表面上形成牺牲层，对所述牺牲层进行粗加工以形成粗加工图形，并在牺牲层的表面上形成覆盖层；

步骤S20，从形成的粗加工图形的侧面对牺牲层进行选择性腐蚀，使之平面尺寸减小到所需要的尺度，得到牺牲层精细图形；

步骤S30，去除覆盖层；

步骤S40，以牺牲层精细图形为掩膜，刻蚀待加工材料以形成待加工材料的精细图形。

在上述制作方法流程的基础上，以下结合附图2-13详细说明本发明的一些实施例。在附图中，并未刻意按比例绘制附图，重点在于示出本发明的主旨。在全部附图中相同的附图标记表示相同的部分。为清楚明了起见，放大了各层和区域的厚度，不应以此作为对本发明的限定。此外，在实际的制造工艺中应包含长度、宽度及深度的三维空间尺寸；而且，本发明所提及的光刻、刻蚀等处理方法均可以采用标准的制备工艺方法来实现。

实施例一：

本实施例的制作工艺过程如图2-7所示。本实施例采用半导体晶片为衬底材料，该衬底材料为硅SOI(Silicon On Insulator，绝缘体上硅)硅片，包括体硅区100′、隐埋氧化层(BOX，Buried Oxide)200′和单晶硅膜300′，如图2所示。

首先在衬底材料表面形成待加工材料，然后再形成牺牲层；如是对衬底材料加工，直接在其上形成牺牲层。如图3所示，首先在衬底材料的表面形成作为牺牲层的一层氧化层400′，其形成方法可以是任何常规方法，如常规热氧化、化学气相淀积(CVD，Chemical Vapor Deposition)、物理气相淀积(PVD，PhysicalVapor Deposition)等。本实施例中氧化层为10nm～30nm。

接着，在氧化层400′上涂布一层预定大小的光刻胶600′，然后光刻和刻蚀氧化层400′以形成粗加工图形，而光刻胶600′则形成了牺牲层(即氧化层400′)的覆盖层，如图4所示。

对光刻和刻蚀所形成的氧化层400′的粗加工图形进行侧向选择腐蚀，即从形成的粗加工图形的侧面腐蚀氧化层400′，使之减小到所需要的尺度，如图5所示。这样氧化层的平面尺寸会不断减小，具体减小的量由时间决定。本实施例中腐蚀液为缓冲的氧化硅腐蚀液(BOE，Buffer Oxide Etcher)；BOE对衬底材料的单晶硅膜300′不腐蚀，对光刻胶600′的腐蚀速度很缓慢。

如图6所示，去除光刻胶600′。本实施例中可以采用干法(氧等离子体)或湿法(硫酸和双氧水的混合液)去除光刻胶600′。

如图7所示，以腐蚀后的已经缩小了的氧化层400′为掩膜，刻蚀衬底材料的单晶硅膜300′，形成高精细硅FIN3。本实施例中使用干法刻蚀硅膜300′。硅FIN3形成后，可进一步用于制作超小尺寸的FINFET晶体管。

实施例二：

本实施例的制作工艺过程如图8-13所示。本实施例同样采用半导体晶片为衬底材料，该衬底材料为硅SOI硅片，包括体硅区100、隐埋氧化层200和单晶硅膜300，如图8所示。

然后，在衬底材料的表面形成一层牺牲层，然后在牺牲层上生长一层介质层，如图9所示，牺牲层为氧化层400，介质层为氮化层500，具体过程为：首先生长一层氧化层400，生长方法可以是任何常规方法，如常规热氧化、化学气相淀积、物理气相淀积等；然后再生成一层氮化层500，其生成方法可以是任何常规方法，如化学气相淀积、物理气相淀积等。本实施例中氧化层为10nm～30nm；氮化层为10nm～30nm。其他实施例中的介质层还可以是其他材料制成的，只要保证在进行侧面腐蚀牺牲层时，该介质层不受或几乎不受腐蚀影响。

接着，在介质层(即氮化层500)上涂一层预定大小的光刻胶600进行光刻，然后连续刻蚀氮化层500和氧化层400以形成粗加工图形，而光刻胶600和氮化层500则为牺牲层表面上的覆盖层，如图10所示。

从形成的粗加工图形的侧面对牺牲层进行选择性腐蚀，本发明对光刻和刻蚀后的氧化层400粗加工图形进行侧向选择腐蚀，使之减小到所需要的尺度，如图11所示。这样氧化硅的平面尺寸会不断减小，减小的量由时间决定。本实施例中腐蚀液为缓冲的氧化硅腐蚀液(BOE，Buffer Oxide Etcher)；BOE对衬底材料的单晶硅膜300和氮化层500均不腐蚀。

然后，去除覆盖层(即光刻胶600和作为介质层的氮化层500)，如图12所示。本实施例中采用干法(氧等离子体)或湿法(硫酸和双氧水的混合液)去除光刻胶600；因热磷酸几乎不腐蚀硅和氧化硅，所以采用热磷酸去除氮化层500，实施例中热磷酸为140度到160度。其他实施例中的介质层如果为其他材料，则去除该介质层时，可以采用其他能够去除该介质且不腐蚀氧化层400和单晶硅膜300的物质进行去除。

如图13所示，以腐蚀后的已经缩小了的氧化层400为掩膜，刻蚀衬底材料的单晶硅膜300，形成高精细硅FIN3。本实施例中使用干法刻蚀硅膜300。硅FIN3形成后，可用于制作超小尺寸的FINFET晶体管。

其他实施例中，衬底材料的选择可以不限于半导体材料，还可以是其它材料，如金属等；而上述制作工艺的过程也可以是：首先在待加工半导体材料的表面上形成牺牲层，然后在牺牲层上形成一层介质层，采用其他工艺手段对牺牲层和介质层进行粗加工，此时介质层即为覆盖层。

本发明通过先粗加工牺牲层得到粗加工图形，同时在牺牲层上形成覆盖层，然后对所形成的牺牲层粗加工图形进行侧向选择腐蚀，使之减小到所需要的尺度，以缩小的牺牲层作为掩膜刻蚀待加工材料以形成待加工材料的精细图形，整个方案中无需高精度和高分辨率的光刻技术，即所形成的精细图形不受光刻和刻蚀技术水平的限制，与传统制作工艺完全兼容，可控性好，成本低，具有很强的实用价值，适于用在不采用高精度和高分辨率的光刻技术但需要制作精细图形的场合。

基于上述的精细图形的制作方法，本发明还提供了一种FINFET器件的FIN体的制作方法，包括如下步骤：

步骤S10′，在半导体衬底的表面上形成牺牲层，对该牺牲层进行粗加工以形成粗加工图形，并在牺牲层的表面上形成覆盖层；

步骤S20′，从形成的粗加工图形的侧面对牺牲层进行选择性腐蚀，使之平面尺寸减小到所需要的尺度，得到牺牲层精细图形；

步骤S30′，去除覆盖层；

步骤S40′，以腐蚀后的所述牺牲层精细图形为掩膜，刻蚀所述半导体衬底以形成FINFET晶体管的FIN体。

上述步骤S10′至S40′的具体过程可以参考前述制作精细图形的具体工艺过程，此处不再赘述。如图14的(A)和(B)所示为一种FINFET的结构示意图，其中，采用本发明方法制得的FIN体50位于衬底10上方，构成了FINFET的有源区，栅极40垂直于FIN体50，位于FIN体50两侧的为源极30和漏极20。虽然本发明提供的制作方法特别适用于FINFET晶体管，但该方法还可以用于在不采用高精度和高分辨率的光刻技术但需要制作精细图形的场合。

上述实施例只是本发明的举例，尽管为说明目的公开了本发明的最佳实施例和附图，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换、变化和修改都是可能的。因此，本发明不应局限于最佳实施例和附图所公开的内容。

Claims (10)

1.一种精细图形的制作方法，其特征在于，包括：

在待加工材料的表面上形成牺牲层，对所述牺牲层进行粗加工以形成粗加工图形，并在牺牲层的表面上形成覆盖层；

从形成的粗加工图形的侧面对所述牺牲层进行选择性腐蚀，使之平面尺寸减小到所需要的尺度，得到牺牲层精细图形；

去除所述覆盖层；

以所述牺牲层精细图形为掩膜，刻蚀所述待加工材料以形成待加工材料的精细图形。

2.如权利要求1所述的方法，其特征在于，所述对牺牲层进行粗加工并在牺牲层的表面上形成覆盖层包括：在所述牺牲层的表面上涂布一层预定大小的光刻胶，光刻和刻蚀所述牺牲层，所述光刻胶形成牺牲层的表面上的覆盖层。

3.如权利要求2所述的方法，其特征在于，所述去除覆盖层包括：使用干法或湿法去除所述光刻胶。

4.如权利要求1所述的方法，其特征在于，所述对牺牲层进行粗加工并在牺牲层的表面上形成覆盖层包括：

在所述牺牲层生长一层介质层；

在所述介质层上涂布一层预定大小的光刻胶；

光刻和刻蚀所述介质层和牺牲层，所述光刻胶和介质层形成牺牲层的表面上的覆盖层。

5.如权利要求4所述的方法，其特征在于，所述介质层为氮化层；所述去除覆盖层包括：使用干法或湿法去除所述光刻胶；使用热磷酸去除所述介质层。

6.如权利要求1-5中任一项所述的方法，其特征在于，所述待加工材料为体硅材料或绝缘体上硅材料，所述牺牲层为氧化层，所述从形成的粗加工图形的侧面对所述牺牲层进行选择性腐蚀是指：使用缓冲的氧化硅腐蚀液，从形成的粗加工图形的侧面对所述牺牲层进行腐蚀。

7.如权利要求1-6中任一项所述的方法，其特征在于，所述刻蚀待加工材料包括：使用干法刻蚀所述待加工材料。

8.一种鳍形场效应晶体管的FIN体的制作方法，其特征在于，包括：

在半导体衬底的表面上形成牺牲层，对所述牺牲层进行粗加工以形成粗加工图形，并在牺牲层的表面上形成覆盖层；

从形成的粗加工图形的侧面对所述牺牲层进行选择性腐蚀，使之平面尺寸减小到所需要的尺度，得到牺牲层精细图形；

去除覆盖层；

以腐蚀后的所述牺牲层精细图形为掩膜，刻蚀所述半导体衬底以形成鳍形场效应晶体管的FIN体。

9.如权利要求8所述的方法，其特征在于，所述对牺牲层进行粗加工并在牺牲层的表面上形成覆盖层包括：在所述牺牲层的表面上涂布一层预定大小的光刻胶，光刻和刻蚀所述牺牲层，所述光刻胶形成牺牲层的表面上的覆盖层。

10.如权利要求8所述的方法，其特征在于，所述对牺牲层进行粗加工并在牺牲层的表面上形成覆盖层包括：

在所述牺牲层生长一层介质层；

在所述介质层上涂布一层预定大小的光刻胶；

光刻和刻蚀所述介质层和牺牲层，所述光刻胶和介质层形成牺牲层的表面上的覆盖层。

Images