[go: up one dir, main page]

CN102110420B - 阵列基板及设置于其上的移位寄存器 - Google Patents

阵列基板及设置于其上的移位寄存器 Download PDF

Info

Publication number
CN102110420B
CN102110420B CN200910244002.4A CN200910244002A CN102110420B CN 102110420 B CN102110420 B CN 102110420B CN 200910244002 A CN200910244002 A CN 200910244002A CN 102110420 B CN102110420 B CN 102110420B
Authority
CN
China
Prior art keywords
pixel
grid line
shift register
line
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910244002.4A
Other languages
English (en)
Other versions
CN102110420A (zh
Inventor
韩承佑
商广良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN200910244002.4A priority Critical patent/CN102110420B/zh
Priority to US12/976,060 priority patent/US8508458B2/en
Publication of CN102110420A publication Critical patent/CN102110420A/zh
Application granted granted Critical
Publication of CN102110420B publication Critical patent/CN102110420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明提供一种阵列基板及设置于其上的移位寄存器。该移位寄存器，包括多个与阵列基板的栅线一一对应连接的移位寄存器单元，多个移位寄存器单元分为3组，分别为与第2n+1栅线对应的第2n+1移位寄存器单元的组合，与第2n+3栅线对应的第2n+3移位寄存器单元的组合，以及与第n+2栅线对应的第n+2移位寄存器单元的组合，其中n为0或偶数；其中，每组移位寄存器单元中的相邻的两个移位寄存器单元中，下一移位寄存器单元的信号输出端与上一移位寄存器的复位信号输入端连接，上一移位寄存器的信号输出端与下一移位寄存器的开启电压时序信号输入端连接。本发明通过在阵列基板上设置栅驱动电路，节省了电路板体积，提高了轻薄化程度。

Description

阵列基板及设置于其上的移位寄存器
技术领域
本发明实施例涉及液晶显示器阵列基板，尤其涉及一种能够减少液晶显示器体积的阵列基板及设置于其上的移位寄存器。
背景技术
本发明是对本发明的发明人提交的申请号为200910092900.2的发明专利申请的进一步改进。
申请号为200910092900.2的发明专利记载了一种能够进步一减少阵列基板所需的数据驱动器数量的阵列基板以及液晶面板。
一般，栅驱动器包括多个与栅线一一对应连接的移位寄存器。
在上述发明中，栅驱动器为了完成阵列基板一行像素扫描动作，需要分4个阶段提供高电平导通信号。以第一行像素为例，在第一阶段需要向第一栅线G1和第三栅线G3提供高电平导通信号，在第二阶段需要向第二栅线G2和第三栅线G3提供高电平导通信号，在第三阶段需要向第一栅线G1提供高电平导通信号；在第四阶段需要向第二栅线G2提供高电平导通信号。即扫描一行像素需要3条栅线，而扫描2行像素需要5条栅线。
当采用传统的将栅驱动器设置在柔性印刷电路板上(Chip on Film)，或者将栅驱动器设置在玻璃芯片(Chip on Glass)的方法，设计上需要进行如下改进。
从390个移位寄存器生成390个(以具有256个栅线的阵列基板为例)时序信号，将其中第一和第三信号输出至电平位移器，输出至第一栅线G1，将第二和第三信号输出至电平位移器，输出至第二栅线G2，将第一、二、五和七信号输出至电平位移器，输出至第三栅线G3，将第六和第八移位寄存器输出至电平位移器，输出至第四栅线G4，依次类推。
由于申请号为200910092900.2的发明专利，所需的栅线多于一般液晶显示器(一条栅线扫描一行像素的液晶显示器)，因此，驱动像素行数为128个的阵列基板，需要256条栅线，更需要390个移位寄存器，因此比一般液晶显示器不仅增加了一倍的栅线数量，更增加了约2倍的移位寄存器数量。因此必然导致设置栅驱动器的电路板的体积大大增加，阻碍轻薄化发展，且需要用到更多驱动芯片和膜层，导致了模块成本的增加以及模块装配工艺的复杂化，在模块装配工艺中很容易造成绑定的不良，对产品的成品率以及画面品质不可避免地产生影响。
发明内容
本发明实施例提供一种阵列基板及设置于其上的移位寄存器，用以解决申请号为200910092900.2的发明专利栅驱动器电路板过大的缺陷，实现轻薄化。
本发明实施例提供一种设置于阵列基板上的移位寄存器，包括多个与所述阵列基板的栅线一一对应连接的移位寄存器单元，所述多个移位寄存器单元分为3组，分别为与第2n+1栅线对应的第2n+1移位寄存器单元的组合，与第2n+3栅线对应的第2n+3移位寄存器单元的组合，以及与第n+2栅线对应的第n+2移位寄存器单元的组合，其中n为0或偶数；
其中，每组移位寄存器单元中的相邻的两个移位寄存器单元中，下一移位寄存器单元的信号输出端与上一移位寄存器的复位信号输入端连接，上一移位寄存器的信号输出端与下一移位寄存器的开启电压时序信号输入端连接；
其中，每组移位寄存器单元分别由两个时钟信号控制，所述两个时钟信号交替地控制相邻的移位寄存器单元；
其中，第一移位寄存器单元和所述第三移位寄存器单元分别与第一开启电压时序信号输入端连接；第二移位寄存器单元与第二开启电压时序信号输入端连接。
上述的移位寄存器，其中所述移位寄存器单元包括第一至第九薄膜晶体管、电容、开启电压时序信号输入端、时钟信号输入端、高电平输入端、低电平输入端、复位信号输入端及信号输出端构成，其中：
所述第一薄膜晶体管的栅极和源极分别与开启电压时序信号输入端连接，漏极与第一节点连接；
所述第二薄膜晶体管的栅极及源极分别与高电平输入端连接，漏极与第二节点连接；
所述第三薄膜晶体管的栅极与所述第一节点连接，源极与时钟信号输入端连接，漏极与第三节点连接；
所述第四薄膜晶体管的栅极与所述复位信号输入端连接，源极与所述第一节点连接，漏极与所述低电平输入端连接；
所述第五薄膜晶体管的栅极与所述第二节点连接，源极与第一节点连接，漏极与低电平输入端连接；
所述第六薄膜晶体管的栅极与第一节点连接，源极与所述第二节点连接，漏极与低电平输入端连接；
所述第七薄膜晶体管的栅极与第二节点连接，源极与第三节点连接，漏极与低电平输入端连接；
所述第八薄膜晶体管的栅极与复位信号输入端连接，源极与高电平输入端连接；漏极与第二节点连接；
所述第九薄膜晶体管的栅极与复位信号输入端连接，源极与第三节点连接，漏极与低电平输入端连接；
所述第三节点与第一节点之间设置有电容，所述第三节点与信号输出端连接。
本发明实施例还提供一种设置有上述移位寄存器的阵列基板。
本发明实施例的阵列基板及设置于其上的移位寄存器，在阵列基板上设置栅驱动电路，将移位寄存器分为三组分别驱动，产生栅驱动信号。如此，相比在阵列基板外设置栅驱动电路，节省了成本，且最主要是节省了电路板体积，提高了轻薄化程度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1所示为本发明一实施例多个移位寄存器连接框图；
图2所示为本发明信号输出时序图；
图3为本发明液晶显示器的阵列基板的结构图；
图4为本发明移位寄存器单元的电路结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1所示为本发明一实施例多个移位寄存器连接框图。图2所示为本发明信号输出时序图。如图1及图2所示，本发明的一种设置于阵列基板上的移位寄存器，包括多个与所述阵列基板的栅线一一对应连接的移位寄存器单元，多个移位寄存器单元分为3组，分别为与第2n+1栅线对应的第2n+1移位寄存器单元的组合，与第2n+3栅线对应的第2n+3移位寄存器单元的组合，以及与第n+2栅线对应的第n+2移位寄存器单元的组合，其中n为0或偶数；
其中，每组移位寄存器单元中的相邻的两个移位寄存器单元中，下一移位寄存器单元的信号输出端与上一移位寄存器的复位信号输入端连接，上一移位寄存器的信号输出端与下一移位寄存器的开启电压时序信号输入端连接。即，上一移位寄存器的输出信号即为下一移位寄存器单元的开启电压时序信号，下一移位寄存器的输出信号即为上一移位寄存器单元的复位信号。例如第一移位寄存器单元S-R1的输出信号为第五移位寄存器单元S-R5的开启电压时序信号STV5，第五移位寄存器单元S-R5的复位信号RESET1。
另外，STV1和STV2为从时序控制器(T-CON)生成的开启电压时序信号，STV1只输入到第一移位寄存器单元S-R1和第三移位寄存器单元S-R3；STV2只输入到第二移位寄存器单元S-R2。
本发明中每组移位寄存器单元分别由两个时钟信号控制，所述两个时钟信号交替地控制相邻的移位寄存器单元。具体为：第一组的第2n+1移位寄存器单元交替地由第一时钟信号CLK1及第三时钟信号CLK3控制，即第一移位寄存器单元由第一时钟信号控制，第五移位寄存器单元由第三时钟信号控制，第九移位寄存器单元由第一时钟信号控制依次类推；第二组的第2n+3移位寄存器单元交替地由第二时钟信号CLK2及第四时钟信号CLK4控制；第三组的第n+2移位寄存器单元交替地由第五时钟信号CLK5及第六时钟信号CLK6控制。
图3为本发明液晶显示器的阵列基板的结构图。如图3所示，阵列基板至少包括用于提供驱动信号的多个栅线以及用于提供图像信号的多个数据线。该阵列基板具体包括：
横向延伸的第一栅线G1、第二栅线G2、第三栅线G3、第四栅线G4和第五栅线G5等，所述第一栅线G1和所述第二栅线G2之间依次设有第一像素1、第二像素2、第三像素3和第四像素4，所述第三栅线G3和所述第四栅线G4之间依次设有第五像素5、第六像素6、第七像素7和第八像素8，从与一个数据集成电路连接的一条数据线D上分支出来的第一子数据线D1和第二子数据线D2，所述第一子数据线D1在所述第一像素1和所述第二像素2之间纵向延伸，所述第二子数据线D2在所述第三像素3和所述第四像素4之间纵向延伸，所述第一像素1通过仅当所述第一栅线G1和所述第三栅线G3同时提供高电平驱动信号时允许第一子数据线D1上的图像信号充入像素内的第一开关器件，分别与所述第一栅线G1、所述第三栅线G3和所述第一子数据线D1电连接；所述第二像素2通过仅当所述第二栅线G2和所述第三栅G3线同时提供高电平驱动信号时允许第一子数据线D1上的图像信号充入像素内的第二开关器件，分别与所述第二栅线G2、所述第三栅G3线和所述第一子数据线D1电连接；所述第三像素3通过仅当所述第一栅线G1提供高电平驱动信号时允许第二子数据线D2上的图像信号充入像素内的第三开关器件，分别与所述第一栅线G1和所述第二子数据线D2电连接；所述第四像素4通过仅当所述第二栅线G2提供高电平驱动信号时允许第二子数据线D2上的图像信号充入像素内的第四开关器件，分别与所述第二栅线G2和所述第二子数据线D2电连接；所述第五像素5通过仅当所述第三栅线G3和所述第五栅线G5同时提供高电平驱动信号时允许第一子数据线D1上的图像信号充入像素内的第五开关器件，分别与所述第三栅线G3、所述第五栅G5线和所述第一子数据线D1电连接；所述第六像素6通过仅当所述第四栅线G4和所述第五栅线G5同时提供高电平驱动信号时允许第一子数据线D1上的图像信号充入像素内的第六开关器件，分别与所述第四栅线G4、所述第五栅线G5和所述第一子数据线D1电连接；所述第七像素7通过仅当所述第三栅线G3提供高电平驱动信号时允许第二子数据线D2上的图像信号充入像素内的第七开关器件，分别与所述第三栅线G3和所述第二子数据线D2电连接；所述第八像素8通过仅当所述第四栅线G4提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第八开关器件，分别与所述第四栅线G4和所述第二子数据线D2电连接。
在本发明中，所述第一开关器件、所述第二开关器件、所述第五开关器件和所述第六开关器件分别由多个薄膜晶体管构成；所述第三开关器件、所述第四开关器件、所述第七开关器件和所述第八开关器件分别由一个薄膜晶体管构成。
如图2所示，在本实施例中，所述第一开关器件由第一像素的第一子薄膜晶体管T11和第一像素的第二子薄膜晶体管T12构成，其中，所述第一像素的第一子薄膜晶体管T11的栅极与所述第三栅线G3电连接，其源极与所述第一栅线G1电连接，其漏极与所述第一像素的第二子薄膜晶体管T12的栅极电连接；所述第一像素的第二子薄膜晶体管T12的源极与所述第一子数据线电连接，其漏极与所述第一像素电连接。
如图2所示，在本实施例中，所述第二开关器件由第二像素的第一子薄膜晶体管T21和第二像素的第二子薄膜晶体管T22构成，其中，所述第二像素的第一子薄膜晶体管T21的栅极与所述第三栅线G3电连接，其源极与所述第二栅线G2电连接，其漏极与所述第二像素的第二子薄膜晶体管T22的栅极电连接；所述第二像素的第二子薄膜晶体管T22的源极与所述第一子数据线电连接，其漏极与所述第二像素电连接。
如图2所示，在本实施例中，所述第三开关器件由第三像素的第一薄膜晶体管构成T3，所述第三像素的第一薄膜晶体管T3的栅极与所述第一栅线G1电连接，其源极与第二子数据线电连接，其漏极与第三像素电连接。
如图2所示，在本实施例中，所述第四开关器件由第四像素的第一薄膜晶体管T4构成，所述第四像素的第一薄膜晶体管T4的栅极与所述第二栅线G2电连接，其源极与第二子数据线电连接，其漏极与第四像素电连接。
如图2所示，在本实施例中，所述第五开关器件由第五像素的第一子薄膜晶体管T51和第五像素的第二子薄膜晶体管T52构成，
其中，所述第五像素的第一子薄膜晶体管T51的栅极与所述第五栅线G5电连接，其源极与所述第三栅线G3电连接，其漏极与所述第五像素的第二子薄膜晶体管T52的栅极电连接；所述第五像素的第二子薄膜晶体管T52的源极与所述第一子数据线电连接，其漏极与所述第五像素电连接。
如图2所示，在本实施例中，所述第六开关器件由第六像素的第一子薄膜晶体管T61和第六像素的第二子薄膜晶体管T62构成，其中，所述第六像素的第一子薄膜晶体管T61的栅极与所述第五栅线G5电连接，其源极与所述第四栅线G4电连接，其漏极与所述第六像素的第二子薄膜晶体管T62的栅极电连接；所述第六像素的第二子薄膜晶体管T62的源极与所述第一子数据线电连接，其漏极与所述第六像素电连接。
如图2所示，在本实施例中，所述第七开关器件由第七像素的第一薄膜晶体管构成T7，所述第七像素的第一薄膜晶体管T7的栅极与所述第三栅线G3电连接，其源极与第二子数据线电连接，其漏极与第七像素电连接。
如图2所示，在本实施例中，所述第八开关器件由第八像素的第一薄膜晶体管T8构成，所述第八像素的第一薄膜晶体管T8的栅极与所述第四栅线G4电连接，其源极与第二子数据线电连接，其漏极与第八像素电连接。
下面，结合图1-图3说明本发明液晶显示器的驱动方法。
当STV1输入至第一移位寄存器单元S-R1及第三移位寄存器单元S-R3，启动第一移位寄存器单元S-R1及第三移位寄存器单元S-R3；过一个时钟阶段(图2中每个虚线之间为一个时钟阶段)之后，STV2输入至第二移位寄存器单元S-R2，启动第二移位寄存器单元S-R2。下面将第一时钟信号CLK1呈高电平的时钟阶段定义为第一时钟阶段，此后的一个时钟阶段为第二时钟阶段，依次类推。
第一时钟阶段：第一时钟信号CLK1和第二时钟信号CLK2分别输入至第一移位寄存器单元S-R1及第三移位寄存器单元S-R3，分别输出GOUT1以及GOUT3至第一栅线G1和第三栅线G3；此时与第三栅线G3连接的第一像素1的第一子薄膜晶体管T11被导通，将第一栅线G1的GOUT1传输至第一像素1的第二子薄膜晶体管T12的栅极，并使其导通，从而第一像素1接收数据线D1的图像信号。
第二时钟阶段：第二时钟信号CLK2和第五时钟信号CLK5分别输入至第三移位寄存器单元S-R3及第二移位寄存器单元S-R2，分别输出GOUT3以及GOUT2至第三栅线G3和第二栅线G2；此时与第三栅线G3连接的第二像素2的第一子薄膜晶体管T21被导通，将第二栅线G2的GOUT2传输至第二像素2的第二子薄膜晶体管T22的栅极，并使其导通，从而第二像素2接收数据线D1的图像信号。
第三时钟阶段：第一时钟信号CLK1输入至第一移位寄存器单元S-R1，输出GOUT1至第一栅线G1；此时与第一栅线G1连接的第二像素3的第一薄膜晶体管T3被导通，从而第三像素3接收数据线D2的图像信号。
第四时钟阶段：第五时钟信号CLK5输入至第二移位寄存器单元S-R2，输出GOUT2至第二栅线G2；此时与第二栅线G2连接的第四像素4的第一薄膜晶体管T4被导通，从而第四像素4接收数据线D2的图像信号。
重复上述操作依次向像素1、2、3和4所在行的像素输入信号，第一行扫描结束。
第五时钟阶段(仅以一行有4个像素为例时)：第三时钟信号CLK3和第二时钟信号CLK2分别输入至第五移位寄存器单元S-R5及第三移位寄存器单元S-R3，分别输出GOUT5以及GOUT3至第五栅线G5和第三栅线G3；此时与第五栅线G5连接的第五像素5的第一子薄膜晶体管T51被导通，将第三栅线G3的GOUT3传输至第五像素5的第二子薄膜晶体管T52的栅极，并使其导通，从而第五像素5接收数据线D1的图像信号。
第六时钟阶段：第三时钟信号CLK3和第六时钟信号CLK6分别输入至第五移位寄存器单元S-R5及第四移位寄存器单元S-R4，分别输出GOUT5以及GOUT4至第五栅线G5和第四栅线G4；此时与第五栅线G5连接的第六像素6的第一子薄膜晶体管T61被导通，将第四栅线G4的GOUT4传输至第六像素6的第二子薄膜晶体管T62的栅极，并使其导通，从而第六像素6接收数据线D1的图像信号。
第七时钟阶段：第二时钟信号CLK2输入至第三移位寄存器单元S-R3，输出GOUT3至第三栅线G3；此时与第三栅线G3连接的第七像素7的第一薄膜晶体管T7被导通，从而第七像素7接收数据线D2的图像信号。
第八时钟阶段：第六时钟信号CLK6输入至第四移位寄存器单元S-R4，输出GOUT4至第四栅线G4；此时与第四栅线G4连接的第八像素8的第一薄膜晶体管T8被导通，从而第八像素8接收数据线D2的图像信号。
重复上述操作依次向像素5、6、7和8所在行的像素输入信号，第二行扫描结束。
值得一提的是：
在第一时钟阶段，第三像素3的第一薄膜晶体管T3和第七像素7的第一薄膜晶体管T7也分别被导通，因此在第一阶段内第三像素3和第七像素7接收与第一像素1相同的图像信号。此后，在第三时钟阶段，第三像素3的第一薄膜晶体管T3再一次导通，接受图像信号。对第三像素而言，在第三时钟阶段中，在第一阶段输入的图像信号很快被第三时钟阶段的图像信号所代替，因此，还没来得及让用户感觉到第一时钟阶段的图像，很快地显示第三时钟阶段的图像。由于在扫描第一行像素(显示一帧画面)的过程中，第三像素不会再接收来自数据线的图像信号，因此在再一次扫描第一行像素(显示下一帧画面)之前，第三像素会维持在第三阶段内接收的图像信号，让用户看到正确的画面。因此，即时某个像素在不同时钟阶段都输入图像信号，但是很快会被正确的图像信号所覆盖，因此不会影响其正常显示。
从以上的说明可知，本发明通过在阵列基板上设置栅驱动电路，将移位寄存器分为三组分别驱动，产生栅驱动信号。如此，相比在阵列基板外设置栅驱动电路，节省了成本，且最主要是节省了电路板体积，提高了轻薄化程度。
综上，根据上述描述及图1-3，本领域技术人员可以很容易地推导出附图中省略的其他栅线和像素的驱动方法以及移位寄存器结构，因此不再赘述。
下面详细说明本发明移位寄存器单元的电路结构。
图4为本发明移位寄存器单元的电路结构图。如图4所示，本发明一实施例的移位寄存器单元包括第一至第九薄膜晶体管M1-M9、电容C、开启电压时序信号输入端STV-IN、时钟信号输入端CLK-IN、高电平输入端VDD-IN、低电平输入端VSS-IN、复位信号输入端RESET-IN及信号输出端G-OUT构成。
具体地：
所述第一薄膜晶体管M1的栅极和源极分别与开启电压时序信号输入端STV-IN连接，漏极与第一节点N1连接；所述第二薄膜晶体管M2的栅极及源极分别与高电平输入端VDD-IN连接，漏极与第二节点N2连接；所述第三薄膜晶体管M3的栅极与所述第一节点N1连接，源极与时钟信号输入端CLK-IN连接，漏极与第三节点N3连接；所述第四薄膜晶体管M4的栅极与所述复位信号输入端RESET-IN连接，源极与所述第一节点N1连接，漏极与所述低电平输入端VSS-IN连接；所述第五薄膜晶体管M5的栅极与所述第二节点N2连接，源极与第一节点N1连接，漏极与低电平输入端VSS-IN连接；所述第六薄膜晶体管M6的栅极与第一节点N1连接，源极与所述第二节点N2连接，漏极与低电平输入端VSS-IN连接；所述第七薄膜晶体管M7的栅极与第二节点N2连接，源极与第三节点N3连接，漏极与低电平输入端VSS-IN连接；所述第八薄膜晶体管M8的栅极与复位信号输入端RESET-IN连接，源极与高电平输入端VDD-IN连接；漏极与第二节点N2连接；所述第九薄膜晶体管M9的栅极与复位信号输入端RESET-IN连接，源极与第三节点N3连接，漏极与低电平输入端VSS-IN连接；所述第三节点N3与之间第一节点N1设置有电容C，所述第三节点N3与信号输出端G-OUT连接。
具体电路工作原理如下：
1、当开启电压时序信号输入端为高电平时，第一薄膜晶体管导通，第一节点充电，随此第三薄膜晶体管和第六薄膜晶体管导通，第二节点放电，使得第五薄膜晶体管和第七薄膜晶体管无法导通，此时由于时钟信号输入端为低电平，因此低电平信号通过第三薄膜晶体管，通过第三节点从信号输出端输出；
2、当开启电压时序信号输入端变为低电平，时钟信号输入端为高电平时，虽然第一薄膜晶体管关闭，但是第一节点自举，电压上升到2倍程度，第三薄膜晶体管继续导通，时钟信号输入端的高电平信号通过第三薄膜晶体管，从信号输出端输出；
3、当时钟信号输入端变为低电平，复位信号输入端为高电平时，第四、八及九薄膜晶体管导通，使得第一节点、第三节点及第二节点放电，输出低电平信号。
如此，可以完整再生任何信号。另外，本发明中，第一节点自举持续充电，使得在时钟信号输入端在持续高电平的周期内，能够完整地输出信号。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (4)

1.一种设置于阵列基板上的移位寄存器，包括多个与所述阵列基板的栅线一一对应连接的移位寄存器单元，其特征在于，所述多个移位寄存器单元分为3组，分别为与第2n+1栅线对应的第2n+1移位寄存器单元的组合，与第2n+3栅线对应的第2n+3移位寄存器单元的组合，以及与第n+2栅线对应的第n+2移位寄存器单元的组合，其中n为0或偶数；
其中，每组移位寄存器单元中的相邻的两个移位寄存器单元中，下一移位寄存器单元的信号输出端与上一移位寄存器的复位信号输入端连接，上一移位寄存器的信号输出端与下一移位寄存器的开启电压时序信号输入端连接；
其中，每组移位寄存器单元分别由两个时钟信号控制，所述两个时钟信号交替地控制相邻的移位寄存器单元；
其中，第一移位寄存器单元和所述第三移位寄存器单元分别与第一开启电压时序信号输入端连接；第二移位寄存器单元与第二开启电压时序信号输入端连接；
所述阵列基板包括用于提供驱动信号的多个栅线以及用于提供图像信号的多个数据线，具体包括：横向延伸的第一栅线、第二栅线、第三栅线、第四栅线和第五栅线；
所述第一栅线和所述第二栅线之间依次设有第一像素、第二像素、第三像素和第四像素；
所述第三栅线和所述第四栅线之间依次设有第五像素、第六像素、第七像素和第八像素；
从同一条数据线上分支出来的第一子数据线和第二子数据线，所述第一子数据线在所述第一像素和所述第二像素之间纵向延伸，所述第二子数据线在所述第三像素和所述第四像素之间纵向延伸；
所述第一像素通过仅当所述第一栅线和所述第三栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第一开关器件，分别与所述第一栅线、所述第三栅线和所述第一子数据线电连接；
所述第二像素通过仅当所述第二栅线和所述第三栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第二开关器件，分别与所述第二栅线、所述第三栅线和所述第一子数据线电连接；
所述第三像素通过仅当所述第一栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第三开关器件，分别与所述第一栅线和所述第二子数据线电连接；
所述第四像素通过仅当所述第二栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第四开关器件，分别与所述第二栅线和所述第二子数据线电连接；
所述第五像素通过仅当所述第三栅线和所述第五栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第五开关器件，分别与所述第三栅线、所述第五栅线和所述第一子数据线电连接；
所述第六像素通过仅当所述第四栅线和所述第五栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第六开关器件，分别与所述第四栅线、所述第五栅线和所述第一子数据线电连接；
所述第七像素通过仅当所述第三栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第七开关器件，分别与所述第三栅线和所述第二子数据线电连接；
所述第八像素通过仅当所述第四栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第八开关器件，分别与所述第四栅线和所述第二子数据线电连接。
2.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器单元包括第一至第九薄膜晶体管、电容、开启电压时序信号输入端、时钟信号输入端、高电平输入端、低电平输入端、复位信号输入端及信号输出端构成，其中：
所述第一薄膜晶体管的栅极和源极分别与开启电压时序信号输入端连接，漏极与第一节点连接；
所述第二薄膜晶体管的栅极及源极分别与高电平输入端连接，漏极与第二节点连接；
所述第三薄膜晶体管的栅极与所述第一节点连接，源极与时钟信号输入端连接，漏极与第三节点连接；
所述第四薄膜晶体管的栅极与所述复位信号输入端连接，源极与所述第一节点连接，漏极与所述低电平输入端连接；
所述第五薄膜晶体管的栅极与所述第二节点连接，源极与第一节点连接，漏极与低电平输入端连接；
所述第六薄膜晶体管的栅极与第一节点连接，源极与所述第二节点连接，漏极与低电平输入端连接；
所述第七薄膜晶体管的栅极与第二节点连接，源极与第三节点连接，漏极与低电平输入端连接；
所述第八薄膜晶体管的栅极与复位信号输入端连接，源极与高电平输入端连接；漏极与第二节点连接；
所述第九薄膜晶体管的栅极与复位信号输入端连接，源极与第三节点连接，漏极与低电平输入端连接；
所述第三节点与第一节点之间设置有电容，所述第三节点与信号输出端连接。
3.一种阵列基板，包括多个与栅线一一对应连接的移位寄存器单元，其特征在于，所述多个移位寄存器单元分为3组，分别为与第2n+1栅线对应的第2n+1移位寄存器单元的组合，与第2n+3栅线对应的第2n+3移位寄存器单元的组合，以及与第n+2栅线对应的第n+2移位寄存器单元的组合，其中n为0或偶数；
其中，每组移位寄存器单元中的相邻的两个移位寄存器单元中，下一移位寄存器单元的信号输出端与上一移位寄存器的复位信号输入端连接，上一移位寄存器的信号输出端与下一移位寄存器的开启电压时序信号输入端连接；
其中，每组移位寄存器单元分别由两个时钟信号控制，所述两个时钟信号交替地控制相邻的移位寄存器单元；
其中，第一移位寄存器单元和所述第三移位寄存器单元分别与第一开启电压时序信号输入端连接；第二移位寄存器单元与第二开启电压时序信号输入端连接；
所述阵列基板包括用于提供驱动信号的多个栅线以及用于提供图像信号的多个数据线，具体包括：横向延伸的第一栅线、第二栅线、第三栅线、第四栅线和第五栅线；
所述第一栅线和所述第二栅线之间依次设有第一像素、第二像素、第三像素和第四像素；
所述第三栅线和所述第四栅线之间依次设有第五像素、第六像素、第七像素和第八像素；
从同一条数据线上分支出来的第一子数据线和第二子数据线，所述第一子数据线在所述第一像素和所述第二像素之间纵向延伸，所述第二子数据线在所述第三像素和所述第四像素之间纵向延伸；
所述第一像素通过仅当所述第一栅线和所述第三栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第一开关器件，分别与所述第一栅线、所述第三栅线和所述第一子数据线电连接；
所述第二像素通过仅当所述第二栅线和所述第三栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第二开关器件，分别与所述第二栅线、所述第三栅线和所述第一子数据线电连接；
所述第三像素通过仅当所述第一栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第三开关器件，分别与所述第一栅线和所述第二子数据线电连接；
所述第四像素通过仅当所述第二栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第四开关器件，分别与所述第二栅线和所述第二子数据线电连接；
所述第五像素通过仅当所述第三栅线和所述第五栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第五开关器件，分别与所述第三栅线、所述第五栅线和所述第一子数据线电连接；
所述第六像素通过仅当所述第四栅线和所述第五栅线同时提供高电平驱动信号时允许第一子数据线上的图像信号充入像素内的第六开关器件，分别与所述第四栅线、所述第五栅线和所述第一子数据线电连接；
所述第七像素通过仅当所述第三栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第七开关器件，分别与所述第三栅线和所述第二子数据线电连接；
所述第八像素通过仅当所述第四栅线提供高电平驱动信号时允许第二子数据线上的图像信号充入像素内的第八开关器件，分别与所述第四栅线和所述第二子数据线电连接。
4.根据权利要求3所述的阵列基板，其特征在于，所述移位寄存器单元包括第一至第九薄膜晶体管、电容、开启电压时序信号输入端、时钟信号输入端、高电平输入端、低电平输入端、复位信号输入端及信号输出端构成，其中：
所述第一薄膜晶体管的栅极和源极分别与开启电压时序信号输入端连接，漏极与第一节点连接；
所述第二薄膜晶体管的栅极及源极分别与高电平输入端连接，漏极与第二节点连接；
所述第三薄膜晶体管的栅极与所述第一节点连接，源极与时钟信号输入端连接，漏极与第三节点连接；
所述第四薄膜晶体管的栅极与所述复位信号输入端连接，源极与所述第一节点连接，漏极与所述低电平输入端连接；
所述第五薄膜晶体管的栅极与所述第二节点连接，源极与第一节点连接，漏极与低电平输入端连接；
所述第六薄膜晶体管的栅极与第一节点连接，源极与所述第二节点连接，漏极与低电平输入端连接；
所述第七薄膜晶体管的栅极与第二节点连接，源极与第三节点连接，漏极与低电平输入端连接；
所述第八薄膜晶体管的栅极与复位信号输入端连接，源极与高电平输入端连接；漏极与第二节点连接；
所述第九薄膜晶体管的栅极与复位信号输入端连接，源极与第三节点连接，漏极与低电平输入端连接；
所述第三节点与第一节点之间设置有电容，所述第三节点与信号输出端连接。
CN200910244002.4A 2009-12-24 2009-12-24 阵列基板及设置于其上的移位寄存器 Active CN102110420B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200910244002.4A CN102110420B (zh) 2009-12-24 2009-12-24 阵列基板及设置于其上的移位寄存器
US12/976,060 US8508458B2 (en) 2009-12-24 2010-12-22 Array substrate and shift register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910244002.4A CN102110420B (zh) 2009-12-24 2009-12-24 阵列基板及设置于其上的移位寄存器

Publications (2)

Publication Number Publication Date
CN102110420A CN102110420A (zh) 2011-06-29
CN102110420B true CN102110420B (zh) 2013-07-10

Family

ID=44174556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910244002.4A Active CN102110420B (zh) 2009-12-24 2009-12-24 阵列基板及设置于其上的移位寄存器

Country Status (2)

Country Link
US (1) US8508458B2 (zh)
CN (1) CN102110420B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI459368B (zh) * 2012-09-14 2014-11-01 Au Optronics Corp 顯示裝置及其閘極信號產生方法
CN103000151B (zh) * 2012-11-29 2014-09-10 京东方科技集团股份有限公司 一种栅极驱动装置及显示设备
CN103065578B (zh) * 2012-12-13 2015-05-13 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路和显示装置
CN103943054B (zh) * 2014-01-27 2016-07-13 上海中航光电子有限公司 栅极驱动电路、tft阵列基板、显示面板及显示装置
CN105609074B (zh) * 2016-01-25 2018-11-06 京东方科技集团股份有限公司 一种移位寄存器电路、阵列基板和显示装置
CN106935179B (zh) 2017-04-12 2019-08-02 京东方科技集团股份有限公司 阵列基板栅极驱动电路及其驱动方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7277145B2 (en) * 2002-07-03 2007-10-02 Au Optronics Corporation Thin-film transistor array substrate
CN100414578C (zh) * 2004-05-25 2008-08-27 三星Sdi株式会社 显示器及其驱动方法
CN101546607A (zh) * 2008-03-26 2009-09-30 北京京东方光电科技有限公司 移位寄存器及液晶显示器栅极驱动装置
CN101556830A (zh) * 2008-04-10 2009-10-14 北京京东方光电科技有限公司 移位寄存器及其栅极驱动装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101057297B1 (ko) * 2004-08-31 2011-08-22 엘지디스플레이 주식회사 내장형 게이트 드라이버 및 이를 구비한 표시장치
KR101112213B1 (ko) * 2005-03-30 2012-02-27 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR101147125B1 (ko) * 2005-05-26 2012-05-25 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치 및 그의 구동방법
JP4797823B2 (ja) * 2005-10-03 2011-10-19 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
TW200737109A (en) * 2006-03-30 2007-10-01 Au Optronics Corp Display module
TWI346929B (en) * 2006-10-13 2011-08-11 Au Optronics Corp Gate driver and driving method of liquid crystal display device
JP2009015009A (ja) * 2007-07-04 2009-01-22 Funai Electric Co Ltd 液晶表示装置
CN102023426B (zh) 2009-09-10 2012-02-29 北京京东方光电科技有限公司 阵列基板以及液晶面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7277145B2 (en) * 2002-07-03 2007-10-02 Au Optronics Corporation Thin-film transistor array substrate
CN100414578C (zh) * 2004-05-25 2008-08-27 三星Sdi株式会社 显示器及其驱动方法
CN101546607A (zh) * 2008-03-26 2009-09-30 北京京东方光电科技有限公司 移位寄存器及液晶显示器栅极驱动装置
CN101556830A (zh) * 2008-04-10 2009-10-14 北京京东方光电科技有限公司 移位寄存器及其栅极驱动装置

Also Published As

Publication number Publication date
CN102110420A (zh) 2011-06-29
US8508458B2 (en) 2013-08-13
US20110156997A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
US10783820B2 (en) Gate driver and flat panel display device including the same
US7180497B2 (en) Apparatus and method for driving liquid crystal display
CN101202026B (zh) 液晶显示装置
US7508479B2 (en) Liquid crystal display
JP4168339B2 (ja) 表示駆動装置及びその駆動制御方法並びに表示装置
KR101160836B1 (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
JP4942405B2 (ja) 表示装置用シフトレジスタ及びこれを含む表示装置
CN102110420B (zh) 阵列基板及设置于其上的移位寄存器
CN100449590C (zh) 显示装置
US7746314B2 (en) Liquid crystal display and shift register unit thereof
KR20080111233A (ko) 액정 표시 장치의 구동 장치와 이를 포함하는 액정 표시장치
US20040189681A1 (en) Display device and method of driving same
KR20080028079A (ko) 액정 표시 장치
US10522065B2 (en) Transmitting electrode scan driving unit, driving circuit, driving method and array substrate
CN105788551A (zh) 一种可兼容多种显示模式的驱动系统
EP3086309B1 (en) Ramp signal generation circuit and signal generator, array substrate and display device
CN105448269A (zh) 移位寄存器单元、栅极驱动电路及显示装置
US20080150852A1 (en) Active Matrix Display Devices
CN100356417C (zh) 数据驱动器及电子光学装置
CN101371438A (zh) 振荡电路、电源电路、显示设备和电子装置
KR101485583B1 (ko) 표시 장치 및 그 구동 방법
US10134350B2 (en) Shift register unit, method for driving same, gate driving circuit and display apparatus
US20160013777A1 (en) Ramp signal generating circuit and signal generator, array substrate and display apparatus
WO2006085555A1 (ja) 液晶表示装置の駆動回路および駆動方法
CN205177380U (zh) 一种移位寄存单元、触控显示面板及触控显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant