CN102097331B - 封装基板的线路架桥制造方法 - Google Patents
封装基板的线路架桥制造方法 Download PDFInfo
- Publication number
- CN102097331B CN102097331B CN 200910200357 CN200910200357A CN102097331B CN 102097331 B CN102097331 B CN 102097331B CN 200910200357 CN200910200357 CN 200910200357 CN 200910200357 A CN200910200357 A CN 200910200357A CN 102097331 B CN102097331 B CN 102097331B
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit
- packaging
- electrode part
- base plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 title abstract description 67
- 238000005538 encapsulation Methods 0.000 title 1
- 238000004806 packaging method and process Methods 0.000 claims abstract description 66
- 239000010410 layer Substances 0.000 claims description 123
- 238000000034 method Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 2
- 238000003466 welding Methods 0.000 claims 9
- 229910000679 solder Inorganic materials 0.000 abstract description 50
- 238000000576 coating method Methods 0.000 description 17
- 239000011248 coating agent Substances 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000012792 core layer Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 239000011888 foil Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000011265 semifinished product Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明公开一种封装基板的线路架桥制造方法，其包含：提供封装基板；在封装基板上制做第一线路层，其具有第一电极部及接点；在第一线路层上设置图案化的防焊层，以形成开口裸露接点；在图案化的防焊层上制做第二线路层，其具有导电柱及第二电极部，导电柱通过开口电性连接所述接点；以及，去除图案化的防焊层，其中第二电极部的两端受导电柱的支持，及第二电极部悬空位于第一电极部的上方，以构成立体的线路架桥结构。
Description
【技术领域】
本发明是有关于一种封装基板的线路架桥制造方法，特别是有关于一种可在封装基板表面形成立体线路结构的封装基板的线路架桥制造方法。
【背景技术】
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装构造，其中许多封装构造种类都是以封装基板(substrate)为基础来进行封装架构。在上述封装构造中，所述封装基板的一上表面承载有至少一芯片，并通过打线(wire bonding)或凸块(bumping)制造过程将芯片的数个接垫电性连接至所述基板的上表面的数个焊垫。同时，所述基板的一下表面亦必需提供大量的焊垫，以焊接数个输出端。此外，所述封装基板可为单层或多层的印刷电路板，其除了在上、下表面提供表面线路(trace)层以形成所需焊垫之外，其内部亦具有至少一内层线路层以及数个导通孔(conductive via)或电镀通孔(plating through hole，PTH)等导通孔构造，以重新安排上、下表面的焊垫之间的连接关系。因此，如何制造具有多层电路的封装用基板，亦为封装产业的一重要关键技术。
举例而言，请参照图1所示，其揭示一种现有封装基板10的线路构造，其中所述封装基板10是以一核心层(core layer)11为中心，并通过增层法(build-up)在所述核心层11的两侧分别向外依序形成一第一线路层12、一第一介电层13、一第二线路层14、一第二介电层15、一表面线路层16及一防焊层17。再者，在增层期间，所述核心层11另可能形成数个电镀通孔111贯穿其间，以电性连接两侧的所述第一线路层12。所述第一介电层13可能形成数个导通孔131贯穿其间，以电性连接所述第一及第二线路层12、14。所述第二介电层15亦可形成数个导通孔151贯穿其间，以电性连接所述第二线路层14及表面线路层16。最后，所述防焊层16形成数个开口161，以裸露一部分的所述表面线路层16，以提供数个焊垫(即图号16位置)，以便结合金属线、凸块或锡球等电性连接构造(未绘示)。
上述现有封装基板10大量应用在目前的半导体封装制造过程中。然而，为了符合半导体封装的小型化需求，因此有必要进一步设法减少所述封装基板10的整体厚度。然而，对现有的封装基板10而言，不论是所述第一线路层12、第二线路层14或表面线路层16，这些线路层都仅是2D平面状的形成在对应的所述核心层11、第一介电层13及第二介电层15的表面上，因此其线路布局的设计裕度会受到所述封装基板10的面积限制。若欲增加更多的线路，则只能通过增加所述封装基板10的线路层及介电层堆迭数量，才能达到增加线路功能的目的，因此将不利于降低基板的整体厚度及封装构造的小型化。另一方面，当整体厚度不变时，也难以通过减少所述封装基板10的厚度，以将省下来的厚度空间用来增加线路层的总层数或总线路数量，因此现有2D平面状线路设计亦不利于提高线路集成度。特别是，现有2D平面状线路设计亦不利于在所述封装基板10上直接设计出各种复杂的立体电路设计，例如微型开关(switch)、微型感应器(sensor)或微型麦克风(microphone)等复杂构造。
故，有必要提供一种封装基板的线路架桥制造方法，以解决现有技术所存在的问题。
【发明内容】
本发明的主要目的在于提供一种封装基板的线路架桥制造方法，其中封装基板的表面依序进行制做第一线路层、形成图案化防焊层、制做第二线路层及去除防焊层等步骤，如此形成的第一线路层与其上方悬空状的第二线路层将可构成立体线路架桥结构(例如电磁开关)，因而有利于提高线路布局的集成度及立体电路的设计多样性。
为达成本发明的前述目的，本发明提供一种封装基板的线路架桥制造方法，其特征在于：所述制造方法包含：提供一封装基板；在所述封装基板的一第一表面制做一第一线路层，其具有一第一电极部及二接点；在所述第一线路层上设置一图案化的防焊层，以形成二开口裸露所述接点；在所述图案化的防焊层上制做一第二线路层，其具有二导电柱及一第二电极部，所述导电柱通过所述开口电性连接所述接点；以及，去除所述图案化的防焊层，其中所述第二电极部的两端受所述导电柱的支持，及所述第二电极部悬空位于所述第一电极部的上方，以构成一线路架桥结构。
在本发明的一实施例中，所述封装基板为单层印刷电路板或多层印刷电路板。
在本发明的一实施例中，所述第一线路层及所述第二线路层的材质是铜或其合金。
在本发明的一实施例中，在设置所述图案化的防焊层时，通过印刷防焊材料来形成所述图案化的防焊层。
在本发明的一实施例中，在设置所述图案化的防焊层时，先通过涂布防焊材料，再曝光及显影来形成所述图案化的防焊层。
在本发明的一实施例中，所述防焊层的材料是环氧树脂系防焊材料。
在本发明的一实施例中，所述第一电极部及第二电极部的所在平面是平行的，且两者的延伸方向是平行的。
在本发明的一实施例中，所述第一电极部及第二电极部的所在平面是平行的，且两者的延伸方向是垂直的。
在本发明的一实施例中，所述线路架桥结构是一电磁开关。
在本发明的一实施例中，所述第二电极部的长度为所述第一电极部及第二电极部的间距的5至20倍，使所述第二电极部在通电后能向下弹性变形接触所述第一电极部。
在本发明的一实施例中，在构成所述线路架桥结构后，另在所述第一电极部、所述第二电极部及所述导电柱的表面涂布一保护层。
在本发明的一实施例中，所述保护层选自具反应惰性的金属镀层。所述金属镀层为金镀层、镍镀层或铬镀层。
在本发明的一实施例中，在构成所述线路架桥结构后，对所述封装基板进行增层作业，以形成多层印刷电路板，使所述线路架桥结构位于所述多层印刷电路板内部的一中空腔室内。
在本发明的一实施例中，在构成所述线路架桥结构后，另在所述封装基板的一第二表面制做另一线路架桥结构。
【附图说明】
图1是一现有的封装基板的线路构造的示意图。
图2A是本发明较佳实施例封装基板的线路架桥制造方法提供封装基板步骤的示意图。
图2B是本发明较佳实施例封装基板的线路架桥制造方法制做第一线路层步骤的示意图。
图2C是本发明较佳实施例封装基板的线路架桥制造方法设置图案化防焊层步骤的示意图。
图2D、2E及2F是本发明较佳实施例封装基板的线路架桥制造方法制做第二线路层步骤的示意图。
图2G是本发明较佳实施例封装基板的线路架桥制造方法去除防焊层步骤的示意图。
图3A是本发明较佳实施例封装基板的线路架桥结构的上视图。
图3B是本发明较佳实施例封装基板的另一线路架桥结构的上视图。
【具体实施方式】
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下：
请参照图2A至2G所示，本发明较佳实施例的封装基板的线路架桥制造方法可用于制造具有线路架桥结构的封装基板(substrate)，并应用于以基板为基础来进行封装的各种封装构造，例如球栅阵列封装构造(ball grid array，BGA)、针脚阵列封装构造(pin grid array，PGA)或接点阵列封装构造(land gridarray，LGA)等，但并不限于此。本发明较佳实施例的封装基板的线路架桥制造方法主要包含下列步骤：提供一封装基板20；在所述封装基板20的一第一表面制做一第一线路层21，其具有一第一电极部211及二接点212；在所述第一线路层21上设置一图案化的防焊层25，以形成二开口251裸露所述接点212；在所述图案化的防焊层25上制做一第二线路层26，其具有二导电柱261及一第二电极部262，所述导电柱261电性连接所述接点212；以及，去除所述图案化的防焊层25，其中所述第二电极部262的两端受所述导电柱261的支持，及所述第二电极部262悬空位于所述第一电极部211的上方，以构成一线路架桥结构A。
请参照图2A所示，本发明较佳实施例的封装基板的线路架桥制造方法首先提供一封装基板20。在本步骤中，所述封装基板20可以指单层或多层的印刷电路板的成品或半成品，若为半成品，在利用本发明方法制做完成线路架桥结构A后，则可再进一步进行增层作业，来形成多层印刷电路板。上述单层印刷电路板是指具有单层绝缘层及二层表面线路层的印刷电路板，而多层印刷电路板是指具有二层或以上绝缘层、二层表面线路层及二层或以上内层线路层的印刷电路板。因此，后续利用本发明方法制做完成的线路架桥结构A可能位于印刷电路板的上表面、下表面或是位于多层印刷电路板内部的某些中空腔室(未绘示)内，以选择提供适当的功能(例如电磁开关功能)并连接至印刷电路板的其他线路。再者，所述封装基板2在利用本发明后续步骤加工之前，亦可在其上下表面预先形成未图案化的金属箔，以利后续制做一第一线路层21及一第三线路层22，其中所述金属箔优选为铜箔等，但并不限于此金属材质。
请参照图2B所示，本发明较佳实施例的封装基板的线路架桥制造方法接着在所述封装基板20的一第一表面制做一第一线路层21，其具有一第一电极部211及二接点212。在本步骤中，本发明优选依序利用涂布光刻胶(photoresist)层、通过掩膜(mask)曝光、显影液显影去除部分光刻胶以及蚀刻液蚀刻去除部分金属等步骤，而使原本的金属箔蚀刻成为图案化的第一线路层21，其具有所述第一电极部211及所述二接点212。所述二接点212是位于所述第一电极部211附近，在本实施例中，所述二接点212是分别位于所述第一电极部211的两端邻近位置。此外，本发明亦可依相似图案化工艺在所述封装基板20的一第二表面配置金属箔并制做一第三线路层22，所述第三线路层22具有二接垫221，其分别通过一导通孔201电性连接所述第一电极部211的两端。在其他实施方式中，所述第一电极部211的两端也可能直接与所述第一线路层21的其他表面线路(未绘示)电性连接，来取代通过所述导通孔201向下电性连接所述第三线路层22的线路布局设计。所述第一线路层21的材质优选是铜或其合金等可通电产生磁场的材料，但若不考量电磁需求，亦可能为其他金属材料，例如金、银、铝、镍或其合金等。再者，必要时，本发明也可以选择性的在所述封装基板20的第一及第二表面进一步分别配置一绝缘涂层23、24，所述绝缘涂层23、24可以选自防焊层，其分别图案化形成数个开口，以裸露所述接点212、所述第一电极部211及所述接垫221。惟，所述绝缘涂层23、24亦可加以省略设置。
请参照图2C所示，本发明较佳实施例的封装基板的线路架桥制造方法接着在所述第一线路层21上设置一图案化的防焊层(solder mask)25，以形成二开口251裸露所述接点212，其中所述防焊层25又称为绿漆。在本步骤中，本发明可通过网版印刷(printing)防焊材料的方式来形成所述图案化的防焊层25。或者，先通过涂布防焊材料，再利用掩膜(mask)曝光以及显影液显影的方式来形成所述图案化的防焊层25。上述防焊材料优选是环氧树脂(epoxy)系防焊材料。所述图案化的防焊层25的开口251对位于所述接点212的位置，其中所述开口251的孔径可以等于、大于或小于所述接点212。此外，若所述封装基板20的第一及第二表面所配置的绝缘涂层23、24也是选自防焊材料时，所述防焊层25及所述绝缘涂层23、24可以设计成选用不同类型的防焊材料，如此当后续利用特定显影液显影去除所述防焊层25时，本发明将不致于同时去除所述绝缘涂层23、24。
请参照图2D、2E及2F所示，本发明较佳实施例的封装基板的线路架桥制造方法接着在所述图案化的防焊层25上制做一第二线路层26，其具有二导电柱261及一第二电极部262，所述导电柱261通过所述开口251电性连接所述接点212。在本步骤中，所述第二线路层26的材质优选是铜或其合金等可通电产生磁场的材料，但若不考量电磁需求，亦可能为其他金属材料，例如金、银、铝、镍或其合金等。如图2D所示，本发明首先利用电镀或无电电镀(electroless plating)等方式在所述图案化的防焊层25上形成一金属层，以做为所述第二线路层26的基材。接着，如图2E所示，在所述金属层上涂覆一光刻胶层27，并通过掩膜(mask)曝光、显影液显影去除部分光刻胶等步骤来图案化所述光刻胶层27。最后，如图2F所示，再利用蚀刻液蚀刻去除部分所述金属层的金属而使原本的金属层刻成为图案化的第二线路层26，其中仅保留所述二导电柱261及所述第二电极部262的对应形状部位。在所述图案化的第二线路层26中，所述二导电柱261连接于所述第二电极部262的两端，且所述导电柱261形成在所述开口251内并通过所述开口251电性连接所述接点212。再者，在本实施例中，若本发明欲将线路架桥结构A欲设计成一电磁开关，则所述第二电极部262的长度优选则为所述第一电极部211及第二电极部262的间距的5至20倍(例如10倍、15倍或20倍等)，如此所述第二电极部262将具有较好的弹性变形能力，但又不致于造成塑性变形缺陷，以便符合下述电磁开关的设计需求。
请参照图2G、3A及3B所示，本发明较佳实施例的封装基板的线路架桥制造方法最后再去除所述图案化的防焊层25，其中所述第二电极部262的两端受所述导电柱261的支持，及所述第二电极部262悬空位于所述第一电极部211的上方，以构成一线路架桥结构A。在上述利用蚀刻液蚀刻去除部分所述第二线路层26的金属部分后，将裸露出所述防焊层25的一部分。因此，在本步骤中，本发明可通过使用显影液对所述图案化的防焊层25进行显影处理，即可以去除所述图案化的防焊层25。如图3A所示，在完成显影处理后，所述第二电极部262的两端仍可受所述导电柱261的支持，而使所述第一电极部211及第二电极部262的所在平面是平行的，且所述第二电极部262的延伸方向是以平行于所述第一电极部211的延伸方向悬空设置在所述第一电极部211的上方。或者，如图3B所示，在某些情况下，所述第二电极部262的延伸方向亦可能是以垂直于所述第一电极部211的延伸方向(或任一角度方向)悬空设置在所述第一电极部211的上方。
如图2G、3A及3B所示，所述第二电极部262、所述导电柱261及所述第一电极部211共同构成一线路架桥结构A，所述线路架桥结构A优选设计做为一电磁开关，而每一所述封装基板20上可以设置一个、二个或以上的线路架桥结构A，其数量并不加以限制。在运作时，所述第二电极部262通过所述导电柱261通入正电(或负电)，以及所述第一电极部211通过所述接垫221通入负电(或正电)，接着在所述第一电极部211及第二电极部262之间将会产生相吸磁力，而使所述第二电极部262主动向下弹性变形接触所述第一电极部211，因而在所述第一电极部211及第二电极部262之间形成通路。随后，若切断电流，则上述相吸磁力将消失，而使所述第二电极部262向上弹性变形回复至所述第二电极部262的原位置，因而在所述第一电极部211及第二电极部262之间形成断路。惟，需注意的是，上述电磁开关仅为本发明线路架桥结构A的一种实施例，但所述线路架桥结构A并不限于此，其亦可能在架桥的概念下在所述封装基板20上设计出其他需要悬空线路的各种微型立体线路设计。
此外，在本发明的一实施例中，在构成所述线路架桥结构A后，本发明也可以选择性的另在所述第一电极部211、所述第二电极部262及所述导电柱261的表面利用无电电镀、蒸镀(evaporation)或溅射(sputtering)等方式涂布一保护层(未绘示)，其中所述保护层优选可以选自具反应惰性的金属镀层，也就是在常温下不易与氧气起氧化反应的金属，例如所述具反应惰性的金属镀层为金(Au)镀层、镍(Ni)镀层或铬(Cr)镀层等。再者，在构成所述线路架桥结构A后，本发明也可以选择性的对所述封装基板20进行增层作业，以形成多层印刷电路板(未绘示)，以提供更多的线路功能，其中上述增层作业同时在多层印刷电路板内部形成一中空腔室(未绘示)内，并使所述线路架桥结构A位于所述多层印刷电路板的中空腔室内。另外，在构成所述线路架桥结构A后，本发明也可以选择性的另在所述封装基板20的一第二表面基于所述第三线路层22来制做另一线路架桥结构(未绘示)，而使所述封装基板20的第一及第二表面皆具有至少一线路架桥结构A。
如上所述，相较于现有封装基板10的各线路层12、14或16仅是2D平面状的形成在对应的介电层11、13或15的表面，因此其线路布局的设计裕度及线路集成度受到限制且无法设计复杂的立体电路设计等缺点，图2A至3B的本发明封装基板的线路架桥制造方法通过在所述封装基板20的表面依序进行制做第一线路层21、形成图案化防焊层25、制做第二线路层26及去除防焊层25等步骤，如此形成的第一线路层21的第一电极部211与其上方悬空状的第二线路层26的第二电极部262将可构成立体的线路架桥结构A(例如电磁开关)，因而有利于提高线路布局的集成度及立体电路的设计多样性。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。
Claims (10)
1.一种封装基板的线路架桥制造方法，其特征在于：所述制造方法包含：
提供一封装基板；
在所述封装基板的一第一表面制做一第一线路层，其具有一第一电极部及二接点；
在所述第一线路层上设置一图案化的防焊层，以形成二开口裸露所述接点；
在所述图案化的防焊层上制做一第二线路层，其具有二导电柱及一第二电极部，所述导电柱通过所述开口电性连接所述接点；及
去除所述图案化的防焊层，其中所述第二电极部的两端受所述导电柱的支持，及所述第二电极部悬空位于所述第一电极部的上方，以构成一线路架桥结构。
2.如权利要求1所述的封装基板的线路架桥制造方法，其特征在于：所述封装基板为单层印刷电路板或多层印刷电路板；所述第一线路层及所述第二线路层的材质是铜或其合金；所述防焊层的材料是环氧树脂系防焊材料。
3.如权利要求1所述的封装基板的线路架桥制造方法，其特征在于：在设置所述图案化的防焊层时，通过印刷防焊材料来形成所述图案化的防焊层；或者，先通过涂布防焊材料再曝光及显影来形成所述图案化的防焊层。
4.如权利要求1所述的封装基板的线路架桥制造方法，其特征在于：所述第一电极部及第二电极部的所在平面是平行的，且两者的延伸方向是平行或垂直的。
5.如权利要求1所述的封装基板的线路架桥制造方法，其特征在于：所述线路架桥结构是一电磁开关。
6.如权利要求5所述的封装基板的线路架桥制造方法，其特征在于：所述第二电极部的长度为所述第一电极部及第二电极部的间距的5至20倍，使
所述第二电极部在通电后能向下弹性变形接触所述第一电极部。
7.如权利要求1所述的封装基板的线路架桥制造方法，其特征在于：在构成所述线路架桥结构后，另在所述第一电极部、所述第二电极部及所述导电柱的表面涂布一保护层。
8.如权利要求7所述的封装基板的线路架桥制造方法，其特征在于：所述保护层选自具反应惰性的金属镀层。
9.如权利要求1所述的封装基板的线路架桥制造方法，其特征在于：在构成所述线路架桥结构后，对所述封装基板进行增层作业，以形成多层印刷电路板，使所述线路架桥结构位于所述多层印刷电路板内部的一中空腔室内。
10.如权利要求1所述的封装基板的线路架桥制造方法，其特征在于：在构成所述线路架桥结构后，另在所述封装基板的一第二表面制做另一线路架桥结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910200357 CN102097331B (zh) | 2009-12-11 | 2009-12-11 | 封装基板的线路架桥制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910200357 CN102097331B (zh) | 2009-12-11 | 2009-12-11 | 封装基板的线路架桥制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102097331A CN102097331A (zh) | 2011-06-15 |
| CN102097331B true CN102097331B (zh) | 2013-01-02 |
Family
ID=44130353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910200357 Active CN102097331B (zh) | 2009-12-11 | 2009-12-11 | 封装基板的线路架桥制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102097331B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162899A (ja) | 1994-12-09 | 1996-06-21 | Kokusai Electric Co Ltd | 弾性表面波装置及びその製造方法 |
| WO2009001650A1 (ja) * | 2007-06-28 | 2008-12-31 | Kyocera Corporation | 弾性表面波装置およびその製造方法 |
-
2009
- 2009-12-11 CN CN 200910200357 patent/CN102097331B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162899A (ja) | 1994-12-09 | 1996-06-21 | Kokusai Electric Co Ltd | 弾性表面波装置及びその製造方法 |
| WO2009001650A1 (ja) * | 2007-06-28 | 2008-12-31 | Kyocera Corporation | 弾性表面波装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102097331A (zh) | 2011-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI393233B (zh) | 無核心層封裝基板及其製法 | |
| KR102198629B1 (ko) | 예비 형성된 비아를 갖는 매립 패키징 | |
| CN100435299C (zh) | 布线基板的制备方法 | |
| US7626270B2 (en) | Coreless package substrate with conductive structures | |
| CN104576596B (zh) | 半导体基板及其制造方法 | |
| US9099313B2 (en) | Embedded package and method of manufacturing the same | |
| US9295150B2 (en) | Method for manufacturing a printed circuit board | |
| US7553750B2 (en) | Method for fabricating electrical conductive structure of circuit board | |
| TWI772480B (zh) | 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板 | |
| JP2011228737A (ja) | 配線基板、及び半導体装置 | |
| CN102054814B (zh) | 无核心层封装基板及其制法 | |
| JP5784280B2 (ja) | 電子デバイスパッケージ及び製造方法 | |
| US7627946B2 (en) | Method for fabricating a metal protection layer on electrically connecting pad of circuit board | |
| JP6643213B2 (ja) | リードフレーム及びその製造方法と電子部品装置 | |
| JP2022161152A (ja) | プリント配線板およびプリント配線板の製造方法 | |
| CN102076180A (zh) | 电路板结构及其形成方法 | |
| US20070186413A1 (en) | Circuit board structure and method for fabricating the same | |
| CN101587842A (zh) | 芯片封装载板及其制造方法 | |
| CN102097331B (zh) | 封装基板的线路架桥制造方法 | |
| TW200427046A (en) | Substrate and process for fabricating the same | |
| KR20100111858A (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| TW202224524A (zh) | 實現立體封裝的基板製作方法 | |
| US8450624B2 (en) | Supporting substrate and method for fabricating the same | |
| CN108630555A (zh) | 半导体封装结构及其制造方法 | |
| TWI470759B (zh) | 封裝基板及其製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: ADVANCED SEMICONDUCTOR (SHANGHAI) CO., LTD. Free format text: FORMER NAME: ADVANCED SEMICONDUCTOR ENGINEERING (SHANGHAI) INC. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300 Patentee after: Advanced Semiconductor (Shanghai) Co., Ltd. Address before: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300 Patentee before: Advanced Semiconductor (Shanghai), Inc. |