CN102054422B

CN102054422B - 显示器

Info

Publication number: CN102054422B
Application number: CN 201010527258
Authority: CN
Inventors: 陈勇志; 苏国彰; 林致颖; 杨欲忠
Original assignee: AU Optronics Corp
Current assignee: AUO Corp
Priority date: 2010-10-19
Filing date: 2010-10-19
Publication date: 2013-04-10
Anticipated expiration: 2030-10-19
Also published as: CN102054422A

Abstract

本发明公开了一种显示器，包含一显示面板、四组虚设移位缓存器、两组有效移位缓存器，以及一第一方向电路。第一组有效移位缓存器耦接于第一组虚设移位缓存器与第二组虚设移位缓存器之间，而第二组有效移位缓存器耦接于第三组虚设移位缓存器与第四组虚设移位缓存器之间。第一方向电路同时耦接于第一组有效移位缓存器中的第一级有效移位缓存器，以及第三组虚设移位缓存器。

Description

显示器

技术领域

本发明有关于一种显示器的移位缓存器电路，特别是关于一种显示器的双向移位缓存器。

背景技术

由于液晶显示器的规格发展不断地朝向大尺寸迈进，因此许多因应大尺寸面板所需要的技术不断推陈出新，为了改善大尺寸常见的视角问题，广视角的技术也不断的精进，其中以多域垂直配向(Multi-domain VerticalAlignment，MVA)模式及横向电场效应(In-plane Switching，IPS)模式为主要的广视角技术。相较于横向电场效应模式，多域垂直配向模式的液晶像素设计容易在不同角度侧视时产生色偏(Color Washout)现象，因此依据多域垂直配向模式色偏的弱点，发展出许多像素设计的改良。

请参考图1，图1为传统解决色偏的像素100的示意图。如同本领域的技术人员所知，液晶显示器中像素采用阵列布局，图1仅显示了像素100的部分结构，包含主栅极线GL、次栅极线GL’、数据线DL、第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第一液晶电容Clc1、第二液晶电容Clc2、第一储存电容Cst1、第二储存电容Cst2及第三储存电容Cst3。第一液晶电容Clc1与第一储存电容Cst1耦接至第一薄膜晶体管T1的漏极端(由节点p1来表示)，第二液晶电容Clc2与第二储存电容Cst2耦接至第二薄膜晶体管T2的漏极端(由节点p2来表示)，而第三储存电容Cst3耦接至第三薄膜晶体管T3的漏极端。第一薄膜晶体管T1的栅极端与第二薄膜晶体管T2的栅极端耦接于栅极线GL，而第一薄膜晶体管T1的源极端与第二薄膜晶体管T2的源极端耦接于数据线DL。第二薄膜晶体管T2的漏极端耦接至第三薄膜晶体管T3的源极端，第三薄膜晶体管T3的栅极端耦接至次栅极线GL’。当主栅极线GL为高电位时，第一薄膜晶体管T1与第二薄膜晶体管T2同时导通以写入显示电压，此时节点p1与p2皆为显示电压的准位。接着，当主栅极线GL降为低电位且次栅极线GL’升为高电位时，第三薄膜晶体管T3导通，第二液晶电容Clc2与第二储存电容Cst2所储存的显示电压将与第三储存电容Cst3进行电荷分享(charge sharing)，使得节点p1与节点p2电压有所不同，该电压差异会依据第三储存电容Cst3而改变进而得到改善色偏的效果。

由于图1的像素设计能有效改善色偏现象，使得一般大尺寸面板在像素设计上会以此种结构为主。但为了扩大显示器边框使用空间，并降低面板材料成本，大尺寸面板设计积极发展GOA(Gate Driver on Array)技术，使驱动IC中的电压位准移位器(Level Shift)与移位缓存器(Shift Register)的功能整合于玻璃基板中。此时，这种像素设计便会使移位缓存器在作双向传递功能时发生冲突。请参考图2，图2为电荷分享的双向传递的扫描架构的示意图。图1所示的像素100需要两组扫描电路以达到预充电与双向传递的功能，以第一行像素单元PX1～PX_m来做说明：当移位缓存器SR_1～SR_m由上至下进行正向扫描时，像素会先进行充电再作分享的动作；反之，当移位缓存器SR_m～SR_1由下至上进行反向扫描时，像素会先进行电荷分享再充电的动作，如此会使得移位缓存器造成误动作。

发明内容

因此，本发明提出一种可双向驱动之移位缓存器，可使该移位缓存器在控制双向传递时，负责充电与电荷分享的控制信号不会重迭，并简化显示器面板上双向传递移位缓存器的驱动架构。

依据上述目的，本发明提供一种使用该双向移位缓存器驱动架构的显示器，包括一显示面板，具有N条主栅极线及N条次栅极线；一第一组虚设移位缓存器；一第二组虚设移位缓存器；一第三组虚设移位缓存器；一第四组虚设移位缓存器，其中每一组虚设移位缓存器具有m个虚设移位缓存器；一第一组双向移位缓存器，耦接于该第一组虚设移位缓存器与该第二组虚设移位缓存器之间，该第一组双向移位缓存器具有L个双向移位缓存器，该第一组双向移位缓存器中的第一个双向移位缓存器耦接于该第一组虚设移位缓存器，该第一组双向移位缓存器中的第L个双向移位缓存器耦接于该第二组虚设移位缓存器，该第一组双向移位缓存器中的第k个双向移位缓存器的输出端耦接于一第(k+m)条主栅极线，且该第(k+m)条主栅极线耦接于该第一组双向移位缓存器中的第(k+1)个双向移位缓存器的输入端；一第二组双向移位缓存器，耦接于该第三组虚设移位缓存器与该第四组虚设移位缓存器之间，该第二组双向移位缓存器具有L个双向移位缓存器，该第二组双向移位缓存器中的第一个双向移位缓存器耦接于该第三组虚设移位缓存器，该第二组双向移位缓存器中的第L个双向移位缓存器耦接于该第四组虚设移位缓存器，该第二组双向移位缓存器中的第k个双向移位缓存器的输出端耦接于一第(k+m)条次栅极线，且该第(k+m)条次栅极线耦接于该第二组双向移位缓存器中的第(k+1)个双向移位缓存器的输入端；及一第一方向起始触发信号产生器，耦接于该第一组双向移位缓存器中的该第一个双向移位缓存器，用以对该第一组双向移位缓存器中的该第一个双向移位缓存器输入一第一方向起始触发信号，以致能一第(1+m)条主栅极线；且该第一方向起始触发信号产生器并耦接于该第三组虚设移位缓存器中的第(1+m-c)个虚设移位缓存器，用以对该第三组虚设移位缓存器中的该第(1+m-c)个虚设移位缓存器输入该第一方向起始触发信号，以致能一第(1+m-c)条次栅极线；其中，N＞L＞k，m≥c。

本发明亦提供一种使用该双向移位缓存器驱动架构的显示器，包括一显示面板，具有N条主栅极线及N条次栅极线；一第一组虚设移位缓存器；一第二组虚设移位缓存器；一第三组虚设移位缓存器；一第四组虚设移位缓存器，其中每一组虚设移位缓存器具有m个虚设移位缓存器；一第一组双向移位缓存器，耦接于该第一组虚设移位缓存器与该第二组虚设移位缓存器之间，该第一组双向移位缓存器具有L个双向移位缓存器，该第一组双向移位缓存器中的第一个双向移位缓存器耦接于该第一组虚设移位缓存器，该第一组双向移位缓存器中的第L个双向移位缓存器耦接于该第二组虚设移位缓存器，该第一组双向移位缓存器中的第k个移位缓存器的输出端耦接于一第(k+m)条主栅极线，且该第(k+m)条主栅极线耦接于该第一组双向移位缓存器中的第(k+1)个双向移位缓存器的输入端；一第二组双向移位缓存器，耦接于该第三组虚设移位缓存器与该第四组虚设移位缓存器之间，该第二组双向移位缓存器具有L个双向移位缓存器，该第二组双向移位缓存器中的第一个双向移位缓存器耦接于该第三组虚设移位缓存器，该第二组双向移位缓存器中的第L个双向移位缓存器耦接于该第四组虚设移位缓存器，该第二组双向移位缓存器中的第k个双向移位缓存器的输出端耦接于一第(k+m)条次栅极线，且该第(k+m)条次栅极线耦接于该第二组双向移位缓存器中的第(k+1)个双向移位缓存器的输入端；及一第一方向起始触发信号产生器，耦接于该第一组虚设移位缓存器中的第j个双向移位缓存器，用以对该第一组虚设移位缓存器中的该第j个双向移位缓存器输入一第一方向起始触发信号，以致能一第j条主栅极线；且该第一方向起始触发信号产生器并耦接于该第三组虚设移位缓存器中的第(j-c)个虚设移位缓存器，用以对该第三组虚设移位缓存器中的该第(j-c)个虚设移位缓存器输入该第一方向起始触发信号，以致能一第(j-c)条次栅极线；其中，N＞L＞k，m≥j＞c，j≠1。

附图说明

图1为传统解决色偏的像素的示意图；

图2为电荷分享的双向传递的扫描架构；

图3为本发明第一实施例中显示器的示意图；

图4A为本发明第二实施例的显示器在下传模式运作时的部分时序图；

图4B为本发明第二实施例的显示器在上传模式运作时的部分时序图；

图5为本发明第二实施例中显示器的示意图；

图6A为本发明第二实施例的显示器在下传模式运作时的部分时序图；

图6B为本发明第二实施例的显示器在上传模式运作时的部分时序图。

其中，附图标记：

100 像素 PX1～PX_m像素单元

50 下传电路 31～32有效移位缓存器

60 上传电路 41～44虚设移位缓存器

70 显示区域 300、400 显示器

DL 数据线 T1～T3薄膜晶体管

data 数据 p1、p2节点

Clc1、Clc2 液晶电容 Cst1～Cst3储存电容

CK1、CK2 频率信号 GA₁～GA_L栅极驱动信号

GB₁～GB_L 电荷分享信号 ST_U上传起始触发信号

ST_D 下传起始触发信号 GL’、GL₁’、GL₂’、GL_m’、

GL_m+1’、GL_m+2’、GL_m+3’、GL_N-m’、

GL_N-m+1’、GL_N-m+2’、GL_N’ 次栅极线

GL、GL₁、GL₂、GL_m、GL_m+1、GL_m+2、

GL_m+3、GL_N-m、GL_N-m+1、GL_N-m+2、GL_N 主栅极线

SR_1～SR_m、SR_A₁～SR_A_L、

SR_B₁～SR_B_L、SR_X₁～SR_X_m、

SR_Y₁～SR_Y_m、SR_Z₁～SR_Z_m、

SR_Q₁～SR_Q_m移位缓存器

DN_A₁、UP_B₁、DN_B₁～DN_B_m、

UP_B₁～UP_B_m延迟信号

具体实施方式

图3为本发明第一实施例中显示器300双向传递的扫描架构的示意图。显示器300包含两组有效移位缓存器31～32、四组虚设(dummy)移位缓存器组41～44、N条主栅极线GL₁～GL_N、N条次栅极线GL₁’～GL_N’、下传电路50、上传电路60，以及一显示区域70。显示区域70可采用如图1所示的像素设计，但本发明并不限定此像素结构。本发明第一实施例的显示器300利用虚设移位缓存器组41、42和有效移位缓存器组31来充电显示区域70的像素，且利用虚设移位缓存器组43、44和有效移位缓存器组32来驱动次栅极线以提供电荷分享，因此能以电荷分享方式解决色偏的问题。

虚设移位缓存器组41包含m个移位缓存器SR_X₁～SR_X_m，其输出端分别耦接于主栅极线GL₁～GL_m和其相对应的下一级移位缓存器；有效移位缓存器31组包含L个双向移位缓存器SR_A₁～SR_A_L，其输出端分别耦接于主栅极线GL_m+1～GL_N-m(或GL_m+L)和其相对应的下一级双向移位缓存器；虚设移位缓存器组42包含m个移位缓存器SR_Y₁～SR_Y_m，其输出端分别耦接于主栅极线GL_N-m+1～GL_N和其相对应的下一级移位缓存器，其中N＝L+2m。在虚设移位缓存器组41和42中，移位缓存器SR_X₁～SR_X_m和SR_Y₁～SR_Y_m可为单向或双向移位缓存器。

虚设移位缓存器组43包含m个移位缓存器SR_Z₁～SR_Z_m，其输出端分别耦接于次栅极线GL₁’～GL_m’和其相对应的下一级移位缓存器；有效移位缓存器组32包含L个双向移位缓存器SR_B₁～SR_B_L，其输出端分别耦接于次栅极线GL_m+1’～GL_N-m’(或GL_m+L’)和其相对应的下一级双向移位缓存器；虚设移位缓存器44包含m个移位缓存器SR_Q₁～SR_Q_m，其输出端分别耦接于次栅极线GL_N-m+1’～GL_N’和其相对应的下一级移位缓存器。在虚设移位缓存器43和44中，移位缓存器SR_Z₁～SR_Z_m和SR_Q₁～SR_Q_m可为单向或双向移位缓存器。

下传电路50可输出下传起始触发信号ST D至有效移位缓存器组31中第一级双向移位缓存器SR_A₁和虚设移位缓存器组43中第一级移位缓存器SR_Z₁，而上传电路60可输出上传起始触发信号ST_U至有效移位缓存器组31中第L级双向移位缓存器SR_A_L和虚设移位缓存器组44中第m级移位缓存器SR_Q_m。下传电路50和上传电路60可控制显示器300的运作模式：在接收到下传起始触发信号ST_D时，显示器300在下传模式运作，此时会由上到下依序扫描显示区域70内的像素；在接收到上传起始触发信号ST_U时，显示器300在上传模式运作，此时会由下到上依序扫描显示区域70内的像素。

图4A为本发明第一实施例的显示器300在下传模式运作时的部分时序图。在接收到下传起始触发信号ST_D后，双向移位缓存器SR_A₁～SR_A_L会依据相对应的频率信号CK1或CK2来依序输出栅极驱动信号GA₁～GA_L至相对应的主栅极线GL_m+1～GL_N-m，而移位缓存器SR_Z₁～SR_Z_m和双向移位缓存器SR_B₁～SR_B_L会依据相对应的频率信号CK1或CK2来依序输出延迟信号DN_B₁～DN_B_m和电荷分享信号GB₁～GB_L至相对应的次栅极线GL₁’～GL_N-m’。如图1所示，显示区域70中耦接于第k条主栅极线GL_m+k和第k条次栅极线GL_m+k’的第k行像素(k为介于1和L之间的整数)由栅极驱动信号GA_k来充电，以及依据电荷分享信号GB_k来进行电荷分享。当显示器300在下传模式运作时，虚设移位缓存器组43会产生延迟信号DN_B₁～DN_B_m，如此栅极驱动信号GA₁～GA_L和其相对应的电荷分享信号GB₁～GB_L之间会有特定延迟时间(例如m*TCK)。

图4B为本发明第一实施例的显示器300在上传模式运作时的部分时序图。在接收到上传起始触发信号ST_U后，双向移位缓存器SR_A_L～SR_A₁会依据相对应的频率信号CK1或CK2来依序输出栅极驱动信号GA_L～GA₁至相对应的主栅极线GL_N-m～GL_m+1，而移位缓存器SR_Q₁～SR_Q_m和双向移位缓存器SR_B_L～SR_B₁会依据相对应的频率信号CK1或CK2来依序输出延迟信号UP_B_m～UP_B₁和电荷分享信号GB_L～GB₁至相对应的次栅极线GL_N’～GL_m+1’。当显示器300在上传模式运作时，虚设移位缓存器组44会产生延迟信号UP_B_m～UP_B₁，如此栅极驱动信号GA_L～GA₁和其相对应的电荷分享信号GB_L～GB₁之间会有特定延迟时间(例如m*TCK)。因此，无论是进行正向或反向扫描，显示器300皆会先进行充电再作电荷分享的动作。

图5为本发明第二实施例中显示器400双向传递的扫描架构的示意图。显示器300和400结构类似，同样包含两组有效移位缓存器组31～32、四组虚设移位缓存器组41～44、N条主栅极线GL₁～GL_N、N条次栅极线GL₁’～GL_N’、下传电路50、上传电路60，以及显示区域70。下传电路50同样输出下传起始触发信号ST_D至虚设移位缓存器组43中第一级移位缓存器SR_Z₁，而上传电路60同样输出上传起始触发信号ST_U至虚设移位缓存器组44中第m级移位缓存器SR_Q_m。然而，在本发明第二实施例的显示器400中，下传电路50输出下传起始触发信号ST_D至虚设移位缓存器组41中第j级移位缓存器SR_Z_j(1＜j≤m)，而上传电路60输出上传起始触发信号ST_U至虚设移位缓存器组42中第(m-j+1)级移位缓存器SR_Z_(m-j+1)(1＜j≤m)。图5显示了j＝m时的实施例。

图6A为本发明第二实施例的显示器400在下传模式运作时的部分时序图。在接收到下传起始触发信号ST_D后，虚设移位缓存器41组中第m级移位缓存器SR_X_m和双向移位缓存器SR_A₁～SR_A_L会依据相对应的频率信号CK1或CK2来依序输出延迟信号DN_A₁和栅极驱动信号GA₁～GA_L至相对应的主栅极线GL_m～GL_N-m(或GL_m+L)，而移位缓存器SR_Z₁～SR_Z_m和双向移位缓存器SR_B₁～SR_B_L会依据相对应的频率信号CK1或CK2来依序输出延迟信号DN_B₁～DN_B_m和电荷分享信号GB₁～GB_L至相对应的次栅极线GL₁’～GL_N-m’(或GL_m+L’)。当显示器400在下传模式运作时，虚设移位缓存器组41中第m级移位缓存器SR_X_m会产生延迟信号DN_A₁以延迟栅极驱动信号GA₁～GA_L，而虚设移位缓存器组43会产生延迟信号DN_B₁～DN_B_m以延迟电荷分享信号GB₁～GB_L。如此栅极驱动信号GA₁～GA_L和其相对应的电荷分享信号GB₁～GB_L之间会有特定延迟时间，例如(m-1)*TCK。

图6B为本发明第二实施例的显示器400在上传模式运作时的部分时序图。在接收到上传起始触发信号ST_U后，虚设移位缓存器组42中第1级移位缓存器SR_Y₁和双向移位缓存器SR_A_L～SR_A₁会依据相对应的频率信号CK1或CK2来依序输出延迟信号DN_A₁和栅极驱动信号GA_L～GA₁至相对应的主栅极线GL_N-m+1～GL_m+1，而移位缓存器SR_Q_m～SR_Q₁和双向移位缓存器SR_B_L～SR_B₁会依据相对应的频率信号CK1或CK2来依序输出延迟信号UP_B_m～UP_B₁和电荷分享信号GB_L～GB₁至相对应的次栅极线GL_N’～GL_m+1’。当显示器400在上传模式运作时，虚设移位缓存器组42中第1级移位缓存器SR_Y₁会产生延迟信号UP_A₁以延迟栅极驱动信号GA_L～GA₁，而虚设移位缓存器组44会产生延迟信号DN_B_m～DN_B₁以延迟电荷分享信号GB_L～GB₁。如此栅极驱动信号GA_L～GA₁和其相对应的电荷分享信号GB_L～GB₁之间会有特定延迟时间，例如(m-1)*TCK。因此，无论是进行正向或反向扫描，显示器400皆会先进行充电再作电荷分享的动作。

在本发明其它实施例的显示器中，下传电路50可输出下传起始触发信号ST_D至虚设移位缓存器组41中第j级移位缓存器SR_X_j且至虚设移位缓存器组43中第(j-c)级移位缓存器SR_Z_(j-c)，而上传电路60可输出上传起始触发信号ST_U至至虚设移位缓存器组42中第a级移位缓存器SR_Z_a且至虚设移位缓存器组44中第(a+c’)级移位缓存器SR_Q_(a+c)。其中，N＞L＞k，m≥j＞c，m≥c’，m≥a，m≥a+c，且j≠1。另外，在虚设移位缓存器组41中，第1级至第(j-1)级移位缓存器SR_X₁～SR_X_j-1可为单向或双向移位缓存器，而第j级至第m级移位缓存器SR_X_j～SR_X_m为双向移位缓存器；在虚设移位缓存器组42中，第1级至第a级移位缓存器SR_Y₁～SR_Y_a为双向移位缓存器，而第(a+1)级至第m级移位缓存器SR_Y_(a+1)～SR_Y_m可为单向或双向移位缓存器；在虚设移位缓存器组43中，第1级至第(j-c-1)级移位缓存器SR_Z₁～SR_Z_(j-c-1)可为单向或双向移位缓存器，而第(j-c)级至第m级移位缓存器SR_Z_(j-c)～SR_Z_m为双向移位缓存器；在虚设移位缓存器组44中，第1级至第(a+c’)级移位缓存器SR_Q₁～SR_Q_(a+c’)为双向移位缓存器，而第(a+c’+1)级至第m级移位缓存器SR_Q_(a+c’+1)～SR_Q_m可为单向或双向移位缓存器。

由上述本发明实施例可知，本发明可藉由将起始触发信号依据电荷充电与电荷分享的驱动电路的输入位置不同，使得电荷充电与电荷分享的电路有多个虚设移位缓存器的延迟，且该架构不管在由上至下或由下至上扫描时都可以使电荷分享的信号依据虚设移位缓存器的数量决定其延迟时间，使其电荷充电与电荷分享的信号不会重迭造成误动作。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利保护范围所做的均等变化与修改，皆应属本发明的涵盖范围。

Claims

1.一种显示器，其特征在于，包含：

一显示面板，具有N条主栅极线及N条次栅极线；

一第一组虚设移位缓存器；

一第二组虚设移位缓存器；

一第三组虚设移位缓存器；

一第四组虚设移位缓存器，其中每一组虚设移位缓存器具有m个虚设移位缓存器；

一第一组双向移位缓存器，耦接于该第一组虚设移位缓存器与该第二组虚设移位缓存器之间，该第一组双向移位缓存器具有L个双向移位缓存器，该第一组双向移位缓存器中的第一个双向移位缓存器耦接于该第一组虚设移位缓存器，该第一组双向移位缓存器中的第L个双向移位缓存器耦接于该第二组虚设移位缓存器，该第一组双向移位缓存器中的第k个双向移位缓存器的输出端耦接于一第(k+m)条主栅极线，且该第(k+m)条主栅极线耦接于该第一组双向移位缓存器中的第(k+1)个双向移位缓存器的输入端；

一第二组双向移位缓存器，耦接于该第三组虚设移位缓存器与该第四组虚设移位缓存器之间，该第二组双向移位缓存器具有L个双向移位缓存器，该第二组双向移位缓存器中的第一个双向移位缓存器耦接于该第三组虚设移位缓存器，该第二组双向移位缓存器中的第L个双向移位缓存器耦接于该第四组虚设移位缓存器，该第二组双向移位缓存器中的第k个双向移位缓存器的输出端耦接于一第(k+m)条次栅极线，且该第(k+m)条次栅极线耦接于该第二组双向移位缓存器中的第(k+1)个双向移位缓存器的输入端；及

一第一方向起始触发信号产生器，耦接于该第一组双向移位缓存器中的该第一个双向移位缓存器，用以对该第一组双向移位缓存器中的该第一个双向移位缓存器输入一第一方向起始触发信号，以致能一第(1+m)条主栅极线；且该第一方向起始触发信号产生器并耦接于该第三组虚设移位缓存器中的该第(1+m-c)个虚设移位缓存器，用以对该第三组虚设移位缓存器中的该第(1+m-c)个虚设移位缓存器输入该第一方向起始触发信号，以致能一第(1+m-c)条次栅极线；

其中，N＞L＞k，m≥c。

2.如权利要求1所述的显示器，其特征在于，另包含一第二方向起始触发信号产生器，耦接于该第一组双向移位缓存器中的该第L个双向移位缓存器，用以对该第一组双向移位缓存器中的该第L个双向移位缓存器输入一第二方向起始触发信号，以致能一第(L+m)条主栅极线。

3.如权利要求2所述的显示器，其特征在于，该第二方向起始触发信号产生器耦接于该第四组虚设移位缓存器中的第c’个虚设移位缓存器，用以对该第c’个虚设移位缓存器输入该第二方向起始触发信号，以致能一第(m+L+c’)条次栅极线，其中m≥c’。

4.如权利要求1所述的显示器，其特征在于，另包含一第二方向起始触发信号产生器，耦接于该第二组虚设移位缓存器中的第a个虚设移位缓存器，用以对该第a个虚设移位缓存器输入一第二方向起始触发信号，以致能一第(m+L+a)条主栅极线，其中，m≥a。

5.如权利要求4所述的显示器，其特征在于，该第二方向起始触发信号产生器，耦接于该第四组虚设移位缓存器中的该第(a+c’)个虚设移位缓存器，用以对该第(a+c’)个虚设移位缓存器输入该第二方向起始触发信号，以致能一第(m+L+a+c’)条次栅极线，其中m≥a+c’。

6.如权利要求3或5所述的显示器，其特征在于，c＝c’。

7.如权利要求2或4所述的显示器，其特征在于，该第二方向起始触发信号产生器为一上传起始触发信号产生器。

8.如权利要求1所述的显示器，其特征在于，该第一方向起始触发信号产生器为一下传起始触发信号产生器。

9.如权利要求1所述的显示器，其特征在于，每一组虚设移位缓存器包含至少一单向传输的移位缓存器。

10.如权利要求1所述的显示器，其特征在于，每一组虚设移位缓存器包含至少一双向传输的移位缓存器。

11.如权利要求1所述的显示器，其特征在于，一第(L+m)条主栅极线耦接于该第二组虚设移位缓存器中的第一个虚设移位缓存器的输入端。

12.一种显示器，其特征在于，包含：

一显示面板，具有N条主栅极线及N条次栅极线；

一第一组虚设移位缓存器；

一第二组虚设移位缓存器；

一第三组虚设移位缓存器；

一第一组双向移位缓存器，耦接于该第一组虚设移位缓存器与该第二组虚设移位缓存器之间，该第一组双向移位缓存器具有L个双向移位缓存器，该第一组双向移位缓存器中的第一个双向移位缓存器耦接于该第一组虚设移位缓存器，该第一组双向移位缓存器中的第L个双向移位缓存器耦接于该第二组虚设移位缓存器，该第一组双向移位缓存器中的第k个移位缓存器的输出端耦接于一第(k+m)条主栅极线，且该第(k+m)条主栅极线耦接于该第一组双向移位缓存器中的第(k+1)个双向移位缓存器的输入端；

一第一方向起始触发信号产生器，耦接于该第一组虚设移位缓存器中的第j个双向移位缓存器，用以对该第一组虚设移位缓存器中的该第j个双向移位缓存器输入一第一方向起始触发信号，以致能一第j条主栅极线；且该第一方向起始触发信号产生器并耦接于该第三组虚设移位缓存器中的第(j-c)个虚设移位缓存器，用以对该第三组虚设移位缓存器中的该第(j-c)个虚设移位缓存器输入该第一方向起始触发信号，以致能一第(j-c)条次栅极线；

其中，N＞L＞k，m≥j＞c，j≠1。

13.如权利要求12所述的显示器，其特征在于，另包含一第二方向起始触发信号产生器，耦接于该第一组双向移位缓存器中的第L个双向移位缓存器，用以对该第一组双向移位缓存器中的该第L个双向移位缓存器输入一第二方向起始触发信号，以致能一第(L+m)条主栅极线。

14.如权利要求13所述的显示器，其特征在于，该第二方向起始触发信号产生器耦接于该第四组虚设移位缓存器中的第c’个虚设移位缓存器，用以对该第c’个虚设移位缓存器输入该第二方向起始触发信号，以致能一第(m+L+c’)条次栅极线，其中m≥c’。

15.如权利要求12所述的显示器，其特征在于，另包含一第二方向起始触发信号产生器，耦接于该第二组虚设移位缓存器中的第a个虚设移位缓存器，用以对该第a个虚设移位缓存器输入一第二方向起始触发信号，以致能一第(m+L+a)条主栅极线，其中，m≥a。

16.如权利要求15所述的显示器，其特征在于，该第二方向起始触发信号产生器，耦接于该第四组虚设移位缓存器中的该第(a+c’)个虚设移位缓存器，用以对该第(a+c’)个虚设移位缓存器输入该第二方向起始触发信号，以致能一第(m+L+a+c’)条次栅极线，其中m≥a+c’。

17.如权利要求14或16所述的显示器，其特征在于，c＝c’。

18.如权利要求13或15所述的显示器，其特征在于，该第二方向起始触发信号产生器为一上传起始触发信号产生器。

19.如权利要求12所述的显示器，其特征在于，该第一方向起始触发信号产生器为一下传起始触发信号产生器。

20.如权利要求12所述的显示器，其特征在于，每一组虚设移位缓存器包含至少一单向传输的移位缓存器。

21.如权利要求12所述的显示器，其特征在于，每一组虚设移位缓存器包含至少一双向传输的移位缓存器。

22.如权利要求12所述的显示器，其特征在于，一第(L+m)条主栅极线耦接于该第二组虚设移位缓存器中的第一个虚设移位缓存器的输入端。