CN102034750A - 阵列基板及其制造方法 - Google Patents

Abstract

本发明涉及一种阵列基板及其制造方法。该方法包括：通过构图工艺，形成数据线和栅扫描线以及栅电极，且数据线或栅扫描线为断续设置；通过构图工艺，形成有源层、跨接过孔和源电极过孔；通过构图工艺，形成包括像素电极、源电极、漏电极和跨接线的图案，像素电极与漏电极的图案一体成型，源电极通过源电极过孔与数据线相连，跨接线通过跨接过孔连接断续且相邻的数据线或栅扫描线。本发明采用将数据线和栅扫描线同层形成的技术手段，能够实现最少以三次光刻工艺制备阵列基板，提高了生产效率，降低了生产成本。

Description

阵列基板及其制造方法

技术领域

本发明涉及液晶显示器技术，尤其涉及一种阵列基板及其制造方法。

背景技术

液晶显示器(Liquid Crystal Display；以下简称：LCD)由于具有重量轻、厚度薄、无辐射的优点，近年来液晶显示技术得到了迅速的发展，特别是薄膜晶体管(Thin Film Transistor；以下简称：TFT)LCD是现有LCD的主流产品，从原来的七次光刻技术发展到现在普遍应用的四次光刻技术。

TFT-LCD的液晶面板通常包括对盒设置的阵列基板和彩膜基板，其间填充液晶。其中，阵列基板的制作最为复杂。一般来说，阵列基板的制作是通过一组薄膜沉积和光刻工艺形成图案来完成的，一次光刻形成一层图案。所谓一次光刻即利用一次掩膜板所进行的构图工艺。要形成一层图案，首先是先在衬底基板上沉积一层或多层薄膜，然后在薄膜表面上涂一层光敏感材料，通过掩膜板进行曝光、显影、刻蚀和剥离，形成一层具备所需图案的光敏感材料，最后进行刻蚀，把光敏感材料图案转移形成薄膜的图案。每一层图案都是在一定的精确位置准确地罩在另一层图案上，每一层图案都是由不同或相同的材料组成，其厚度一般从几百纳米到几个微米。现在采用的四次光刻技术就是利用灰色调掩膜板(Gray Tone Mask)技术，通过一次光刻完成有源层和源漏金属电极图案的制作。一般来说，在制作过程中所用掩膜板的数量越少，生产效率越高，成本就越低。因此，减少光刻次数是本领域的发展趋势。

发明内容

本发明的目的是提供一种阵列基板及其制造方法，以减少阵列基板制作工序的光刻次数，提高生产效率，降低生产成本。

为实现上述目的，本发明提供了一种阵列基板制造方法，包括：

通过构图工艺，在衬底基板上形成包括横纵交叉的数据线和栅扫描线以及栅电极的图案，且所述数据线为断续设置从而与所述栅扫描线相互间隔，或所述栅扫描线为断续设置从而与所述数据线相互间隔；

通过构图工艺，在形成上述图案的衬底基板上形成有源层的图案以及包括跨接过孔和源电极过孔的栅极绝缘层的图案，所述跨接过孔的位置对应断续且相邻的所述数据线或栅扫描线的位置，所述源电极过孔的位置对应所述数据线的位置；

通过构图工艺，在形成上述图案的衬底基板上形成包括像素电极、源电极、漏电极和跨接线的图案，所述像素电极与所述漏电极的图案一体成型，所述源电极通过所述源电极过孔与所述数据线相连，所述跨接线通过所述跨接过孔连接断续且相邻的所述数据线或栅扫描线。

为实现上述目的，本发明还提供了一种阵列基板，包括衬底基板，所述衬底基板上形成有横纵交叉的数据线和栅扫描线，围设形成像素单元，所述像素单元中设置有TFT开关和像素电极，所述TFT开关包括栅电极、有源层、源电极和漏电极，其中：

所述数据线和所述栅扫描线采用相同材料同层形成，且所述数据线为断续设置从而与所述栅扫描线相互间隔，或所述栅扫描线为断续设置从而与所述数据线相互间隔；

覆盖在所述数据线、栅扫描线和栅电极上的栅极绝缘层形成有跨接过孔和源电极过孔，所述跨接过孔的位置对应断续且相邻的所述数据线或栅扫描线的位置，所述源电极过孔的位置对应所述数据线的位置；

所述源电极、漏电极和像素电极采用相同材料同层形成，还同时形成有跨接线，所述漏电极与所述像素电极一体成型，所述源电极通过所述源电极过孔与所述数据线相连，所述跨接线通过所述跨接过孔连接断续且相邻的所述数据线或栅扫描线。

由以上技术方案可知，本发明采用将数据线和栅扫描线同层形成的技术手段，能够实现以三次光刻工艺制备阵列基板，提高了生产效率，降低了生产成本。

附图说明

图1为本发明实施例一提供的阵列基板制造方法的流程图；

图2为本发明实施例二提供的阵列基板制造方法的流程图；

图3为本发明实施例二制备的阵列基板在第一次光刻工艺后的局部俯视结构示意图；

图4为图3中的A-A向剖切截面侧视图；

图5为本发明实施例二制备的阵列基板在第二次光刻工艺后的局部俯视结构示意图；

图6为图5中的B-B向剖切截面侧视图；

图7为本发明实施例二制备的阵列基板的局部俯视结构示意图；

图8为图7中的C-C向剖切截面侧视图；

图9为本发明实施例三提供的阵列基板制造方法的流程图；

图10为本发明实施例三制备的阵列基板在第一次光刻工艺后的局部俯视结构示意图；

图11为图10中D-D向的剖切截面侧视图；

图12为本发明实施例三制备的阵列基板在第二次光刻工艺后的局部俯视结构示意图；

图13为图12中E-E向的剖切截面侧视图；

图14为本发明实施例三制备的阵列基板的局部俯视结构示意图；

图15为图14中F-F向的剖切截面侧视图；

图16为本发明实施例四提供的阵列基板的局部俯视结构示意图；

图17为图16中G-G向的剖切截面侧视图；

图18为本发明实施例四提供的阵列基板的局部俯视结构示意图；

图19为图18中H-H向的剖切截面侧视图。

具体实施方式

下面通过具体实施例并结合附图对本发明做进一步的详细描述。

实施例一

图1为本发明实施例一提供的阵列基板制造方法的流程图，该方法包括如下步骤：

步骤100、通过构图工艺，在衬底基板上形成包括横纵交叉的数据线和栅扫描线以及栅电极的图案，且数据线为断续设置从而与栅扫描线相互间隔，或栅扫描线为断续设置从而与数据线相互间隔；

步骤200、通过构图工艺，在形成上述图案的衬底基板上形成有源层的图案以及包括跨接过孔和源电极过孔的栅极绝缘层的图案，跨接过孔的位置对应断续且相邻的数据线或栅扫描线的位置，源电极过孔的位置对应数据线的位置；

步骤300、通过构图工艺，在形成上述图案的衬底基板上形成包括像素电极、源电极、漏电极和跨接线的图案，像素电极与漏电极的图案一体成型，源电极通过源电极过孔与数据线相连，跨接线通过跨接过孔连接断续且相邻的数据线或栅扫描线。

为对阵列基板上的各图案结构进行保护，还可以执行下述步骤：

步骤400、在形成上述图案的衬底基板上形成保护膜层。

由于数据线和栅扫描线还需要连接至外围边缘区域中的接口区(PAD)，从而连接驱动电路，所以在制备阵列基板的过程中还可以包括形成接口区的操作，即：

在通过构图工艺形成数据线、栅扫描线和栅电极的图案时，还在阵列基板的边缘区域形成包括数据线接口区和栅扫描线接口区的图案；

在通过构图工艺形成有源层、跨接过孔和源电极过孔时，还在栅极绝缘层上形成第一接口区过孔以露出数据线接口区和栅扫描线接口区；

在形成保护膜层之后，还采用构图工艺在保护膜层上形成第二接口区过孔以露出数据线接口区和栅扫描线接口区。

构图工艺可包括曝光、显影、刻蚀和剥离等操作，本实施例的技术方案，可以最少通过三次光刻工序即可形成阵列基板上的各导电结构，相比于现有的四次光刻工序，能够显著提高阵列基板的生产效率，降低生产成本。当然，作为一种新的阵列基板制造方法，本实施例也可以有其他实现形式，例如，步骤200中形成有源层、跨接过孔和源电极过孔的构图工艺可以采用一次光刻或两次光刻工艺来实现。一次光刻工艺即可以连续沉积有源层薄膜和栅极绝缘层薄膜，采用半色调掩膜板或灰色调掩膜板对有源层薄膜和栅极绝缘层薄膜进行一次曝光显影而后刻蚀；两次光刻即先沉积栅极绝缘层薄膜，进行一次光刻形成包括跨接过孔和源电极过孔的栅极绝缘层，而后再沉积有源层薄膜，通过一次光刻形成有源层的图案。

具体生产制备过程中，各导电结构所选用的材料、沉积工艺、以及所形成图案的具体形状等均可以按照设计要求的不同而进行调整，下面通过两个优选实施例来详细介绍阵列基板制备过程。

实施例二

图2为本发明实施例二提供的阵列基板制造方法的流程图。本实施例可以以实施例一为基础，具体流程如下：

步骤100中，通过构图工艺，在衬底基板1上形成包括横纵交叉的数据线2和栅扫描线3以及栅电极4的图案具体包括：

步骤110、在衬底基板1上沉积金属薄膜。该步骤具体可以为：以透明玻璃基板或石英作为衬底基板1，在衬底基板1上采用溅射或热蒸发的方法沉积厚度为500～4000埃米

的金属薄膜，金属薄膜的材质可以选用铬(Cr)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、铝(Al)和铜(Cu)中的任意一种或多种金属构成的多层金属薄膜，也可以为其合金。

进行第一次光刻工艺具体可以包括：

步骤120、在金属薄膜上涂覆光刻胶；

步骤130、采用普通掩膜板对光刻胶进行曝光显影操作，形成包括完全保留区域和完全去除区域的图案，其中，完全保留区域即光刻胶完全保留的区域，完全去除区域没有光刻胶；

步骤140、对金属薄膜进行刻蚀，刻蚀掉完全去除区域对应的金属薄膜，形成至少包括数据线2和栅扫描线3以及栅电极4的图案，也可以同时形成数据线接口区14和栅扫描线接口区15的图案。本实施例中以形成断续的数据线2和连贯的栅扫描线3为例进行说明。

图3为本发明实施例二制备的阵列基板在第一次光刻工艺后的局部俯视结构示意图，图4为图3中的A-A向剖切截面侧视图。形成像素单元的区域为像素区域，像素区域外围为边缘区域。

步骤200中，通过构图工艺，在形成上述图案的衬底基板1上形成有源层6的图案以及包括跨接过孔7和源电极过孔8的栅极绝缘层5的图案包括：

步骤210、在形成上述图案的衬底基板1上沉积栅极绝缘层薄膜和有源层薄膜。该流程具体可以为：

在形成上述图案的衬底基板1上采用等离子体增强化学汽相沉积法(Plasma Enhance Chemical Vapor Deposition；以下简称：PECVD)连续沉积厚度为1000～4000

的栅极绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜，半导体层薄膜和掺杂半导体层薄膜作为有源层薄膜，其总厚度为1000～4500

栅极绝缘层薄膜可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为氮化硅(SiH4)、氨气(NH3)和氮气(N2)，或者为二氯二氢硅(SiH2Cl2)、NH3和N2。有源层薄膜对应的反应气体可以是SiH4和氢气(H2)，或者为SiH2Cl2和H2，欧姆接触层的反应气体为SiH4、PH3和H2；

进行第二次光刻的流程具体包括：

步骤220、在有源层薄膜上涂覆光刻胶；

步骤230、采用半色调掩膜板或灰色调掩膜板对光刻胶进行曝光显影操作，形成包括完全保留区域、半保留区域和完全去除区域的图案，所谓半色调掩膜板或灰色调掩膜板，具有半曝光区域，对应形成光刻胶的半保留区域，半保留区域处的光刻胶比完全去除区域的光刻胶厚度小。其中，完全去除区域的位置对应跨接过孔7和源电极过孔8的位置，还可以对应第一接口区过孔16的位置，完全保留区域的位置对应有源层6的位置，剩余为半保留区域；

步骤240、对栅极绝缘层薄膜和有源层薄膜进行第一次刻蚀，刻蚀掉完全去除区域对应的栅极绝缘层薄膜和有源层薄膜，形成至少包括跨接过孔7和源电极过孔8的图案，还可以形成第一接口区过孔16的图案，其中，各过孔的图案不限，优选的是，连接相邻数据线2的跨接过孔7可以较小，其横截面形状可以为圆形，连接数据线2和源电极10的源电极过孔8较大，其横截面形状可以为矩形，数据线2一端的跨接过孔7可以和源电极过孔8采用一个过孔，能连接下层的数据线2即可；

步骤250、按照半保留区域光刻胶的厚度对完全保留区域和半保留区域的光刻胶进行灰化处理，则半保留区域的光刻胶被完全去除，完全保留区域的光刻胶被去除部分厚度；

步骤260、对有源层薄膜进行第二次刻蚀，刻蚀掉半保留区域对应的有源层薄膜，形成包括有源层6的图案，该有源层6具体包括叠设的半导体层18和掺杂半导体层19。

图5为本发明实施例二制备的阵列基板在第二次光刻工艺后的局部俯视结构示意图，图6为图5中的B-B向剖切截面侧视图。

步骤300中，通过构图工艺，在形成上述图案的衬底基板1上形成包括像素电极9、源电极10、漏电极11和跨接线12的图案具体可以包括：

步骤310、在形成上述图案的衬底基板1上沉积像素电极薄膜，该步骤具体可以为：

在形成上述图案的衬底基板1上采用溅射或热蒸发的方法沉积厚度约为300～600的像素电极薄膜，像素电极薄膜为透明导电材料，一般可以为铟锡氧化物(ITO)或铟锌氧化物(IZO)等，也可以是其它的金属及金属氧化物；

进行第三次光刻工艺的流程具体可以包括：

步骤320、在像素电极薄膜上涂覆光刻胶；

步骤330、采用普通掩膜板对光刻胶进行曝光显影操作，形成包括完全保留区域和完全去除区域的图案，其中，完全保留区域的位置对应像素电极9、源电极10、漏电极11和跨接线12的位置；

步骤340、对像素电极薄膜进行刻蚀，刻蚀掉完全去除区域对应的像素电极薄膜，形成包括像素电极9、源电极10、漏电极11和跨接线12的图案，其中，像素电极9与漏电极11一体成型连接，源电极10通过源电极过孔8连接数据线2，跨接线12连接相邻的两条数据线2，源电极10和跨接线12可以一体成型。此时，数据线接口区14和栅扫描线接口区15上的像素电极薄膜被保留，能起到对接口区的金属进行保护的作用。

由于本实施例中采用半导体层18和掺杂半导体层19构成有源层6，还需要进一步形成TFT沟道，即在进行第三次光刻之后，还包括：

步骤350、对形成上述图案的衬底基板1进行选择性干法刻蚀，刻蚀掉源电极10和漏电极11之间的掺杂半导体层薄膜，形成TFT沟道。选择性干法刻蚀对于材料的刻蚀有选择性，对半导体材料的刻蚀速度很快，而对栅极绝缘层5、像素电极9的材料刻蚀速度很慢，可视为对其他膜层基本没有影响。因此，本步骤不用利用掩膜板即可直接刻蚀获得所需图案。

步骤400、在形成上述图案的衬底基板1上采用旋涂方法涂覆一层4000～150000

的保护膜层13，保护膜层13的材料可以为有机绝缘层，可以使保护膜层13的表面平坦化，既能够对TFT沟道处的半导体层18形成保护，又能够使阵列基板表面平坦化，有利于后续对盒等操作的实现。

优选的是，保护膜层13的材料选用感光有机材料，则采用构图工艺在保护膜层13上形成第二接口区过孔17具体为：

步骤500、采用普通掩膜板对保护膜层13进行曝光显影，形成第二接口区过孔17。本步骤中，由于保护膜层13具有很好的感光性，所以相当于光刻胶，在经过一次曝光工艺后，使像素区域为保护膜层13的完全保留区域，边缘区域或第二接口区过孔17的位置为保护膜层13的完全去除区域，经过显影后，完全去除区域的保护膜层13就被去除，而不用进行刻蚀操作，能够简化工艺流程。

图7为本发明实施例二制备的阵列基板的局部俯视结构示意图，图8为图7中的C-C向剖切截面侧视图。

本实施例的技术方案实现了以三次光刻工艺制备阵列基板，能够显著简化生产工序，提高生产效率，降低生产成本。本实施例的技术方案同样适用于形成断续的栅扫描线的情况，只要调整数据线、栅扫描线、跨接过孔和跨接线的图案即可。

实施例三

图9为本发明实施例三提供的阵列基板制造方法的流程图，本实施例可以以实施例一为基础，包括如下流程：

步骤110、在衬底基板1上采用溅射或热蒸发的方法沉积厚度为500～4000埃米

的金属薄膜；

步骤120、在金属薄膜上涂覆光刻胶；

步骤130、采用普通掩膜板对光刻胶进行曝光显影操作，形成包括完全保留区域和完全去除区域的图案；

步骤140、对金属薄膜进行刻蚀，刻蚀掉完全去除区域对应的金属薄膜，形成至少包括数据线2和栅扫描线3以及栅电极4的图案，也可以同时形成数据线接口区14和栅扫描线接口区15的图案。本实施例中以形成断续的栅扫描线3和连贯的数据线2为例进行说明。

图10为本发明实施例三制备的阵列基板在第一次光刻工艺后的局部俯视结构示意图，图11为图10中D-D向的剖切截面侧视图。形成像素单元的区域为像素区域，像素区域外围为边缘区域。

步骤210’、在形成上述图案的衬底基板1上采用PECVD连续沉积厚度为1000～4000

的栅极绝缘层薄膜，并采用溅射方法沉积氧化物半导体层薄膜作为有源层薄膜，优选的是为氧化铟镓锌(IGZO)，氧化物半导体层薄膜的厚度可以为500～3000

步骤220、在有源层薄膜上涂覆光刻胶；

步骤230、采用半色调掩膜板或灰色调掩膜板对光刻胶进行曝光显影操作，形成包括完全保留区域、半保留区域和完全去除区域的图案；

步骤240、对栅极绝缘层薄膜和有源层薄膜进行第一次刻蚀，刻蚀掉完全去除区域对应的栅极绝缘层薄膜和有源层薄膜，形成至少包括跨接过孔7和源电极过孔8的图案，还可以形成第一接口区过孔16的图案；

步骤250、按照半保留区域光刻胶的厚度对完全保留区域和半保留区域的光刻胶进行灰化处理，则半保留区域的光刻胶被完全去除，完全保留区域的光刻胶被去除部分厚度；

步骤260、对有源层薄膜进行第二次刻蚀，刻蚀掉半保留区域对应的有源层薄膜，形成包括有源层6的图案；

图12为本发明实施例三制备的阵列基板在第二次光刻工艺后的局部俯视结构示意图，图13为图12中E-E向的剖切截面侧视图。

步骤310、在形成上述图案的衬底基板1上采用溅射或热蒸发的方法沉积厚度约为300～600

的像素电极薄膜；

步骤320、在像素电极薄膜上涂覆光刻胶；

步骤330、采用普通掩膜板对光刻胶进行曝光显影操作，形成包括完全保留区域和完全去除区域的图案，其中，完全保留区域的位置对应像素电极9、源电极10、漏电极11和跨接线12的位置；

步骤340、对像素电极薄膜进行刻蚀，刻蚀掉完全去除区域对应的像素电极薄膜，形成包括像素电极9、源电极10、漏电极11和跨接线12的图案，其中，像素电极9与漏电极11一体成型连接，源电极10通过源电极过孔8连接数据线2，跨接线12通过跨接过孔7连接相邻的栅扫描线3，与实施例二的区别在于，本实施例每个像素单元中跨接过孔7成对设置，跨接线12平行于栅扫描线3而连接相邻的两条栅扫描线3。此时，数据线接口区14和栅扫描线接口区15上的像素电极薄膜保留，能起到对接口区的金属材料进行保护的作用。

由于本实施例中采用氧化物半导体层作为有源层，氧化物半导体与像素电极材料的接触电阻较小，载流子的迁移率较高，像素电极材料形成的源电极和漏电极与氧化物半导体之间的电学特性较好，无须形成TFT沟道。

步骤400、在形成上述图案的衬底基板1上采用旋涂方法涂覆一层4000～15000

的保护膜层13，既能够对氧化物半导体层形成保护，又能够使阵列基板表面平坦化，有利于后续对盒等操作的实现。

步骤500、采用普通掩膜板对感光材料制成的保护膜层13进行曝光显影，形成第二接口区过孔17。

图14为本发明实施例三制备的阵列基板的局部俯视结构示意图，图15为图14中F-F向的剖切截面侧视图。

本实施例不仅实现了三次光刻工艺，而且通过采用氧化物半导体层作为有源层，使源电极和漏电极与有源层之间的接触电阻减小，从而可以省略掺杂半导体材料制备的欧姆接触层，也省略了形成TFT沟道的操作。本实施例的技术方案既节省了材料，又减少了沉积欧姆接触层和刻蚀TFT沟道的工序，进一步降低了生产成本。

本发明各实施例所提供的技术方案，基于一次光刻工艺同时形成数据线和栅扫描线的思路，实现了三次光刻工艺制备有源驱动TFT-LCD的阵列基板，与现在普遍采用的四次光刻工艺相比，简化了工序，减少了设备投入，提高了生产效率，降低了生产成本。另外，本发明通过采用与氧化物半导体层接触电阻较小的透明导电金属制作源电极和漏电极，可以省略现有工艺中的掺杂半导体层以及刻蚀TFT沟道的工序，不但节省了生产原料，还缩短了生产时间，提高了生产效率。本发明由于像素电极与源电极和漏电极同层形成，无须设置钝化层，所以可以具有平坦化特点的保护膜层代替钝化层，提高后续对盒工艺的效果。

实施例四

图16为本发明实施例四提供的阵列基板的局部俯视结构示意图，图17为图16中G-G向的剖切截面侧视图，该阵列基板包括衬底基板1，衬底基板1上形成有横纵交叉的数据线2和栅扫描线3，围设形成像素单元，像素单元中设置有TFT开关和像素电极9，TFT开关包括栅电极4、有源层6、源电极10和漏电极11，其中，数据线2和栅扫描线3采用相同材料同层形成，且数据线2为断续设置从而与栅扫描线3相互间隔。覆盖在数据线2、栅扫描线3和栅电极4上的栅极绝缘层5形成有跨接过孔7和源电极过孔8，跨接过孔7的位置对应断续且相邻的数据线2的位置，源电极过孔8的位置对应数据线2的位置。源电极10、漏电极11和像素电极9采用相同材料同层形成，还同时形成有跨接线12，漏电极11与像素电极9一体成型，源电极10通过源电极过孔8与数据线2相连，跨接线12通过跨接过孔7连接断续且相邻的数据线2。为起到对阵列基板上的各图案结构进行保护的作用，还可以在源电极10、漏电极11、像素电极9和跨接线12上覆盖有保护膜层13。

在上述阵列基板的边缘区域还可以包括接口区的图案，即：还包括数据线接口区14和栅扫描线接口区15，设置在阵列基板的边缘区域，与数据线2、栅电极4和栅扫描线3采用相同材料同层形成；还包括第一接口区过孔16，形成在栅极绝缘层5上以露出数据线接口区14和栅扫描线接口区15；还包括第二接口区过孔17，形成在保护膜层13上以露出数据线接口区14和栅扫描线接口区15。第一接口区过孔16和第二接口区过孔17可以为重叠的图案。

本实施例的阵列基板可以采用本发明阵列基板制造方法的实施例通过三次光刻工艺来制备，具有工序简单，成本低的优势。

在本实施例中，优选的是有源层为氧化物半导体层制备，例如IGZO，则氧化物半导体层与像素电极材料制成的源电极和漏电极之间的接触电阻小，无须设置欧姆接触层，也无须刻蚀TFT沟道，能进一步降低原料和生产成本。

实施例五

图18为本发明实施例四提供的阵列基板的局部俯视结构示意图，图19为图18中H-H向的剖切截面侧视图，本实施例与实施例四的区别在于：数据线2为连贯的线形，栅扫描线3为断续设置从而与数据线2相互间隔，跨接过孔7的位置对应断续且相邻的栅扫描线3的位置，跨接线12通过跨接过孔7连接断续且相邻的栅扫描线3。

在上述技术方案的基础上，有源层6可以包括半导体层18和掺杂半导体层19，且源电极10和漏电极11之间的掺杂半导体层19被刻蚀掉形成TFT沟道。

本发明所提供的阵列基板可以采用本发明阵列基板制造方法的实施例通过三次光刻工艺来制备，具有工序简单，成本低的优势。

具体的，各膜层的材料、形状和制备工艺可以根据具体设计需要而有所调整，优选的是：有源层薄膜的厚度为500～4500

有源层的材料为氧化物半导体，氧化物半导体可以为IGZO；数据线、栅电极和栅扫描线的厚度为500～4000

其材质为铬、钨、钛、钽、钼、铝或铜的任意一种或多种；栅极绝缘层的厚度为1000～4000

其材质为氧化物、氮化物或氧氮化合物；像素电极的厚度为300～600

其材质为ITO或IZO；跨接过孔的横截面形状为圆形，源电极过孔的形状为矩形；保护膜层的厚度为4000～15000

其材质为有机绝缘材料，保护膜层的表面在同一水平面上，具有平坦化的表面。保护膜层的材质优选为感光有机绝缘材料，则在形成第二接口区过孔时，不必进行刻蚀，直接通过掩膜板的曝光显影就可成型。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (21)

1.一种阵列基板制造方法，其特征在于，包括：

通过构图工艺，在衬底基板上形成包括横纵交叉的数据线和栅扫描线以及栅电极的图案，且所述数据线为断续设置从而与所述栅扫描线相互间隔，或所述栅扫描线为断续设置从而与所述数据线相互间隔；

通过构图工艺，在形成上述图案的衬底基板上形成有源层的图案以及包括跨接过孔和源电极过孔的栅极绝缘层的图案，所述跨接过孔的位置对应断续且相邻的所述数据线或栅扫描线的位置，所述源电极过孔的位置对应所述数据线的位置；

通过构图工艺，在形成上述图案的衬底基板上形成包括像素电极、源电极、漏电极和跨接线的图案，所述像素电极与所述漏电极的图案一体成型，所述源电极通过所述源电极过孔与所述数据线相连，所述跨接线通过所述跨接过孔连接断续且相邻的所述数据线或栅扫描线。

2.根据权利要求1所述的阵列基板制造方法，其特征在于，在形成包括像素电极、源电极、漏电极和跨接线的图案之后，还包括：

在形成上述图案的衬底基板上形成保护膜层。

3.根据权利要求1或2所述的阵列基板制造方法，其特征在于，通过构图工艺，在衬底基板上形成包括横纵交叉的数据线和栅扫描线以及栅电极的图案包括：

在所述衬底基板上沉积金属薄膜；

在所述金属薄膜上涂覆光刻胶；

采用普通掩膜板对所述光刻胶进行曝光显影操作，形成包括完全保留区域和完全去除区域的图案；

对所述金属薄膜进行刻蚀，刻蚀掉所述完全去除区域对应的金属薄膜，形成至少包括所述数据线和栅扫描线以及栅电极的图案。

4.根据权利要求1或2所述的阵列基板制造方法，其特征在于，通过构图工艺，在形成上述图案的衬底基板上形成有源层的图案以及包括跨接过孔和源电极过孔的栅极绝缘层的图案包括：

在形成上述图案的衬底基板上沉积栅极绝缘层薄膜和有源层薄膜；

在所述有源层薄膜上涂覆光刻胶；

采用半色调掩膜板或灰色调掩膜板对所述光刻胶进行曝光显影操作，形成包括完全保留区域、半保留区域和完全去除区域的图案；

对所述栅极绝缘层薄膜和有源层薄膜进行第一次刻蚀，刻蚀掉所述完全去除区域对应的栅极绝缘层薄膜和有源层薄膜，形成至少包括跨接过孔和源电极过孔的栅极绝缘层的图案；

按照所述半保留区域光刻胶的厚度对所述完全保留区域和半保留区域的光刻胶进行灰化处理；

对所述有源层薄膜进行第二次刻蚀，刻蚀掉所述半保留区域对应的有源层薄膜，形成包括有源层的图案。

5.根据权利要求1或2所述的阵列基板制造方法，其特征在于，通过构图工艺，在形成上述图案的衬底基板上形成包括像素电极、源电极、漏电极和跨接线的图案包括：

在形成上述图案的衬底基板上沉积像素电极薄膜；

在所述像素电极薄膜上涂覆光刻胶；

采用普通掩膜板对所述光刻胶进行曝光显影操作，形成包括完全保留区域和完全去除区域的图案；

对所述像素电极薄膜进行刻蚀，刻蚀掉所述完全去除区域对应的像素电极薄膜，形成包括所述像素电极、源电极、漏电极和跨接线的图案。

6.根据权利要求1或2所述的阵列基板制造方法，其特征在于，通过构图工艺，在形成上述图案的衬底基板上形成有源层的图案包括：

在形成上述图案的衬底基板上沉积半导体层薄膜和掺杂半导体层薄膜作为有源层薄膜，对所述有源层薄膜进行构图工艺形成包括所述有源层的图案。

7.根据权利要求6所述的阵列基板制造方法，其特征在于，通过构图工艺，在形成上述图案的衬底基板上形成包括像素电极、源电极、漏电极和跨接线的图案之后，还包括：

对形成上述图案的衬底基板进行选择性干法刻蚀，刻蚀掉所述源电极和漏电极之间的掺杂半导体薄膜，形成TFT沟道。

8.根据权利要求1或2所述的阵列基板制造方法，其特征在于，通过构图工艺，在形成上述图案的衬底基板上形成有源层的图案包括：

在形成上述图案的衬底基板上沉积氧化物半导体薄膜作为有源层薄膜，对所述有源层薄膜进行构图工艺形成包括所述有源层的图案。

9.根据权利要求2所述的阵列基板制造方法，其特征在于，在形成上述图案的衬底基板上形成保护膜层之后，还包括：

所述保护膜层为感光有机材料，采用普通掩膜板对所述保护膜层进行曝光显影，在阵列基板边缘区域的数据线接口区和栅扫描线接口区的图案上方形成包括第二接口区过孔的保护膜层的图案。

10.一种阵列基板，包括衬底基板，所述衬底基板上形成有横纵交叉的数据线和栅扫描线，围设形成像素单元，所述像素单元中设置有TFT开关和像素电极，所述TFT开关包括栅电极、有源层、源电极和漏电极，其特征在于：

所述数据线和所述栅扫描线采用相同材料同层形成，且所述数据线为断续设置从而与所述栅扫描线相互间隔，或所述栅扫描线为断续设置从而与所述数据线相互间隔；

覆盖在所述数据线、栅扫描线和栅电极上的栅极绝缘层形成有跨接过孔和源电极过孔，所述跨接过孔的位置对应断续且相邻的所述数据线或栅扫描线的位置，所述源电极过孔的位置对应所述数据线的位置；

所述源电极、漏电极和像素电极采用相同材料同层形成，还同时形成有跨接线，所述漏电极与所述像素电极一体成型，所述源电极通过所述源电极过孔与所述数据线相连，所述跨接线通过所述跨接过孔连接断续且相邻的所述数据线或栅扫描线。

11.根据权利要求10所述的阵列基板，其特征在于，还包括：

所述源电极、漏电极、像素电极和跨接线上覆盖有保护膜层。

12.根据权利要求10或11所述的阵列基板，其特征在于：

所述有源层包括半导体层和掺杂半导体层，且所述源电极和漏电极之间的掺杂半导体层被刻蚀掉形成TFT沟道。

13.根据权利要求12所述的阵列基板，其特征在于：

所述有源层的厚度为500～4500埃米。

14.根据权利要求10或11所述的阵列基板，其特征在于：

所述有源层的材料为氧化物半导体。

15.根据权利要求14所述的阵列基板，其特征在于：

所述氧化物半导体层的材料为氧化铟镓锌。

16.根据权利要求10或11所述的阵列基板，其特征在于：

所述数据线、栅电极和栅扫描线的厚度为500～4000埃米，其材质为铬、钨、钛、钽、钼、铝或铜的任意一种或多种。

17.根据权利要求10或11所述的阵列基板，其特征在于：

所述栅极绝缘层的厚度为1000～4000埃米，其材质为氧化物、氮化物或氧氮化合物。

18.根据权利要求10或11所述的阵列基板，其特征在于：

所述像素电极的厚度为300～600埃米，其材质为铟锡氧化物或铟锌氧化物。

19.根据权利要求10或11所述的阵列基板，其特征在于：

所述跨接过孔的横截面形状为圆形，所述源电极过孔的形状为矩形。

20.根据权利要求11所述的阵列基板，其特征在于：

所述保护膜层的厚度为4000～150000埃米，其材质为有机绝缘材料，所述保护膜层的表面在同一水平面上。

21.根据权利要求11所述的阵列基板，其特征在于：

所述保护膜层的材质为感光有机绝缘材料。

Images