CN102033729A - 一种异构图像拼接方法及其系统 - Google Patents

Abstract

本发明涉及图像拼接技术领域，特别是一种异构图像拼接方法及其系统。一种异构图像拼接方法，对多于一个的像素输入流进行拼接，每个像素输入流先存进帧缓存模块，通过拼接器对缓存子模块中的每帧数据进行拼接，并发送到用户端口，所述方法还包括：(1)对多于一个的显卡产生的图像的像素输入流进行检测，确定速率最慢的像素输入流；(2)根据速率最慢的像素输入流信息，对多个像素输入流进行减少帧率处理，得到多个减帧处理像素输入流；(3)对多个减帧处理像素输入流进行拼接，得到拼接减帧处理图像数据，并发送到用户端口。本发明能有效减少多个像素输入流之间的帧率不一致带来的拼接时出现的屏幕闪动和瞬间花屏等现象。

Description

一种异构图像拼接方法及其系统

技术领域

本发明涉及图像拼接技术领域，特别是一种异构图像拼接方法及其系统。 

背景技术

    在视频领域的多屏显示系统中，通常需要在多显示屏上显示一幅完整的高分辨率和高刷新率的计算机桌面图像，而该高分辨率图像的产生主要有2种技术路线：一种是一台计算机集成一个高分辨率显卡，并由该高分辨率显卡产生该高分辨率图像；另一种则是一台计算机集成多个高分辨率显卡，并且每个显卡都同时产生高分辨率图像，通过外接一个拼接仪器，从而产生一个更大的高分辨率图像。 

其中，第一种方案，在输出高分辨率图像的时候，由于所使用的显卡的工作能力限制的原因，当需要输出的高分辨率图像的分辨率达到一定大小时，只能通过降低图像的刷新率来提高图像的分辨率。 

而第二种方案则通过多个显卡分别产生高分辨率图像，使用外接一个拼接仪器进行图像拼接，从而产生一个分辨率更大的高分辨率图像。这样可以在保持高刷新率的同时产生高分辨率。但是，当需要这些多个显卡中的其中部分显卡产生高分辨率图像的分辨率跟剩余部分显卡产生的高分辨率图像的分辨率不同时，则会出现这些高分辨率图像的刷新率不致。即使显示显卡输出的刷新率都是60Hz，但是实际上会出现部分显卡的刷新率是59.99Hz，而其余部分显卡的刷新率是60.01Hz。在这种情况下，经过一定的时间后，就会出现产生刷新率较快的高分辨率图像的显卡会比产生刷新率较慢的高分辨率图像的显卡多产生一帧图像，从而造成拼接出来的高分辨率的图像出现在显示的时候出现屏幕闪动和瞬间花屏等现象。 

发明内容

本发明的第一个发明目的在于提供一种异构图像拼接方法，以解决现有技术在拼接图像时出现帧率不一致的技术问题。 

为了实现本发明的发明目的，采用的技术方案如下： 

一种异构图像拼接方法，对多于一个的像素输入流进行拼接，每个像素输入流先存进帧缓存模块，帧缓存模块为每个像素输入流设定有独立的缓存子模块，每个像素输入流存放在各自对应的缓存子模块，每个像素输入流的每帧数据都会覆盖各自对应的缓存子模块中上一帧的数据，通过拼接器对缓存子模块中的每帧数据进行拼接，并发送到用户端口，得到一帧拼接后的图像，其特征在于，所述方法还包括：

（1）对多于一个的显卡产生的像素输入流进行检测，检测到第一像素输入流为速率最慢的像素输入流；

（2）第一像素输入流向其对应的第一缓存子模块写入第一像素输入流的一帧数据，其他像素输入流向其对应的其他缓存子模块写入其他像素输入流的一帧数据；

（3）其他像素输入流向其对应的其他缓存子模块写入其他像素输入流的一帧数据后，其他缓存子模块暂停接收其他像素输入流输入的下一帧数据；

（4）第一像素输入流向其对应的第一缓存子模块写入第一像素输入流的第一帧数据后，拼接器取出所有的缓存子模块中的数据进行拼接，得到第一帧拼接后的图像，并发送到用户端口；

（5）经过重发时间，执行步骤（2）。

上述多个像素输入流为多个显卡产生，或者由单个显卡的多个输出端产生。 

作为一种优选方案，所述步骤（5）的一定时间是确保所有的像素输入流只往帧缓存里写入一帧数据所需要的最短时间。 

作为一种优选方案，所述方法还包括： 

步骤（4）中，对多个减帧处理像素输入流进行拼接，对得到的拼接减帧处理图像数据进行帧缓存，经过帧缓存后，发送到用户端口。

作为一种优选方案，所述方法还包括： 

步骤（4）中，根据图像拼接因子对多个减帧处理像素输入流进行拼接，所述的拼接因子用于标识拼接方式是垂直拼接或者水平拼接。

作为进一步的优选方案，所述方法采用两个显卡，两个显卡分别输出第一像素输入流和第二像素输入流，所述方法的具体步骤如下： 

（51）对第一像素输入流和第二像素输入流进行检测，确定速率最慢的像素输入流；

（52）根据速率最慢的像素输入流信息，对第一像素输入流进行减少帧率处理，得到第一减帧处理像素输入流，对第二像素输入流进行减少帧率处理，得到第二减帧处理像素输入流；

（53）对第一减帧处理像素输入流和第二减帧处理像素输入流进行拼接，得到拼接减帧处理图像数据，并发送到用户端口。

作为再进一步的优选方案，所述方法还包括：在步骤（53）中，对第一减帧处理像素输入流和第二减帧处理像素输入流进行拼接，得到拼接减帧处理图像数据，并对拼接减帧处理图像数据进行帧缓存，经过帧缓存后发送到用户端口。 

本发明的第二个发明目的在于提供一种异构图像拼接系统，以实现本发明第一个发明目的所述的异构图像拼接方法。 

为了实现本发明的第二个发明目的，采用的技术方案如下： 

一种异构图像拼接系统，包括多于一个的图像输入设备以及与多个图像输入设备连接的拼接控制器，所述拼接控制器对每个图像输入设备同时产生的像素输入流进行拼接，并发送到用户端口，其特征在于，所述拼接控制器包括依次连接的速率检测模块、减帧模块和拼接子模块；

速率检测模块用于检测多个图像输入设备产生的像素输入流的速率，并找出其中速率最慢的像素输入流，并把该速率最慢的像素输入流信息提供给减帧模块，同时也把经过处理的多个速率检测像素输入流发送给减帧模块；

减帧模块根据速率检测模块提供的信息，对经过速率检测模块处理的多个速率检测像素输入流进行减帧处理，并把经过减帧处理的多个减帧处理像素输入流发送给拼接子模块。

拼接子模块对减帧模块发送过来的多个减帧处理像素输入流进行拼接，并输出拼接减帧处理图像数据到用户端口。 

作为一种优选方案，所述像素输入流经过速率检测模块后把像素输入流输入的先后次序作为包头信息跟像素输入流打包形成新的数据流； 

所述减帧模块包括帧缓存模块，所有的像素输入流都放入帧缓存模块中独立的帧缓存子模块，所述减帧处理是速率最慢的像素输入流在重写时间内对帧缓存子模块进行重写，其余的像素输入流则在所述重写时间内不向帧缓存子模块写入数据；

所述重写时间则是确保所有的像素输入流只往帧缓存里写入一帧所需要的最短时间。

作为一种优选方案，所述系统还包括与拼接控制器连接的拼接帧缓存模块，所述拼接控制器的拼接子模块根据图像拼接因子对多个减帧处理像素输入流进行拼接后输出到帧缓存模块缓存，然后发送给用户端口。 

作为一种优选方案，所述多个图像输入设备为多个显卡或者为单个显卡的多个输出端或者为多个显卡的多个输出端。多个显卡的情况下，每个显卡输出独立的像素输入流，单个显卡多输出端的情况下，每个输出端输出独立的像素输入流，多个显卡多输出端的情况下，每个显卡的每个输出端输出独立的像素输入流。 

本发明能有效减少多个像素输入流之间的帧率不一致带来的拼接时出现的屏幕闪动和瞬间花屏等现象，特别是对拼接高分辨图像具有非常好的效果。 

附图说明

    图1为本发明实施例的拼接技术原理图； 

图2为本发明实施例中拼接控制器的逻辑架构图；

图3为采用多个显卡或单显卡多输出端或多显卡多输出端的拼接技术原理图。

具体实施方式

下面结合附图和具体实施例对本发明做进一步详细的说明。 

如图1所示为本发明技术的总体结构图。 

本发明实施例采用两个显卡进行拼接。本发明实施例为一种双路超高分辨率异构图像拼接系统，包括两个显卡以及与两个显卡连接的拼接控制器，所述拼接控制器对两个显卡同时产生的图像的像素输入流1和像素输入流2进行拼接，并发送到帧缓存模块，然后输出像素流到用户端口。 

如图2所示为本发明实施例中拼接控制器的逻辑架构图。 

所述拼接控制器包括依次连接的速率检测模块、减帧模块和拼接子模块； 

本实施例的具体步骤如下：

步骤一、如图2所示，拼接控制器里的速率检测模块对接收到的高分辨率图像的像素输入流1和像素输入流2等进行速率检测，找出其中速率最慢的像素输入流，并把该速率最慢的像素输入流信息提供给减帧模块，同时也把经过处理的速率检测像素输入流1’ 和速率检测像素输入流2’发送给减帧模块。

   步骤二、如图2所示，拼接控制器里的减帧模块，根据速率检测模块提供的速率最慢的像素输入流信息，对速率检测模块发送过来的速率检测像素输入流1’ 和速率检测像素输入流2’进行适当的减少帧率处理，并把经过减帧处理的减帧处理像素输入流1’’ 和减帧处理像素输入流2’’发送给拼接子模块。 

   步骤三、如图2所示，根据图像拼接因子S，拼接控制器里的拼接子模块对减帧模块发送过来的减帧处理像素输入流1’’和减帧处理像素输入流2’’进行拼接，并把拼接后的高分辨率图像数据输出给帧缓存进行缓存。 

    拼接因子S优选地选择为0或者1，用于表示对减帧处理像素输入流1’’和减帧处理像素输入流2’’进行垂直拼接或者水平拼接。可以使用0表示水平拼接，1表示垂直拼接，也可以使用0表示垂直拼接，1表示水平拼接。 

步骤四、如图1所示，帧缓存把从拼接控制器接收到的拼接后的高分辨率图像数据进行缓存后，发送给后端用户接口，从而完成高分辨率图像的拼接。 

以下为本发明的一个实施例。 

（S1）速率检测模块检测到像素输入流1为速率最慢的像素输入流； 

（S2）速率检测模块对像素输入流1和像素输入流2进行处理，把像素输入流1和像素输入流2输入的先后次序作为包头信息跟像素输入流1和像素输入流2打包形成新的数据流得到速率检测像素输入流1’ 和速率检测像素输入流2’并发送给减帧模块；

（S3）减帧模块设有帧缓存模块，帧缓存模块设有与速率检测像素输入流1’ 和速率检测像素输入流2’分别对应的帧缓存子模块1和帧缓存子模块2，并作如下处理：

速率检测像素输入流1’的第一帧数据与速率检测像素输入流2’的第一帧数据同时输入帧缓存子模块1和帧缓存子模块2 ；

帧缓存子模块2完成接收第一帧数据后，暂停接收第二帧数据；

帧缓存子模块1完成接收第一帧数据后，拼接子模块对帧缓存子模块1的第一帧数据和帧缓存子模块2的第一帧数据进行拼接，得到第一帧拼接图像，通过拼接帧缓存模块缓存后向用户端口输出；

速率检测像素输入流1’的第二帧数据写入帧缓存子模块1，帧缓存子模块2暂不接收速率检测像素输入流2’的第二帧数据；

帧缓存子模块1接收完速率检测像素输入流1’的第二帧数据后，拼接子模块不对数据进行拼接；

速率检测像素输入流1’的第三帧数据与速率检测像素输入流2’的第三帧数据同时输入帧缓存子模块1和帧缓存子模块2；

帧缓存子模块2接收速率检测像素输入流2’的第三帧数据，帧缓存子模块1中速率检测像素输入流1’的第二帧数据被速率检测像素输入流1’的第三帧数据覆盖；

帧缓存子模块2完成接收第一帧数据后，暂停接收第四帧数据；

帧缓存子模块1完成接收第三帧数据后，拼接子模块对帧缓存子模块1的第三帧数据和帧缓存子模块2的第三帧数据进行拼接，得到第三帧拼接图像，通过拼接帧缓存模块进行帧缓存后向用户端口输出。

如上所述，便可较好地实现本发明，上述实施例仅为本发明的较佳实施例，并非用来限定本发明的实施范围；即凡依本发明内容所作的均等变化与修饰，都为本发明权利要求所要求保护的范围所涵盖。例如本实施例采用的是两个显卡的实施方式，但这仅是为了作为演示，实际上本领域技术人员是很容易想到采用多个显卡进行拼接，或者是单个显卡多个输出端进行拼接。如图3所示采用多个显卡或单显卡多输出端或多显卡多输出端与本发明实施例采用两个显卡没有任何实质上的区别。 

Claims (10)

1.一种异构图像拼接方法，对多于一个的像素输入流进行拼接，每个像素输入流先存进帧缓存模块，帧缓存模块为每个像素输入流设定有独立的缓存子模块，每个像素输入流存放在各自对应的缓存子模块，每个像素输入流的每帧数据都会覆盖各自对应的缓存子模块中上一帧的数据，通过拼接器对缓存子模块中的每帧数据进行拼接，并发送到用户端口，得到一帧拼接后的图像，其特征在于，所述方法还包括：

（1）对多于一个的像素输入流进行检测，检测到第一像素输入流为速率最慢的像素输入流；

（2）第一像素输入流向其对应的第一缓存子模块写入第一像素输入流的一帧数据，其他像素输入流向其对应的其他缓存子模块写入其他像素输入流的一帧数据；

（3）其他像素输入流向其对应的其他缓存子模块写入其他像素输入流的一帧数据后，其他缓存子模块暂停接收其他像素输入流输入的下一帧数据；

（4）第一像素输入流向其对应的第一缓存子模块写入第一像素输入流的第一帧数据后，拼接器取出所有的缓存子模块中的数据进行拼接，得到第一帧拼接后的图像，并发送到用户端口；

（5）经过重发时间，执行步骤（2）。

2.根据权利要求1所述的异构图像拼接方法，其特征在于，所述步骤（5）的一定时间是确保所有的像素输入流只往帧缓存里写入一帧数据所需要的最短时间。

3.根据权利要求1所述的异构图像拼接方法，其特征在于，所述方法还包括：

步骤（4）中，对多个减帧处理像素输入流进行拼接，对得到的拼接减帧处理图像数据进行帧缓存，经过帧缓存后，发送到用户端口。

4.根据权利要求1所述的异构图像拼接方法，其特征在于，所述方法还包括：

步骤（4）中，根据图像拼接因子对多个减帧处理像素输入流进行拼接。

5.根据权利要求1～4任一项所述的异构图像拼接方法，其特征在于，所述方法采用两个显卡，两个显卡分别输出第一像素输入流和第二像素输入流，所述方法的具体步骤如下：

（51）对第一像素输入流和第二像素输入流进行检测，确定速率最慢的像素输入流；

（52）根据速率最慢的像素输入流信息，对第一像素输入流进行减少帧率处理，得到第一减帧处理像素输入流，对第二像素输入流进行减少帧率处理，得到第二减帧处理像素输入流；

（53）对第一减帧处理像素输入流和第二减帧处理像素输入流进行拼接，得到拼接减帧处理图像数据，并发送到用户端口。

6.根据权利要求5所述的异构图像拼接方法，其特征在于，所述方法还包括：在步骤（53）中，对第一减帧处理像素输入流和第二减帧处理像素输入流进行拼接，得到拼接减帧处理图像数据，并对拼接减帧处理图像数据进行帧缓存，经过帧缓存后发送到用户端口。

7.一种异构图像拼接系统，包括多于一个的图像输入设备以及与多个图像输入设备连接的拼接控制器，所述拼接控制器对每个图像输入设备同时产生的像素输入流进行拼接，并发送到用户端口，其特征在于，所述拼接控制器包括依次连接的速率检测模块、减帧模块和拼接子模块；

速率检测模块用于检测多个图像输入设备产生的像素输入流的速率，并找出其中速率最慢的像素输入流，并把该速率最慢的像素输入流信息提供给减帧模块，同时也把经过处理的多个速率检测像素输入流发送给减帧模块；

减帧模块根据速率检测模块提供的信息，对经过速率检测模块处理的多个速率检测像素输入流进行减帧处理，并把经过减帧处理的多个减帧处理像素输入流发送给拼接子模块；

拼接子模块对减帧模块发送过来的多个减帧处理像素输入流进行拼接，并输出拼接减帧处理图像数据到用户端口。

8.根据权利要求6所述的异构图像拼接系统，其特征在于：

所述像素输入流经过速率检测模块后把像素输入流输入的先后次序作为包头信息跟像素输入流打包形成新的数据流；

所述减帧模块包括帧缓存模块，所有的像素输入流都放入帧缓存模块中独立的帧缓存子模块，所述减帧处理是速率最慢的像素输入流在重写时间内对帧缓存子模块进行重写，其余的像素输入流则在所述重写时间内不向帧缓存子模块写入数据；

所述重写时间则是确保所有的像素输入流只往帧缓存里写入一帧所需要的最短时间。

9.根据权利要求7所述的异构图像拼接系统，其特征在于，所述系统还包括与拼接控制器连接的拼接帧缓存模块，所述拼接控制器的拼接子模块根据图像拼接因子对多个减帧处理像素输入流进行拼接后输出到帧缓存模块缓存，然后发送给用户端口。

10.根据权利要求7所述的异构图像拼接系统，其特征在于，所述多个图像输入设备为多个显卡或者为单个显卡的多个输出端或者为多个显卡的多个输出端。

Images