[go: up one dir, main page]

CN102024410B - 半导体装置及电子设备 - Google Patents

半导体装置及电子设备 Download PDF

Info

Publication number
CN102024410B
CN102024410B CN201010286279.6A CN201010286279A CN102024410B CN 102024410 B CN102024410 B CN 102024410B CN 201010286279 A CN201010286279 A CN 201010286279A CN 102024410 B CN102024410 B CN 102024410B
Authority
CN
China
Prior art keywords
transistor
wiring
electrically connected
gate
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010286279.6A
Other languages
English (en)
Other versions
CN102024410A (zh
Inventor
小山润
梅崎敦司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102024410A publication Critical patent/CN102024410A/zh
Application granted granted Critical
Publication of CN102024410B publication Critical patent/CN102024410B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Logic Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Vending Machines For Individual Products (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明涉及一种半导体装置及电子设备。可以使被输入到电平转移的信号的振幅电压增大并由电平转移电路输出。具体而言，可以使被输入到电平转移的信号的振幅电压升高并输出。由此，可以使电路(移位寄存电路、解码器电路等)的振幅电压减小，该电路输出被输入到电平转移的信号。由此，可以使该电路的功耗减小。或者，可以使对构成该电路的晶体管施加的电压减小。由此，可以抑制该晶体管的劣化或损坏。

Description

半导体装置及电子设备
技术领域
本发明涉及一种半导体装置及其驱动方法。本发明尤其涉及一种具有形成在与像素部同一衬底上的驱动电路的半导体装置、显示装置、液晶显示装置、发光装置或其驱动方法。或者，本发明涉及一种具有该半导体装置、该显示装置、该液晶显示装置或该发光装置的电子设备。 
背景技术
近年来，对液晶电视等的大型显示装置积极地进行开发。尤其是由于使用具有非单晶半导体的晶体管在与像素部同一衬底上形成栅极驱动电路等的驱动电路的技术极有助于制造成本的降低、可靠性的提高等，所以对该技术积极地进行开发(例如，专利文献1)。 
[专利文献1]日本专利申请公开2004-78172号公报 
然而，如专利文献1所记载那样，对移位寄存电路输入的时钟信号的振幅电压在将移位寄存电路用于扫描线驱动电路时以与被输出到扫描线的栅极信号(也称为扫描信号、选择信号)相同的振幅工作。在实现驱动电路的低功耗化的观点来看，被要求使时钟信号的振幅电压抑制得低。 
发明内容
鉴于上述问题，本发明的一个方式的目的是降低驱动电路的驱动电压且实现驱动电路的低功耗化。 
本发明的一个方式是一种半导体装置，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管。第一晶体管的第一端子电连接于第一布线，第一晶体管的第二端子电连接于第二布线。第二晶体管的第一端子电连接于第三布线，第二晶体管的 第二端子电连接于第二布线。第三晶体管的第一端子电连接于第一布线，第三晶体管的第二端子电连接于第一晶体管的栅极，第三晶体管的栅极电连接于第四布线。第四晶体管的第一端子电连接于第三布线，第四晶体管的第二端子电连接于第一晶体管的栅极，第四晶体管的栅极电连接于第二晶体管的栅极。第五晶体管的第一端子电连接于第五布线，第五晶体管的第二端子电连接于第二晶体管的栅极，第五晶体管的栅极电连接于第六布线。第六晶体管的第一端子电连接于第三布线，第六晶体管的第二端子电连接于第二晶体管的栅极，第六晶体管的栅极电连接于第四布线。 
本发明的一个方式也可以是一种半导体装置，其中对第四布线输入第一信号，从第二布线输出第二信号，第二信号的振幅电压大于第一信号的振幅电压。 
本发明的一个方式也可以是一种半导体装置，其中第一信号是数字信号，第二信号是数字信号，在第一信号是H电平时，第二信号是H电平，而在第一信号是L电平时，第二信号是L电平。 
本发明的一个方式也可以是一种半导体装置，其中第四布线与移位寄存电路电连接。 
另外，在附图中，为便于清楚地说明有时对大小、层的厚度或区域进行夸张的描述。因此，不一定局限于这些尺度。 
另外，在附图中，示意性地示出理想例子，形状或数值等并不局限于附图所示。例如，可以包括制造技术所引起的形状不均匀、误差所引起的形状不均匀、杂波所引起的信号、电压或电流的不均匀或者定时(timing)偏差所引起的信号、电压或电流的不均匀等。 
另外，在很多情况下，术语用来描述特定的实施方式等，但是本发明的一个方式不应被解释为受限于术语的解释。 
另外，没有被定义的术语(包括专门用语或学术用语等科技术语)可以表示与普通的本领域技术人员所理解的一般意思相同的意思。由词典等定义的词句优选被解释为不与有关技术的背景产生矛盾的意思。 
本发明的一个方式可以降低驱动电路的驱动电压且实现低功耗化。 
附图说明
图1是实施方式1中的半导体装置的电路图的一个例子； 
图2是说明实施方式1中的半导体装置的工作的图的一个例子； 
图3A和3B是说明实施方式1中的半导体装置的工作的示意图的一个例子； 
图4A和4B是说明实施方式1中的半导体装置的工作的示意图的一个例子； 
图5A和5B是实施方式1中的半导体装置的电路图的一个例子； 
图6A和6B是实施方式1中的半导体装置的电路图的一个例子； 
图7A和7B是实施方式1中的半导体装置的电路图的一个例子； 
图8A和8B是实施方式1中的半导体装置的电路图的一个例子； 
图9A和9B是实施方式1中的半导体装置的电路图的一个例子； 
图10A和10B是实施方式1中的半导体装置的电路图的一个例子； 
图11是实施方式2中的半导体装置的电路图的一个例子； 
图12是说明实施方式2中的半导体装置的工作的时序图的一个例子； 
图13A至13C是说明实施方式2中的半导体装置的工作的时序图的一个例子； 
图14是说明实施方式2中的半导体装置的工作的时序图的一个例子； 
图15是实施方式2中的半导体装置的电路图的一个例子； 
图16是说明实施方式2中的半导体装置的工作的时序图的一个例子； 
图17A至17E是实施方式3中的显示装置的框图的一个例子和像素的电路图的一个例子； 
图18A至18D是实施方式4中的半导体装置的电路图的一个例子、 说明半导体装置的工作的时序图的一个例子以及显示装置的框图的一个例子； 
图19A至19C是实施方式5中的半导体装置的截面图的一个例子； 
图20A至20C是实施方式6中的显示装置的俯视图的一个例子和截面图的一个例子； 
图21A至21E是示出实施方式7中的半导体装置的制造工序的图的一个例子； 
图22A至22H是说明实施方式8中的电子设备的图的一个例子； 
图23A至23H是说明实施方式8中的电子设备的图的一个例子。 
具体实施方式
以下，参照附图说明实施方式。但是，实施方式可以以多个不同方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。在以下所说明的结构中，在不同附图之间共同使用同一附图标记表示同一部分或具有同样功能的部分，省略该同一部分或具有同样功能的部分的详细说明。 
另外，在某一个实施方式中所说明的内容(也可以是其一部分的内容)对于该实施方式所说明的其他内容(也可以是其一部分的内容)和/或在一个或多个其他实施方式中所说明的内容(也可以是其一部分的内容)可以进行应用、组合或置换等。 
另外，第一、第二、第三等词句是用来区分描述各种因素、构件、区域、层、领域的词句。因此，第一、第二、第三等词句不是限定因素、构件、区域、层、领域等的个数的词句。再者，例如，可以用“第二”或“第三”等替换“第一”。 
实施方式1 
在本实施方式中说明半导体装置的一个例子以及该半导体装置的 驱动方法的一个例子。尤其说明电平转移电路的一个例子以及该电平转移电路的驱动方法的一个例子。 
首先，说明本实施方式的半导体装置的一个例子。 
图1示出半导体装置的一个例子。电路100包括电路110及电路120。电路110与布线11、布线13、布线14、布线16以及电路120连接。电路120与布线11、布线12、布线15、布线16以及电路110连接。但是，本实施方式的一个例子不局限于此。例如，电路100、电路110及电路120根据其结构可以与各种布线连接。 
电路110具有晶体管111及晶体管112。电路120具有晶体管121、晶体管122、晶体管123以及晶体管124。晶体管121的第一端子连接于布线15，晶体管121的第二端子连接于布线12。晶体管122的第一端子连接于布线16，晶体管122的第二端子连接于布线12。晶体管123的第一端子连接于布线15，晶体管123的第二端子连接于晶体管121的栅极，晶体管123的栅极连接于布线11。晶体管124的第一端子连接于布线16，晶体管124的第二端子连接于晶体管121的栅极，晶体管124的栅极连接于晶体管122的栅极。晶体管111的第一端子连接于布线14，晶体管111的第二端子连接于晶体管122的栅极，晶体管111的栅极连接于布线13。晶体管112的第一端子连接于布线16，晶体管112的第二端子连接于晶体管122的栅极，晶体管112的栅极连接于布线11。 
另外，将晶体管111的第二端子、晶体管112的第二端子、晶体管122的栅极以及晶体管124的栅极的连接部分称作节点A。将晶体管121的栅极、晶体管123的第二端子以及晶体管124的第二端子的连接部分称作节点B。 
另外，晶体管111、晶体管112以及晶体管121至124都是N沟道型。N沟道型的晶体管当栅极和源极之间的电位差高于阈值电压时导通。由此，本实施方式的半导体装置可以由使用非晶半导体、微晶半导体、氧化物半导体或有机半导体等的晶体管构成。尤其优选由使用氧化物半导体的晶体管构成本实施方式的半导体装置。这是因为通过 使用氧化物半导体作为半导体层可以提高晶体管的迁移率的缘故。由此，可以容易将本实施方式的半导体装置用于分辨率高的显示装置或大型的显示装置。但是，本实施方式的一个例子不局限于此。例如，晶体管111、晶体管112以及晶体管121至124都可以是P沟道型。P沟道型晶体管当栅极和源极之间的电位差低于阈值电压时导通。 
此外，晶体管是指包括栅极、漏极以及源极的至少具有三个端子的元件。在漏极(漏区或漏电极)和源极(源区或源电极)之间具有沟道区，电流能够流过漏区、沟道区以及源区。在此，因为源极和漏极根据晶体管的结构或工作条件等而更换，因此很难限定哪个是源极哪个是漏极。因此，有时不将用作源极的区域及用作漏极的区域称为源极或漏极。在此情况下，作为一个例子，有时将源极和漏极中的一方记为第一端子、第一电极或第一区，并将源极和漏极中的另一方记为第二端子、第二电极或第二区。 
此外，当明确地记载“X和Y连接”时，包括如下情况：X和Y电连接；X和Y在功能上连接；以及X和Y直接连接。在此，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。因此，还包括附图或文章所示的连接关系以外的连接关系，而不局限于规定的连接关系例如附图或文章所示的连接关系。 
对布线14输入电压VDD1。电压VDD1为恒定电压，且大于接地电压。由此，布线14具有电源线或正电源线的功能。对布线15输入电压VDD2。电压VDD2为恒定电压，且大于电压VDD1。由此，布线15具有电源线或正电源线的功能。对布线16输入电压VSS。电压VSS为恒定电压，且小于电压VDD1。由此，布线16具有电源线或负电源线的功能。但是，本实施方式的一个例子不局限于此。例如，可以对布线14、布线15及/或布线16输入信号。在此情况下，布线14、布线15及/或布线16可以具有信号线的功能。作为另一个例子，电压VSS可以大致等于接地电压。由此，布线16可以具有接地线或地线等的功能。 
对布线11输入信号IN1。信号IN1是数字信号。并且，信号IN1的H电平的电位大致是VDD1，信号IN1的L电平的电位大致是VSS。 由此，布线11具有信号线的功能。对布线13输入信号IN2。信号IN2是数字信号。并且，信号IN2的H电平的电位大致是VDD1，信号IN2的L电平的电位大致是VSS。由此，布线13具有信号线的功能。但是，本实施方式的一个例子不局限于此。例如，可以对布线13输入电压(例如电压VDD1或电压VDD2)。由此，由于可以省略信号IN2，所以可以减少信号及布线的数量。再者，可以减少功耗。 
从布线12输出信号OUT。信号OUT是数字信号，且是电路100的输出信号。并且，信号OUT的H电平的电位大致是VDD2，信号OUT的L电平的电位大致是VSS。换言之，信号OUT的振幅电压大于信号IN1的振幅电压。由此，布线12具有信号线的功能。 
接着，说明本实施方式的半导体装置的工作的一个例子。 
图2是说明本实施方式的半导体装置的工作的图的一个例子。本实施方式的半导体装置组合信号IN1及信号IN2的H电平和L电平，可以实现第一至第四工作。以下说明第一至第四工作。但是，本实施方式的一个例子不局限于此。例如，通过使布线14、布线15及/或布线16的电位改变，本实施方式的半导体装置可以进行更多种工作。 
首先，说明第一工作(参照图3A)。在第一工作中，信号IN1成为H电平，而信号IN2成为L电平。由此，由于晶体管111截止，晶体管112导通，所以节点A与布线16处于导电状态。于是，由于对节点A供应布线16的电位(电压VSS)，所以节点A的电位(记为电位Va)大致是VSS。由此，晶体管124截止。此时，由于晶体管123导通，所以节点B与布线15处于导电状态。于是，由于对节点B供应布线15的电位(例如电压VDD2)，所以节点B的电位(记为电位Vb)开始上升。然后，当节点B的电位成为VSS+Vth121(Vth121：晶体管121的阈值电压)时，晶体管121导通。此时，由于晶体管122截止，所以布线12与布线15处于导电状态。于是，对布线12供应布线15的电位(例如电压VDD2)，布线12的电位(信号OUT)开始上升。然后，节点B的电位和布线12的电位还继续上升。然后，节点B的电位成为从晶体管123的栅极的电位(电压VDD1)减去晶体管123的阈值电压 (Vth123)的值。于是，由于晶体管123截止，所以布线15与节点B处于非导电状态。由此，节点B成为浮动状态。此时，布线12的电位继续上升。由此，节点B的电位因晶体管121的栅极和第二端子之间的寄生电容从VDD1-Vth123进一步上升。然后，节点B的电位成为VDD2+Vth121+V1(V1：正数)。这是所谓自举(bootstrap)工作。由此，布线12的电位可以上升到VDD2。通过上述步骤，信号OUT成为H电平。 
接着，说明第二工作(参照图3B)。在第二工作中，信号IN1成为L电平，而信号IN2成为H电平。由此，由于晶体管111导通，晶体管112截止，所以节点A与布线14处于导电状态。于是，由于对节点A供应布线14的电位(电压VDD1)，所以节点A的电位上升。然后，节点A的电位成为从晶体管111的栅极的电位(H电平的信号IN2)减去晶体管111的阈值电压(Vth111)的值(VDD1-Vth111)。于是，晶体管111截止，并且布线14与节点A处于非导电状态。由此，节点A成为浮动状态，且节点A的电位大致维持为VDD1-Vth111。由此，晶体管124导通。此时，由于晶体管123截止，所以节点B与布线16处于导电状态。于是，由于对节点B供应布线16的电位(电位VSS)，所以节点B的电位大致是VSS。由此，晶体管121截止。此时，由于晶体管122导通，所以布线12与布线16处于导电状态。于是，对布线12供应布线16的电位(电压VSS)，布线12的电位(信号OUT)大致是VSS。通过上述步骤，信号OUT成为L电平。 
接着，说明第三工作(参照图4A)。在第三工作中，信号IN1成为H电平，而信号IN2成为H电平。由此，由于晶体管111导通，晶体管112导通，所以节点A与布线14及布线16处于导电状态。于是，由于对节点A供应布线14的电位(电压VDD1)及布线16的电位(电压VSS)，所以节点A的电位成为VSS和VDD1之间的值。晶体管111的电流供应能力和晶体管112的电流供应能力决定该节点A的电位。在此，晶体管112的电流供应能力比晶体管111的电流供应能力大。由此，优选地是，节点A的电位比VDD1的值更接近VSS的值。更优选地是，节点 A的电位低于VSS+Vth124(Vth124：晶体管124的阈值电压)或VSS+Vth122(Vth122：晶体管122的阈值电压)。由此，晶体管124截止。此时，由于晶体管123导通，所以节点B与布线15处于导电状态。于是，对节点B供应布线15的电位(例如电压VDD2)，节点B的电位(电位Vb)开始上升。然后，当节点B的电位成为VSS+Vth121(Vth121：晶体管121的阈值电压)时，晶体管121导通。此时，由于晶体管122截止，所以布线12与布线15处于导电状态。于是，对布线12供应布线15的电位(例如电压VDD2)，布线12的电位(信号OUT)开始上升。然后，节点B的电位和布线12的电位还继续上升。然后，节点B的电位成为从晶体管123的栅极的电位(电压VDD1)减去晶体管123的阈值电压(Vth123)的值。于是，由于晶体管123截止，所以布线15与节点B处于非导电状态。由此，节点B成为浮动状态。此时，布线12的电位继续上升。由此，节点B的电位因晶体管121的栅极和第二端子之间的寄生电容从VDD1-Vth123进一步上升。然后，节点B的电位成为VDD2+Vth121+V1(V1：正数)。这是所谓自举工作。由此，布线12的电位可以上升到VDD2。通过上述步骤，信号OUT成为H电平。 
接着，说明第四工作(参照图4B)。在第四工作中，信号IN1成为L电平，而信号IN2成为L电平。由此，由于晶体管111截止，晶体管112截止，所以节点A成为浮动状态。于是，由于对节点A的电位维持第四工作之前的状态。例如，在第四工作之前进行第一工作或第三工作，在此情况下，节点A的电位大致是VSS。另一方面，在第四工作之前进行第二工作，在此情况下，节点A的电位成为VDD1-Vth111。在此，在第四工作之前进行第二工作。由此，节点A的电位大致维持为VDD1-Vth111。由此，晶体管124导通。此时，由于晶体管123截止，所以节点B与布线16处于导电状态。于是，由于对节点B供应布线16的电位(电压VSS)，所以节点B的电位大致是VSS。由此，晶体管121截止。此时，由于晶体管122导通，所以布线12与布线16处于导电状态。于是，对布线12供应布线16的电位(电压VSS)，布线12的电位(信号OUT)大致是VSS。通过上述步骤，信号OUT成为L电平。 
如上所述，本实施方式的半导体装置可以使信号IN1的振幅电压增大来输出。具体而言，使信号IN1的振幅电压升高来输出。由此，可以使对本实施方式的半导体装置输出信号IN1的电路(移位寄存电路、解码器电路等)的振幅电压减小。由此，可以使该电路的功耗小。或者，可以使对构成该电路的晶体管施加的电压减小。由此，可以抑制该晶体管的劣化或损坏。 
或者，可以使信号OUT的反相的时序与信号IN1的反相的时序大致一致。由此，不需要对布线12设置反相器电路等。由此，可以减少功耗、缩小电路的规模或缩小布局面积。 
此外，在第一工作中，通过在信号IN1是H电平时，使信号IN2成为L电平，可以防止布线14和布线16之间的贯穿电流。由此，可以减少功耗。 
注意，在此说明了第一工作至第四工作，但是本实施方式的半导体装置不必需要进行这些所有工作。本实施方式的半导体装置可以从这些多个工作仅选择需要的工作，而进行该选择的工作。 
下面，在本实施方式的半导体装置中说明与图1不同的结构。 
首先，如图5A及5B所示，在图1所示的半导体装置中，晶体管111的第一端子可以连接到与布线14不同的布线。图5A示出晶体管111的第一端子与布线15连接时的半导体装置的一个例子。由此，可以省略电压VDD1。或者，由于可以使晶体管111的源极和漏极之间的电位差(Vds)增大，所以可以使节点A的电位的上升时间短。图5B示出晶体管111的第一端子与布线13连接时的半导体装置的一个例子。由此，可以省略电压VDD1。或者，由于可以对晶体管111施加反偏压，所以可以抑制晶体管111的劣化。但是，本实施方式的一个例子不局限于此。例如，晶体管111的第一端子可以与信号IN1的反相信号被输入的布线连接。 
接着，如图6A和6B所示，在图1及图5A和5B所示的半导体装置中，晶体管111的栅极可以与布线13不同的布线连接。图6A示出晶体管111的栅极与布线15连接时的半导体装置的一个例子。由此， 可以省略信号IN2。由此，可以减少功耗。图6B示出晶体管111的栅极与布线14连接时的半导体装置的一个例子。由此，可以省略信号IN2。由此，可以减少功耗。但是，本实施方式的一个例子不局限于此。例如，晶体管111的栅极可以与信号IN1的反相信号被输入的布线连接。 
接着，如图7A所示，在图1、图5A和5B以及图6A和6B所示的半导体装置中，晶体管111的第一端子可以连接到与布线14不同的布线，并且晶体管111的栅极可以连接到与布线13不同的布线。图7A示出晶体管111的第一端子连接到布线13，并且晶体管111的栅极连接到布线14时的半导体装置的一个例子。由此，在第二工作中，可以使节点A的电位上升，在第四工作中，可以使节点A的电位减少。由此，在第二工作中晶体管122及晶体管124导通，在第四工作中晶体管122及晶体管124截止。像这样，可以使晶体管122及晶体管124导通的时间变短。由此，可以抑制晶体管122及晶体管124的劣化。 
接着，如图7B及图8A所示，在图1、图5A和5B、图6A和6B以及图7A所示的半导体装置中，晶体管123的第一端子可以连接到与布线15不同的布线。图7B示出晶体管123的第一端子连接到布线13B时的半导体装置的一个例子。对布线13B输入信号IN2B。信号IN2B是信号IN2的反相信号。由此，由于可以对晶体管123施加反偏压，所以可以抑制晶体管的劣化。图8A示出晶体管123的第一端子连接到布线11时的半导体装置的一个例子。由此，在第二工作及第四工作中，可以使对晶体管123施加的源极和漏极之间的电位差(Vds)减小。由此，可以抑制晶体管123的劣化。或者，可以使晶体管123的截止电流减小，并可以减少功耗。但是，本实施方式的一个例子不局限于此。例如，晶体管123的第一端子可以与布线14连接。 
此外，如图8B所示，在晶体管123的第一端子连接到布线11时，晶体管123的栅极可以连接到与布线11不同的布线。图8B示出晶体管123的栅极连接到布线14时的半导体装置的一个例子。但是，本实施方式的一个例子不局限于此。晶体管123的栅极可以连接到布线15、 被输入信号IN2的反相信号的布线或被输入与信号IN2不同的相位的信号的布线等。 
接着，如图9A所示，在图1、图5A和5B、图6A和6B、图7A和7B以及图8A和8B所示的半导体装置中，在晶体管121的栅极和第二端子之间可以设置电容元件125。由此，在第一工作及第二工作中，可以使节点B的电位进一步上升。由此，由于可以使在晶体管121的栅极和源极之间的电位差(Vgs)增大，所以可以使信号OUT的上升时间变短。 
接着，如图9B所示，在图1、图5A和5B、图6A和6B、图7A和7B、图8A和8B以及图9A所示的半导体装置中，可以在节点A和布线16之间设置电容元件126。由此，在第四工作中，由于可以抑制节点A的电位的变动、节点A的杂波等，所以可以容易维持节点A的电位。但是，本实施方式的一个例子不局限于此。例如，电容元件126可以连接在节点A和与布线16不同的布线(例如，布线13、布线14或布线15等)之间。尤其是通过将电容元件126连接在节点A和布线13之间，可以使节点A的电位与信号IN2同步并变动。由此，可以使晶体管122及晶体管124导通的时间变短。 
接着，如图10A所示，在图1、图5A和5B、图6A和6B、图7A和7B、图8A和8B以及图9A和9B所示的半导体装置中，各晶体管等可以连接到不同的布线。图10A示出晶体管112的第一端子、晶体管124的第二端子、晶体管122的第二端子连接到不同的布线时的半导体装置的一个例子。布线16分割为布线16A至布线16C的多个布线。晶体管112的第一端子、晶体管124的第二端子以及晶体管122的第二端子分别连接到布线16A、布线16B、布线16C。但是，本实施方式的一个例子不局限于此。例如，晶体管121的第一端子和晶体管123的第一端子也可以连接到不同的布线。在此情况下，布线15可以分割为两个布线。 
接着，如图10B所示，在图1、图5A和5B、图6A和6B、图7A和7B、图8A和8B、图9A和9B以及图10A所示的半导体装置中，晶 体管可以代替电阻元件、二极管、电容元件等。图10B示出将晶体管111代替二极管111d时的半导体装置。二极管111d的一方的电极(例如阳极)连接到布线13，并且另一方的电极(例如阴极)连接到节点A。但是，本实施方式的一个例子不局限于此。例如，晶体管111可以代替电阻元件。该电阻元件可以连接在布线13至15的任一个和节点A之间。作为另一个例子，晶体管123可以代替二极管，该二极管的一方电极(例如阳极)连接到布线11，并且另一方的电极(例如阴极)连接到节点B。作为另一个例子，二极管可以使用二极管连接的晶体管。 
接着，说明各电路的功能的一个例子及各晶体管的功能的一个例子。 
首先，电路100具有使信号IN1的振幅电压增大的功能。或者，电路100具有使信号IN1的H电平的电位上升的功能。或者，电路100具有在信号IN1反相时，使信号OUT反相的功能。或者，电路100具有在信号IN1成为H电平时，使信号OUT成为H电平的功能。或者，电路100具有在信号IN1成为L电平时，使信号OUT成为L电平的功能。像这样，电路100具有电平转移电路的功能。 
此外，通过使电压VDD2小于电压VDD1，可以使信号OUT的H电平的电位低于信号IN1或信号IN2的H电平的电位。在此情况下，电路100具有使信号IN1的振幅电压变小的功能。 
接着，电路110具有使信号IN1反相的功能。或者，电路110具有在信号IN1成为H电平时，减少节点A的电位的功能。或者，电路110具有在信号IN1成为L电平时，使节点A的电位上升的功能。或者，电路110具有使节点A为浮动状态的功能。像这样，电路110具有反相器电路的功能。 
接着，电路120具有使信号IN1的振幅电压增大的功能。或者，电路120具有使信号IN1的H电平的电位上升的功能。或者，电路120具有在信号IN1反相时，使信号OUT反相的功能。或者，电路120具有在信号IN1成为H电平时，使信号OUT成为H电平的功能。或者，电路120具有在信号IN1成为L电平时，使信号OUT成为L电平的功能。像这样，电路120具有电平转移电路的功能。
接着，晶体管111具有控制布线14与节点A之间的导电状态的功能。或者，晶体管111具有控制将布线14的电位供应到节点A的时序的功能。或者，晶体管111具有控制使节点A的电位上升的功能。或者，晶体管111具有控制使节点A为浮动状态的时序的功能。像这样，晶体管111具有开关的功能。 
接着，晶体管112具有控制布线16与节点A之间的导电状态的功能。或者，晶体管112具有控制将布线16的电位供应到节点A的时序的功能。或者，晶体管112具有控制减少节点A的电位的时序的功能。像这样，晶体管112具有开关的功能。 
接着，晶体管121具有控制布线15与布线12之间的导电状态的功能。或者，晶体管121具有控制将布线15的电位供应到布线12的时序的功能。或者，晶体管121具有控制使布线12的电位上升的时序的功能。或者，晶体管121具有控制进行自举工作的时序的功能。或者，晶体管121具有控制使节点B的电位上升的时序的功能。像这样，晶体管121具有开关的功能。 
接着，晶体管122具有控制布线16与布线12之间的导电状态的功能。或者，晶体管122具有控制将布线16的电位供应到布线12的时序的功能。或者，晶体管122具有控制使布线12的电位减少的时序的功能。像这样，晶体管122具有开关的功能。 
接着，晶体管123具有控制布线15与节点B之间的导电状态的功能。或者，晶体管123具有控制将布线14的电位供应到节点B的时序的功能。或者，晶体管123具有控制上升节点B的电位的时序的功能。或者，晶体管123具有控制使节点B为浮动状态的时序的功能。像这样，晶体管123具有开关的功能。 
接着，晶体管124具有控制布线16与节点B之间的导电状态的功能。或者，晶体管124具有控制将布线16的电位供应到节点B的时序的功能。或者，晶体管124具有控制减少节点B的电位的时序的功能。像这样，晶体管124具有开关的功能。 
接着，说明各晶体管的沟道宽度的一个例子。 
首先，晶体管121的沟道宽度优选大于晶体管111、晶体管112及晶体管122至124的沟道宽度。换言之，优选在电路100所具有的晶体管中晶体管121的宽度最大。这是因为晶体管121起使布线12驱动的作用，需要较大的驱动能力的缘故。另外，晶体管121的沟道宽度优选为晶体管123的沟道宽度的2倍以上且10倍以下。更优选为3倍以上且8倍以下。进一步优选为4倍以上且6倍以下。 
接着，晶体管122的沟道宽度优选大于晶体管111、晶体管112、晶体管123以及晶体管124的沟道宽度。这是因为晶体管122起使布线12驱动的作用，需要较大的驱动能力的缘故。另外，晶体管122的沟道宽度优选为晶体管124的沟道宽度的2倍以上且30倍以下。更优选为4倍以上且15倍以下。进一步优选为6倍以上且10倍以下。 
另外，晶体管122的沟道宽度可以大于晶体管121的沟道宽度。 
晶体管123的沟道宽度优选大于晶体管124的沟道宽度。这是因为在第一工作及第三工作中，即使因定时偏差引起晶体管123和晶体管124同时导通，也可以使节点B的电位上升的缘故。晶体管123的沟道宽度优选为晶体管124的沟道宽度的1.5倍以上且10倍以下。更优选为2倍以上且8倍以下。进一步优选为2.5倍以上且5倍以下。 
另外，可以由晶体管的沟道宽度来控制晶体管的电流供应能力。具体而言，晶体管的沟道宽度越大，晶体管的电流供应能力越提高。但是，控制晶体管的电流供应能力的因素不局限于晶体管的沟道宽度。例如，可以由晶体管的沟道长度或晶体管的栅极和源极之间的电位差(Vgs)来控制电流供应能力。具体而言，晶体管的沟道长度越小，晶体管的电流供应能力越提高。而且，晶体管的栅极和源极之间的电位差(Vgs)越大，晶体管的电流供应能力越提高。另外，通过使用多栅极晶体管，可以降低电流供应能力。 
如上所述，存在有多个控制晶体管的电流供应能力的方法。由此，以下，在作为控制晶体管的电流供应能力的方法，例示出控制沟道宽度的方法时，可以将该“沟道宽度”的词句替换为“沟道长度”或“晶 体管的栅极和源极之间的电位差(Vgs)”等的词句。 
实施方式2 
在本实施方式中说明半导体装置的一个例子及该半导体装置的驱动方法的一个例子。本实施方式的半导体装置具有实施方式1的半导体装置。 
首先，说明本实施方式的半导体装置的一个例子。 
图11示出本实施方式的半导体装置的一个例子。图11所示的半导体装置具有电路300、电路400及电路500。电路400具有电路401_1至401_m(m是自然数)。作为电路401_1至401_m，分别可以使用实施方式1所述的半导体装置。在图11中，作为电路401_1至401_m，分别使用图1所示的半导体装置。电路500具有电路501及电路502。 
电路300连接到布线21_1至21_m、布线23、布线24_1至24_4、布线25以及布线27。电路400连接到布线21_1至21_m、布线22_1至22_m、布线24_1至24_4、布线25、布线26以及布线27。电路401_i(i是1至m中的任一个)连接到布线21_i、布线22_i、布线24_1至24_4中的任一个、布线25、布线26以及布线27。在电路401_i中，布线11、布线12、布线13、布线14、布线15以及布线16分别连接到布线布线21_i、布线22_i、布线24_1至24_4中的任一个、布线25、布线26以及布线27。电路500连接到布线23、布线24_1至24_4、布线25、布线26以及布线27。电路501连接到布线23以及布线24_1至24_4，并且电路502连接到布线25、布线26以及布线27。 
假设电路401_i连接到布线24_1。此时，在很多情况下，电路401_i+1、电路401_i+2、电路401_i+3分别连接到布线24_2、布线24_3、布线24_4。或者，电路401_i-3、电路401_i-2、电路401_i-1分别连接到布线24_2、布线24_3、布线24_4。 
另外，电路401_i优选连接到如下布线，即在布线24_1至24_4中在信号SOUTi为H电平的期间其电位成为L电平的布线。由此，可以省略晶体管111和晶体管112同时导通的期间。由此，可以实现减 少功耗。 
电路500具有控制对电路300及电路400供应信号或电压等的时序的功能。电路500具有控制电路300及电路400工作的时序的功能。换言之，电路500具有控制器的功能。 
电路501具有对布线23、布线24_1、布线24_2、布线24_3以及布线24_4分别输出信号SP、信号CK1、信号CK2、信号CK3、信号CK4的时序的功能。换言之，电路501具有信号生成电路(或者也称为时序发生器)的功能。由此，电路501可以具有开关、二极管、晶体管、振荡电路、时钟发生器、PLL电路及/或分频电路等。 
如图12所示，在很多情况下，信号SP、信号CK1、信号CK2、信号CK3以及信号CK4是数字信号。这些信号的H电平的电位大致是VDD1，并且L电平的电位大致是VSS。信号SP具有起始脉冲(或者也称为水平同步信号、垂直同步信号)的功能。由此，布线23具有信号线(或者也称为起始信号线)的功能。信号CK1至CK4分别具有时钟信号的功能。信号CK1至CK4的每个相位错开1/4周期(90°)。由此，布线24_1至24_4具有时钟信号线(或者也称为信号线)的功能。 
另外，如图12所示，信号CK1至CK4是平衡信号。平衡信号是在一个周期中信号成为H电平的期间和信号成为L电平的期间具有大致相同长度的信号。但是，本发明的一个例子不局限于此。例如，如图13A所示，信号CK1至CK4可以是不平衡信号。不平衡信号是指信号成为H电平的期间和信号成为L电平的期间具有不同长度的信号。另外，在此，不同是指大致相同的情况的范围以外的范围。 
另外，如图13B及13C所示，本实施方式的半导体装置可以使用单相的时钟信号。在此情况下，时钟信号既可以是如图13B所示那样的平衡信号，也可以是如图13C所示那样的不平衡信号。但是，本实施方式的一个例子不局限于此。例如，作为本实施方式的半导体装置可以使用三相的时钟信号或五相以上的时钟信号。 
电路502具有对布线25、布线26以及布线27分别输出电压VDD1、电压VDD2、电压VSS的功能。换言之，电路502具有电源电路(或也 称为调节器)的功能。由此，布线25具有电源线或正电源线的功能。布线27具有电源线、负电源线、接地线或地线等的功能。由此，电路502可以具有开关、晶体管、电容元件、线圈、二极管、调节器、DCDC转换器及/或升压电路等。 
另外，电路500、电路501以及电路502根据电路300及电路400的结构可以对电路300及电路400供应各种信号或各种电压。 
电路300具有控制根据从电路500供应的信号及电压(例如，信号SP、信号CK1至CK4、电压VDD1及电压VSS)输出信号SOUT1至SOUTm的时序的功能。在很多情况下，信号SOUT1至SOUTm是数字信号，其H电平的电位大致是VDD1，其L电平的电位大致是VSS。电路300具有按顺序使信号SOUT1至SOUTm成为H电平的功能。换言之，电路300具有移位寄存电路的功能。但是，本实施方式的一个例子不局限于此。例如，电路300可以具有任意顺序使信号SOUT1至SOUTm成为H电平的功能。由此，电路300可以具有解码器电路的功能。 
另外，信号SOUT1至SOUTm分别通过布线21_1至21_m输入到电路400。例如，信号SOUTi通过布线21_i输入到电路401_i。由此，布线21_1至21_m分别具有信号线的功能。 
另外，在图12所示的时序图中，信号SOUTi成为H电平的期间的一部分与信号SOUTi-1成为H电平的期间的一部分重叠。并且，信号SOUTi成为H电平的期间的一部分和信号SOUTi+1成为H电平的期间的一部分重叠。由此，可以增长信号SOUT1至SOUTm成为H电平的期间。因此，可以使电路300的驱动频率降低，并可以减少功耗。但是，本实施方式的一个例子不局限于此。例如，如图13A至13C所示，可以使信号SOUT1至SOUTm分别成为H电平的期间不重叠。 
电路400具有控制根据从电路300供应的信号(例如信号SOUT1至SOUTm)以及从电路500供应的信号及电压(例如信号CK1至CK4、电压VDD1、电压VDD2及电压VSS)输出信号BOUT1至BOUTm的时序的功能。在很多情况下，信号BOUT1至BOUTm是数字信号，其H电平大致是VDD2，其L电平的电位大致是VSS。信号BOUT1至BOUTm反相的 时序与信号SOUT1至SOUTm反相的时序大致相同。换言之，电路400具有使信号SOUT1至SOUTm的振幅电压增大的功能。 
接着，说明本实施方式的半导体装置的工作的一个例子。 
图14是电路401_i的时序图的一个例子。在图14中示出信号SOUTi、信号CK、电路401_i的节点A的电位、电路401_i的节点B的电位以及信号BOUTi。信号CK是信号CK1至CK4中的任一个。信号CK是在CK1至CK4中当信号SOUTi成为H电平时成为L电平的信号。图14所示的时序图具有期间Ta、期间Tb及期间Tc。在图14所示的时序图中，除了期间Ta以外还按顺序配置期间Tb和期间Tc。 
另外，信号SOUTi对应于图2所示的信号IN1。信号CK对应于图2所示的信号IN2。信号BOUTi对应于图2所示的信号OUT。 
首先，在期间Ta中，信号SOUTi成为H电平，信号CK成为L电平。然后，电路400_i进行第一工作。由此，信号BOUTi成为H电平。像这样，可以使信号SOUTi的H电平的电位从VDD1上升到VDD2。 
接着，在期间Tb中，信号SOUTi成为L电平，信号CK成为H电平。然后，电路400_i进行第二工作。由此，信号BOUTi成为L电平。 
接着，在期间Tc中，信号SOUTi维持L电平，信号CK成为L电平。然后，电路400_i进行第四工作。再者，由于在期间Tc之前的期间是期间Tb，所以电位Va维持VDD1-Vth111。由此，信号BOUTi维持L电平。 
如上所述，本实施方式的半导体装置可以使电路300的输出信号的振幅电压增大来输出。由此，可以使电路300的振幅电压缩小。由此，可以减少电路300的功耗。 
或者，在很多情况下，电路401_1至401_m分别进行第一工作、第二工作、第四工作的任一个。由此，由于没有晶体管111和晶体管112同时导通的期间，所以可以减少功耗。 
接着，说明电路300的一个例子。 
图15示出电路300的一个例子。电路300具有电路310_1至310_m。电路310_i连接到布线21_i、21_i-1、布线21_i+2、布线24_1至24_4 中的任何三个、布线25及布线27。但是，在很多情况下，电路310_1连接到布线23代替布线21_i-1。 
电路310_1至310_m分别具有晶体管311、晶体管312、晶体管313、晶体管314、晶体管315、晶体管316、晶体管317、晶体管318以及晶体管319。晶体管311的第一端子连接到布线33，晶体管311的第二端子连接到布线32。晶体管312的第一端子连接到布线37，晶体管312的第二端子连接到布线32，晶体管312的栅极连接到布线35。晶体管313的第一端子连接到布线37，晶体管313的第二端子连接到布线32。晶体管314的第一端子连接到布线37，晶体管314的第二端子连接到晶体管311的栅极，晶体管314的栅极连接到晶体管313的栅极。晶体管315的第一端子连接到布线36，晶体管315的第二端子连接到晶体管311的栅极，晶体管315的栅极连接到布线31。晶体管316的第一端子连接到布线36，晶体管316的第二端子连接到晶体管313的栅极，晶体管316的栅极连接到布线38。晶体管317的第一端子连接到布线36，晶体管317的栅极连接到布线35。晶体管318的第一端子连接到晶体管317的第二端子，晶体管318的第二端子连接到晶体管313的栅极，晶体管318的栅极连接到布线34。晶体管319的第一端子连接到布线37，晶体管319的第二端子连接到晶体管313的栅极，晶体管319的栅极连接到布线31。 
另外，晶体管311的栅极、晶体管314的第二端子、晶体管315的第二端子的连接部分称作节点C。晶体管313的栅极、晶体管314的栅极、晶体管316的第二端子、晶体管318的第二端子、晶体管319的第二端子的连接部分称作节点D。 
另外，晶体管311至319都是N沟道型晶体管。由此，本实施方式的所有半导体装置可以由N沟道型晶体管构成。但是，本实施方式的一个例子不局限于此。例如，晶体管311至319可以都是P沟道型晶体管。 
另外，在电路310_i中，布线31连接到布线21_i-1。布线32连接到布线21_i。布线33至35连接到选自布线24_1至24_4中的三个 布线。例如，在布线33连接到布线24_1时，布线34连接到布线24_2，布线35连接到布线24_3。布线36连接到布线25。布线37连接到布线27。布线38连接到布线21_i+2。但是，在电路310_1中，布线31连接到布线23。 
接着，说明电路300的工作的一个例子。 
图16示出可以用于电路310_i的时序图的一个例子。图16所示的时序图示出信号IN33、信号IN34、信号IN35、信号SOUTi-1、信号SOUTi+1、节点C的电位(电位Vc)、节点D的电位(电位Vd)及信号SOUTi。图16所示的时序图具有期间T1至T9。按顺序配置期间T5至T9，在这些以外的期间按顺序反复配置期间T1至T4。 
首先，在期间T1中，信号SOUTi成为L电平，信号SOUTi+2成为L电平，信号IN33成为L电平，信号IN34成为H电平，信号IN35成为H电平。由此，晶体管316截止，晶体管317导通，晶体管318导通，晶体管319截止，所以节点D与布线36处于导电状态。然后，对节点D供应布线36的电位(例如电压VDD)，节点D的电位上升。因此，晶体管314导通。此时，由于晶体管315截止，所以节点C与布线37处于导电状态。然后，对节点C供应布线37的电位(电压VSS)，节点C的电位大致成为VSS。由此，晶体管311截止。此时，由于晶体管312及晶体管313导通，所以布线32与布线37处于导电状态。然后，由于对布线32供应布线37的电位(电压VSS)，所以布线32的电位大致成为VSS。像这样，信号SOUTi成为L电平。 
接着，期间T2与期间T1的不同之处在于信号IN34成为L电平。由此，由于晶体管318截止，所以布线36与节点D处于非导电状态。然后，由于节点D成为浮动状态，所以节点D的电位维持期间T1中的电位。 
接着，期间T3与期间T2的不同之处在于信号IN33成为H电平，信号IN35成为L电平。由此，晶体管317及晶体管312截止。 
接着，期间T4与期间T3的不同之处在于信号IN34成为H电平。由此，晶体管318导通。 
接着，在期间T5中，信号SOUTi成为H电平，信号SOUTi+2成为L电平，信号IN33成为L电平，信号IN34成为L电平，信号IN35成为H电平。由此，由于晶体管316截止，晶体管317导通，晶体管318截止，晶体管319导通，所以布线37与节点D处于导电状态。然后，由于对节点D供应布线37的电位(电压VSS)，所以节点D的电位大致成为VSS。由此，晶体管314截止。此时，由于晶体管315导通，所以节点C与布线36处于导电状态。然后，由于对节点C供应布线36的电位，所以节点C的电位开始上升。然后，节点C的电位成为布线32的电位(VSS)与晶体管311的阈值电压(Vth311)之和(VSS+Vth311)。然后，晶体管311导通。此时，由于晶体管312导通，晶体管313截止，所以布线32与布线37及布线33处于导电状态。然后，由于对布线32供应布线37的电位(电压VSS)和布线33的电位(L电平的信号IN33)，所以布线37的电位大致成为VSS。像这样，信号SOUTi成为L电平。然后，节点C的电位继续上升。然后，节点C的电位成为VDD1-Vth315(Vth315是晶体管315的阈值电压)。然后，晶体管315截止，节点C成为浮动状态。由此，节点C的电位维持为VDD1-Vth315。 
接着，在期间T6中，信号SOUTi-1维持为H电平，信号SOUTi+2维持为L电平，信号IN33成为H电平，信号IN34维持为L电平，信号IN35成为L电平。由此，由于晶体管316维持为截止，晶体管317截止，晶体管318维持为截止，晶体管319维持为导通，所以节点D与布线37维持为导电状态。于是，由于对节点D继续供应布线37的电位(电压VSS)，所以节点D的电位大致维持为VSS。由此，晶体管314维持为截止。此时，晶体管315维持为截止。然后，由于节点C成为浮动状态，所以节点C的电位维持为VDD1-Vth315。由此，晶体管311维持为导通。并且，由于晶体管312及晶体管313截止，所以布线32与布线33处于导电状态。此时，由于信号IN33成为H电平，所以布线32的电位开始上升。同时节点C的电位由自举工作上升。其结果是节点C的电位上升到VDD1+Vth311(Vth311是晶体管311的阈值电压)+V1。由此，布线32的电位大致上升到VDD1。像这样，信号SOUTi 成为H电平。 
接着，期间T7与期间T6的不同之处在于信号SOUTi-1成为L电平，信号IN34成为H电平。由此，晶体管318导通，晶体管319截止。然后，由于节点D成为浮动状态，所以节点D的电位大致维持为VSS。 
接着，在期间T8中，由于信号SOUTi-1维持为L电平，信号SOUTi+2成为H电平，信号IN33成为L电平，信号IN34维持为H电平，信号IN35成为H电平，所以晶体管316导通，晶体管317导通，晶体管318导通，晶体管319维持为截止，因此节点D与布线36处于导电状态。然后，由于对节点D供应布线36的电位(电压VDD1)，所以节点D的电位上升。由此，晶体管314导通。此时，由于晶体管315维持为截止，所以节点C与布线37处于导电状态。然后，由于对节点C供应布线37的电位(电压VSS)，所以节点C的电位大致成为VSS。由此，晶体管311截止。此时，由于晶体管312及晶体管313成为导通，所以布线32与布线33及布线37处于导电状态。然后，由于对布线32供应布线37的电位(电压VSS)，所以布线32的电位大致成为VSS。像这样，信号SOUTi成为L电平。 
接着，期间T9与期间T8的不同之处在于信号IN34成为L电平。由此，晶体管318截止。 
以上说明了电路300的一个例子。 
另外，可以晶体管317的栅极连接到布线34，晶体管318的栅极连接到布线35。 
另外，可以省略晶体管319。 
另外，可以省略晶体管312。 
实施方式3 
在本实施方式中，说明显示装置的一个例子及显示装置所具有的像素的一个例子。尤其说明液晶显示装置及液晶显示装置所具有的像素的一个例子。另外，本实施方式的显示装置的驱动电路可以具有实施方式1和实施方式2的半导体装置。 
首先，说明本实施方式的显示装置的一个例子。 
图17A示出本实施方式的显示装置的一个例子。图17A所示的显示装置包括：电路1001；电路1002；电路1003_1；像素部1004；端子1005。在像素部1004中配置有从电路1003_1延伸的多个布线。该多个布线具有栅极信号线(或者也称为扫描线)的功能。或者，在像素部1004中配置有从电路1002延伸的多个布线，该多个布线具有视频信号线(或者也称为数据线)的功能。对应于从电路1003_1延伸配置的多个布线与从电路1002延伸配置的多个布线而配置多个像素。但是，本实施方式的一个例子不局限于此。例如，在像素部1004中可以配置其他各种布线。该布线可以具有栅极信号线、数据线、电源线或电容线等的功能。 
在图17A所示的显示装置中，电路1003_1形成在与像素部1004相同的衬底1006上，并且电路1001及电路1002形成在与像素部1004不同的衬底上。在很多情况下，电路1003_1的驱动频率低于电路1001或电路1002。由此，作为晶体管的半导体层，容易使用非晶半导体、非晶体半导体、微晶半导体、氧化物半导体、有机半导体等。其结果是可以扩大显示装置的尺寸。或者，可以低廉地制造显示装置。 
电路1001具有控制对电路1002及电路1003_1供应信号、电压或电流等的时序的功能。或者，电路1001具有控制电路1002及电路1003_1的功能。像这样，电路1001具有控制器、控制电路、时序发生器、电源电路或调节器等的功能。 
电路1002具有控制将视频信号供应到像素部1004的时序的功能。或者，电路1002具有控制像素部1004所具有的像素的亮度或透过率等的功能。像这样，电路1002具有驱动电路、源极驱动电路或信号线驱动电路等的功能。 
电路1003_1具有控制将栅极信号供应到像素部1004的时序的功能。或者，电路1003_1具有控制选择像素的时序的功能。像这样，电路1003_1具有栅极驱动器(或者也称为扫描线驱动电路)的功能。 
另外，如图17B所示，本实施方式的显示装置可以具有电路 1003_2。电路1003_2具有与电路1003_1同样的功能。由电路1003_1和电路1003_2驱动相同的布线，可以减少电路1003_1及电路1003_2的负载。但是，本实施方式的一个例子不局限于此。例如，可以用电路1003_1驱动奇数级的栅极信号线，而用电路1003_2驱动偶数级的栅极信号线。由此，可以减小电路1003_1及电路1003_2的驱动频率。作为另一个例子，本实施方式的显示装置可以包括三个以上的具有与电路1003_1同样的功能的电路。 
另外，在图17B所示的显示装置中，电路1003_1及电路1003_2形成在与像素部1004相同的衬底1006上，并且电路1001及电路1002形成在与像素部1004不同的衬底上。在很多情况下，电路1003_1及电路1003_2的驱动频率低于电路1001或电路1002。由此，作为晶体管的半导体层，容易使用非晶半导体、非晶体半导体、微晶半导体、氧化物半导体、有机半导体等。其结果是可以扩大显示装置的尺寸。或者，可以低廉地制造显示装置。 
另外，如图17C所示，可以电路1002、电路1003_1及电路1003_2形成在与像素部1004相同的衬底1006上，并且电路1001形成在与像素部1004不同的衬底上。由此，由于可以减少外围电路，所以可以提高可靠性、减少制造成本或提高成品率。 
另外，如图17D所示，可以将电路1002的一部分的电路1002a、电路1003_1及电路1003_2形成在与像素部1004相同的衬底1006上，并且将电路1001的另一部分的电路1002b形成在与像素部1004不同的衬底上。作为电路1002a，可以使用开关、移位寄存器及/或选择器等的驱动频率较低的电路。由此，作为晶体管的半导体层，容易使用非晶半导体、非晶体半导体、微晶半导体、氧化物半导体、有机半导体等。其结果是可以扩大显示装置的尺寸。或者，可以低廉地制造显示装置。 
另外，作为电路1003_1、电路1003_2、电路1002及/或电路1002a的一部分可以使用实施方式1和2的半导体装置。由此，由于可以减小驱动电压，所以可以减少功耗。 
接着，说明像素部1004所具有的像素的一个例子。 
图17E示出像素的一个例子。像素3020包括：晶体管3021；液晶元件3022；以及电容元件3023。晶体管3021的第一端子连接到布线3031，晶体管3021的第二端子连接到液晶元件3022的一方的电极及电容元件3023的一方的电极，晶体管3021的栅极连接到布线3032。液晶元件3022的另一方的电极连接到电极3034，电容元件3023的另一方的电极连接到布线3033。 
来自图17A至17D所示的电路1002的视频信号输入到布线3031。因此，布线3031具有视频信号线(或者也称为源极信号线)的功能。来自图17A至17D所示的电路1003_1及/或电路1003_2的栅极信号输入到布线3032。因此，布线3032具有栅极信号线的功能。来自图17A至17D所示的电路1001的恒定电压供应到布线3033及电极3034。因此，布线3033具有电源线或电容线的功能。或者，电极3034具有共同电极或对置电极。但是，本实施方式的一个例子不局限于此。例如，对布线3031可以供应预充电电压。在很多情况下，预充电电压与对电极3034供应的电压大致相同。作为另一个例子，对布线3033可以输入信号。像这样，由于可以控制对液晶元件3022施加的电压，所以可以减小视频信号的振幅，并实现反相驱动。作为另一个例子，可以对电极3034输入信号。像这样，可以实现帧反相驱动。 
晶体管3021具有控制布线3031与液晶元件3022的一方的电极的导电状态的功能。或者，具有控制对像素写入视频信号的时序的功能。像这样，晶体管3021具有开关的功能。电容元件3023具有保持液晶元件3022的一方的电极的电位与布线3033的电位之间的电位差的功能。或者，电容元件3023具有对液晶元件3022施加的电压保持为恒定的功能。像这样，电容元件3023具有存储电容器的功能。 
实施方式4 
在本实施方式中说明半导体装置的一个例子及该半导体装置的工作的一个例子。尤其说明信号线驱动电路的一个例子及该信号线驱动 电路的工作的一个例子。 
首先，说明本实施方式的信号线驱动电路的一个例子。 
图18A示出本实施方式的信号线驱动电路的一个例子。图18A所示的信号线驱动电路包括电路2001及电路2002。电路2002包括多个电路，即电路2002_1至2002_N(N是自然数)。电路2002_1至2002_N分别具有多个晶体管，即晶体管2003_1至2003_k(k是自然数)。以电路2002_1为例子对本实施方式的信号线驱动电路的连接关系进行说明。晶体管2003_1至2003_k的第一端子分别连接到布线2004_1至2004_k。晶体管2003_1至2003_k的第二端子分别连接到布线S1至Sk。晶体管2003_1至2003_k的栅极连接到布线2005_1。 
另外，晶体管2003_1至2003_k是N沟道型晶体管。但是，本实施方式的一个例子不局限于此。例如，晶体管2003_1至2003_k也可以都是P沟道型晶体管。 
电路2001具有控制对布线2005_1至2005_N按顺序输出H电平的信号的时序的功能。或者，具有按顺序选择电路2002_1至2002_N的功能。像这样，电路2001具有移位寄存器的功能。但是，本实施方式的一个例子不局限于此。例如，电路2001可以对布线2005_1至2005_N以各种顺序输出H电平的信号。或者，可以以各种顺序选择电路2002_1至2002_N。像这样，电路2001可以具有解码器的功能。 
电路2002_1具有控制布线2004_1至2004_k和布线S1至Sk导通的时序的功能。或者，电路2002_1具有将布线2004_1至2004_k的电位供应到布线S1至Sk的时序的功能。像这样，电路2002_1可以具有选择器的功能。 
另外，电路2002_2至2002_N可以具有与电路2002_1同样的功能。 
接着，晶体管2003_1至2003_N分别具有控制布线2004_1至2004_k和布线S1至Sk导通的时序的功能。或者，晶体管2003_1至2003_N分别具有对布线S1至Sk供应布线2004_1至2004_k的电位的功能。例如，晶体管2003_1具有控制布线2004_1和布线S1导通的时序的功能。或者，晶体管2003_1具有对布线S1供应布线2004_1的电 位的时序的功能。像这样，晶体管2003_1至2003_N可以分别具有开关的功能。 
另外，在很多情况下，对布线2004_1至2004_k分别输入不同的信号。尤其是该信号主要是根据图像信息(或也称为图像信号)的模拟信号。像这样，该信号可以具有视频信号的功能。因此，布线2004_1至2004_k可以具有信号线的功能。但是，本实施方式的一个例子不局限于此。例如，根据像素结构，可以是数字信号、模拟电压或模拟电流。 
接着，说明图18A所示的信号线驱动电路的工作的一个例子。 
图18B示出可以用于本实施方式的信号线驱动电路的时序图的一个例子。在图18B所示的时序图中，信号2015_1至2015_N及信号2014_1至2014_k的一个例子。信号2015_1至2015_N分别是电路2001的输出信号的一个例子，信号2014_1至2014_k分别是输入到布线2004_1至2004_k的信号的一个例子。注意，信号线驱动电路的一个工作期间对应于显示装置中的一个栅极选择期间。一个栅极选择期间被分割为期间T0及期间T1至期间TN。期间T0是用来同时对属于被选择的行的像素施加预充电用电压的期间，即期间T0可以具有预充电期间的功能。期间T1至TN分别是用来对属于被选择的行的像素写入视频信号的期间，即期间T1至TN可以具有写入期间的功能。 
首先，在期间T0中，电路2001对布线2005_1至2005_N供应H电平的信号。然后，例如在电路2002_1中晶体管2003_1至2003_k导通，所以布线2004_1至2004_k与布线S1至Sk处于导电状态。此时，对布线2004_1至2004_k供应预充电电压Vp。因此，预充电电压Vp通过晶体管2003_1至2003_k分别输出到布线S1至Sk。如此，预充电电压Vp写入到属于被选择的行的像素来对属于被选择的行的像素进行预充电。 
在期间T1至期间TN中，电路2001对布线2005_1至2005_N按顺序输出H电平的信号。例如，在期间T1中，电路2001将H电平的信号输出到布线2005_1。然后，晶体管2003_1至2003_k导通，所以布 线2004_1至2004_k与布线S1至Sk处于导电状态。此时，对布线2004_1至2004_k输入Data(S1)至Data(Sk)。Data(S1)至Data(Sk)分别通过晶体管2003_1至2003_k写入到属于被选择的行的像素中的第一列至第k列像素。通过上述步骤，在期间T1至TN中，对属于被选择的行的像素的每k列按顺序写入视频信号。 
如上所述，通过对每多个列的像素写入视频信号，可以减少视频信号的数量或布线的数量。因此，可以减少与外围电路的连接数，所以可以实现成品率的提高、可靠性的提高、部件个数的缩减及/或成本的减少。或者，通过对每多个列的像素写入视频信号，可以延长写入时间。因此，可以防止视频信号的写入不足，从而可以实现显示质量的提高。 
另外，通过使k增大，可以减少与外围电路的连接数。但是，若是k过大，对像素的写入时间变短。因此，优选k≤6。更优选的是k≤3。进一步优选的是k＝2。但是，本实施方式的一个例子不局限于此。 
尤其是，当像素的颜色单元为n(n是自然数)个时，优选k＝n或k＝n×d(d是自然数)。例如，当像素的颜色单元分割为三个，即红(R)、绿(G)、蓝(B)时，优选的是，k＝3或k＝3×d。但是，本实施方式的一个例子不局限于此。例如，当像素分割为m(m是自然数)个子像素(也称为亚像素或副像素)时，优选k＝m或k＝m×d。例如，当像素分割为两个子像素时，优选k＝2。或者，当像素的颜色单元为n个时，优选k＝m×n或k＝m×n×d。但是，本实施方式的一个例子不局限于此。 
另外，既可以本实施方式的信号线驱动电路都形成在与像素部相同的衬底上，又可以本实施方式的信号线驱动电路都形成在与像素部不同的衬底(例如硅衬底或SOI衬底)上。或者，可以本实施方式的信号线驱动电路的一部分(例如电路2002)形成在与像素部相同的衬底上，并且本实施方式的信号线驱动电路的其他部分(例如电路2001)形成在与像素部不同的衬底上。 
图18C示出在与像素部2007相同的衬底上形成电路2001和电路2002的情况的结构的一个例子。由此可以减少形成像素部的衬底与外 围电路的连接数，所以可以实现成品率的提高、可靠性的提高、部件个数的缩减或成本的降低等。尤其是，通过扫描线驱动电路2006A及扫描线驱动电路2006B也形成在与像素部2007相同的衬底上，可以进一步减少与外围电路的连接数。 
图18D示出在与像素部2007相同的衬底上形成电路2002，并且在与像素部2007不同的衬底上形成电路2001的情况的结构的一个例子。由于在此情况下也可以减少形成像素部的衬底与外围电路的连接数，因此可以实现成品率的提高、可靠性的提高、部件个数的缩减或成本的减少等。或者，由于形成在与像素部2007相同的衬底的电路减少，因此可以缩小边框。 
另外，作为电路2001，可以使用实施方式1、实施方式2的半导体装置。由此，可以减少驱动电压，所以可以减少功耗。或者，所有晶体管的极性可以是N沟道型，所以可以减少制造工序。由此可以实现成品率的提高、制造成本的缩减或可靠性的提高。 
实施方式5 
在本实施方式中，说明半导体装置的结构的一个例子。尤其说明晶体管的结构的一个例子。 
首先，说明本实施方式的晶体管的结构。 
图19A示出顶栅型晶体管的一个例子以及在该顶栅型晶体管上形成的显示元件的一个例子。图19A所示的晶体管包括：衬底5260；绝缘层5261；包括区域5262a、区域5262b、区域5262c、区域5262d以及区域5262e的半导体层5262；绝缘层5263；导电层5264；具有开口部的绝缘层5265；以及导电层5266。绝缘层5261形成在衬底5260上。半导体层5262形成在绝缘层5261上。绝缘层5263覆盖半导体层5262地形成。导电层5264形成在半导体层5262及绝缘层5263上。绝缘层5265形成在绝缘层5263及导电层5264上。导电层5266形成在绝缘层5265上及绝缘层5265的开口部中。像这样，形成顶栅型晶体管。 
图19B示出底栅型晶体管的结构的一个例子以及在该顶栅型晶体 管上形成的显示元件的一个例子。图19B所示的晶体管包括：衬底5300；导电层5301；绝缘层5302；半导体层5303a；半导体层5303b；导电层5304；具有开口部的绝缘层5305；以及导电层5306。导电层5301形成在衬底5300上。绝缘层5302覆盖导电层5301地形成。半导体层5303a形成在导电层5301及绝缘层5302上。半导体层5303b形成在半导体层5303a上。导电层5304形成在半导体层5303b及绝缘层5302上。绝缘层5305形成在绝缘层5302及导电层5304上。导电层5306形成在绝缘层5305上及绝缘层5305的开口部中。像这样，形成底栅型晶体管。 
图19C示出形成在半导体衬底上的晶体管的一个例子。图19C所示的晶体管包括：包括区域5353及区域5355的半导体衬底5352；绝缘层5356；绝缘层5354；导电层5357；具有开口部的绝缘层5358；以及导电层5359。绝缘层5356形成在半导体衬底5352上。绝缘层5354形成在半导体衬底5352上。导电层5357形成在绝缘层5356上。绝缘层5358形成在绝缘层5354、绝缘层5356以及导电层5357上。导电层5359形成在绝缘层5358上及绝缘层5358的开口部中。像这样，在区域5350和区域5351中分别制造晶体管。 
在图19A至19C所示的晶体管中，如图19A所示，可以在晶体管上形成：具有开口部的绝缘层5267；导电层5268；具有开口部的绝缘层5269；发光层5270；以及导电层5271。绝缘层5267形成在导电层5266及绝缘层5265上。导电层5268形成在绝缘层5267上及绝缘层5267的开口部中。绝缘层5269形成在绝缘层5267及导电层5268上。发光层5270形成在绝缘层5269上及绝缘层5269的开口部中。导电层5271形成在绝缘层5269及发光层5270上。 
另外，在图19A至19C所示的晶体管中，如图19B所示，可以在晶体管上形成液晶层5307、导电层5308。液晶层5307配置在绝缘层5305及导电层5306上。导电层5308形成在液晶层5307上。 
另外，除了图19A至19C所示的层以外，还可以形成各种结构。例如，在绝缘层5305及导电层5306上可以形成用作取向膜的绝缘层 及/或用作突起部的绝缘层等。作为另一个例子，在导电层5308上可以形成用作突起部的绝缘层、滤色片及/或黑矩阵等。作为另一个例子，在导电层5308下可以形成用作取向膜的绝缘层。 
另外，区域5262c及区域5262e是添加杂质的区域，并用作源区或漏区。区域5262b及区域5262d是添加有其浓度比区域5262c或区域5262e低的杂质的区域，并用作LDD(Lightly Doped Drain：轻掺杂漏)区域。区域5262a是没有添加杂质的区域，并用作沟道区域。但是，本实施方式的一个例子不局限于此。例如，可以对区域5262a添加杂质。像这样，可以实现晶体管特性的提高、阈值电压的控制等。但是，优选添加到区域5262a的杂质的浓度优选比添加到区域5262b、区域5262c、区域5262d或区域5262e的杂质的浓度低。作为另一个例子，可以省略区域5262c或区域5262e。或者，也可以仅在N沟道型晶体管中设置区域5262c或区域5262e。 
另外，半导体层5303b是添加有磷等作为杂质元素的半导体层，并具有n型导电型。但是，当作为半导体层5303a使用氧化物半导体或化合物半导体时，可以省略半导体层5303b。 
另外，作为半导体衬底(例如半导体衬底5352)的一个例子，可以使用具有n型或p型的导电型的单晶Si衬底。区域5353是对半导体衬底5352添加有杂质的区域，并用作阱。例如，在半导体衬底5352具有p型导电型的情况下，区域5353具有n型导电型。另一方面，例如在半导体衬底5352具有n型导电型的情况下，区域5353具有p型导电型。区域5355是对半导体衬底5352添加有杂质的区域，并用作源区或漏区。另外，可以在半导体衬底5352中形成LDD区域。 
接着，说明各层所具有的功能的一个例子。 
将绝缘层5261用作基底膜。将绝缘层5354用作元件间分离层(element isolation layer)(例如，场氧化膜)。将绝缘层5263、绝缘层5302、绝缘层5356用作栅极绝缘膜。将导电层5264、导电层5301、导电层5357用作栅电极。将绝缘层5265、绝缘层5267、绝缘层5305及绝缘层5358可以用作层间膜或者平坦化膜。将导电层5266、导电层 5304以及导电层5359可以用作布线、晶体管的电极或电容元件的电极等。将导电层5268以及导电层5306用作像素电极或反射电极等。将绝缘层5269可以用作分隔壁。将导电层5271及导电层5308用作对置电极或者共同电极等。但是，本实施方式的一个例子不局限于此。 
接着，说明各层的材料、结构或特征等。 
首先，作为衬底(例如衬底5260或衬底5300)的一个例子，可以使用半导体衬底(例如，单晶衬底或硅衬底)、SOI衬底、玻璃衬底、石英衬底、塑料衬底、金属衬底、不锈钢衬底、具有不锈钢箔的衬底、钨衬底、具有钨箔的衬底、柔性衬底、贴合薄膜、包含纤维状的材料的纸或者基材薄膜等。作为玻璃衬底的一个例子，有钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、钠钙玻璃等。作为柔性衬底的一个例子，有以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为代表的塑料或丙烯酸树脂等的具有柔性的合成树脂等。作为贴合薄膜的一个例子，有聚丙烯、聚酯、乙烯基、聚氟化乙烯、氯乙烯等。作为基材薄膜的一个例子，有聚酯、聚酰胺、聚酰亚胺、无机蒸镀薄膜、纸类等。尤其是，通过使用半导体衬底、单晶衬底或SOI衬底等制造晶体管，可以制造特性、尺寸或形状等的不均匀性小、电流能力高且尺寸小的晶体管。当利用上述晶体管构成电路时，可以实现电路的低功耗化或电路的高集成化。 
另外，也可以在某个衬底上形成晶体管，然后将该晶体管转置到另一衬底上。作为该另一衬底的一个例子，不仅可以使用上述衬底，还可以使用纸衬底、玻璃纸衬底、石材衬底、木材衬底、布衬底(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨酯、聚酯)或再生纤维(醋酯纤维、铜氨纤维、人造纤维、再生聚酯)等)、皮革衬底或橡皮衬底等。通过使用上述衬底，可以实现特性良好的晶体管的形成、功耗低的晶体管的形成、高耐久性的装置的制造、耐热性的提高、轻量化或薄型化。 
另外，可以在同一衬底(例如，玻璃衬底、塑料衬底、单晶衬底或SOI衬底等)上形成为了实现预定的功能所需要的所有电路。像这 样，可以通过减少部件个数来降低成本或者可以通过减少与电路部件之间的连接数来提高可靠性。 
另外，也可以将为了实现预定的功能所需要的电路中不都形成在同一衬底上。换言之，也可以将为了实现预定的功能所需要的电路的一部分形成在某个衬底上，并且将为了实现预定的功能所需要的电路的另一部分形成在另一衬底上。例如，也可以将为了实现预定的功能所需要的电路的一部分形成在玻璃衬底上，并且将为了实现预定的功能所需要的电路的另一部分形成在单晶衬底(或SOI衬底)上。并且，也可以通过COG(Chip On Glass：玻璃上芯片)将形成有为了实现预定的功能所需要的电路的另一部分的单晶衬底(也称为IC芯片)连接到玻璃衬底，从而在玻璃衬底上配置该IC芯片。或者，也可以使用TAB(Tape Automated Bonding：卷带自动接合)、COF(Chip On Film：薄膜上芯片)、SMT(Surface Mount Technology：表面粘着技术)或印刷电路板使该IC芯片和玻璃衬底连接。 
接着，作为绝缘层(例如绝缘层5261、绝缘层5263、绝缘层5265、绝缘层5267、绝缘层5269、绝缘层5305、绝缘层5356及绝缘层5358)的一个例子，有包含氧或氮的膜(例如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy)(x＞y＞0)膜、氮氧化硅(SiNxOy)(x＞y＞0)等)、包含碳的膜(例如DLC(类金刚石碳)等)、有机材料(例如硅氧烷树脂、环氧、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯、丙烯酸树脂等)等的单层结构或叠层结构等。但是，本实施方式的一个例子不局限于此。 
另外，在绝缘层为两层结构的情况下，作为第一层的绝缘层设置氮化硅膜，并且作为第二层的绝缘层设置氧化硅膜即可。在绝缘层为三层结构的情况下，作为第一层的绝缘层设置氧化硅膜，作为第二层的绝缘层设置氮化硅膜，并且作为第三层的绝缘层设置氧化硅膜即可。 
接着，作为半导体层(例如半导体层5262、半导体层5303a以及半导体层5303b等)的一个例子，有非单晶半导体(例如，非晶硅、多晶硅、微晶硅等)、单晶半导体、化合物半导体或者氧化物半导体(例 如，ZnO、InGaZnO、SiGe、GaAs、IZO(氧化铟锌)、ITO(氧化铟锡)、SnO、TiO、AlZnSnO(AZTO))、有机半导体或碳纳米管等。 
另外，当制造多晶硅或微晶硅时，可以通过使用催化剂(镍等)进一步提高结晶性，从而制造电特性良好的晶体管。由此，可以在衬底上一体形成栅极驱动电路(扫描线驱动电路)、源极驱动电路(信号线驱动电路)、该源极驱动电路的一部分(例如视频信号分割用的开关等)以及信号处理电路(信号生成电路、γ校正电路、DA转换电路等)。尤其是在使用催化剂(镍等)制造微晶硅的情况下，仅通过进行热处理而不进行激光照射，就可以提高结晶性。由此，可以抑制硅的结晶性的不均匀，所以可以显示图像质量得到了提高的图像。但是，也可以不使用催化剂(镍等)而制造多晶硅或微晶硅。 
另外，虽然优选在整个面板上使硅的结晶性提高到多晶或微晶等，但不局限于此。也可以仅在面板的一部分区域中提高硅的结晶性。通过选择性地照射激光等，可以选择性地提高结晶性。例如，也可以仅对作为像素以外的区域的外围电路区域，即栅极驱动电路及源极驱动电路等的区域或源极驱动电路的一部分(例如，模拟开关)的区域等需要使其电路高速工作的区域照射激光。另一方面，在像素区域中，由于使其高速工作的必要性低，所以即使不提高结晶性，也可以使像素电路工作而不发生问题。像这样，由于提高结晶性的区域较少即可，所以也可以缩短制造工序。由此可以提高成品率并降低制造成本。或者，由于所需要的制造装置的数量较少就能够进行制造，所以可以降低制造成本。 
接着，作为导电层(例如导电层5264、导电层5266、导电层5268、导电层5271、导电层5301、导电层5304、导电层5306、导电层5308、导电层5357以及导电层5359等)的一个例子，有单体膜或者该单体膜的层叠结构等。作为该单体膜的材料的一个例子，有选自由铝(Al)、钽(Ta)、钛(Ti)、钼(Mo)、钨(W)、钕(Nd)、铬(Cr)、镍(Ni)、铂(Pt)、金(Au)、银(Ag)、铜(Cu)、锰(Mn)、钴(Co)、铌(Nb)、硅(Si)、铁(Fe)、钯(Pd)、碳(C)、钪(Sc)、锌(Zn)、镓(Ga)、 铟(In)、锡(Sn)、锆(Zr)、铈(Ce)构成的组中的一种元素或包含选自上述组中的一种或多种元素的化合物等。另外，作为该单体膜的一个例子，可以举出纳米管材料(例如碳纳米管、有机纳米管、无机纳米管或金属纳米管等)、含有高分子膜的膜或导电塑料(例如聚乙烯二氧噻吩(PEDOT)等)等。另外，该单体膜可以包含磷(P)、硼(B)、砷(As)及/或氧(O)等。 
作为该化合物的一个例子，有包含选自上述多种元素中的一种元素或多种元素的化合物(例如合金)；选自上述多种元素中的一种元素或多种元素与氮的化合物(例如氮化膜)；或者选自上述多种元素中的一种元素或多种元素与硅的化合物(例如硅化物膜)等。作为合金的一个例子，有氧化铟锡(ITO)、氧化铟锌(IZO)、包含氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)、氧化锡(SnO)、氧化锡镉(CTO)、铝钕(Al-Nd)、铝钨(Al-W)、铝锆(Al-Zr)、铝钛(Al-Ti)、铝铈(Al-Ce)、镁银(Mg-Ag)、钼铌(Mo-Nb)、钼钨(Mo-W)、钼钽(Mo-Ta)等。作为氮化膜的一个例子，有氮化钛、氮化钽、氮化钼等。作为硅化物膜的一个例子，有硅化钨、硅化钛、硅化镍、铝硅、钼硅等。 
接着，作为发光层(例如发光层5270)的一个例子，有有机EL元件或者无机EL元件等。作为有机EL元件的一个例子，有由空穴注入材料构成的空穴注入层、由空穴传输材料构成的空穴传输层、由发光材料构成的发光层、由电子传输材料构成的电子传输层、由电子注入材料构成的电子注入层等；混合上述材料中的多种材料而成的层的单层结构；这些层的叠层结构等。 
接着，作为液晶层5307的一个例子，有利用液晶的光学调制作用控制光透过或非透过的元件。该元件可以由一对电极和液晶层构成。另外，液晶的光学调制作用由施加到液晶的电场(包括横向电场、纵向电场或倾斜方向电场)来控制。另外，具体而言，作为液晶元件的一个例子，可以举出向列液晶、胆甾相(cholesteric)液晶、近晶相液晶、盘状液晶、热致液晶、溶致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC)、铁电液晶、反铁电液晶、主链型液晶、侧 链型高分子液晶、等离子体寻址液晶(PALC)、香蕉型液晶等。另外，作为液晶的驱动方式，有TN(Twisted Nematic：扭转向列)模式、STN(Super Twisted Nematic：超扭转向列)模式、IPS(In-Plane-Switching：平面内切换)模式、FFS(Fringe Field Switching：边缘场切换)模式、MVA(Multi-domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直取向构型)模式、ASV(Advanced Super View：流动超视觉)模式、ASM(Axially Symmetric aligned Micro-cell：轴对称排列微胞)模式、OCB(Optically Compensated Birefringence：光学补偿弯曲)模式、ECB(Electrically Controlled Birefringence：电控双折射)模式、FLC(Ferroelectric Liquid Crystal：铁电性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反铁电性液晶)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物网络液晶)、宾主模式、蓝相(Blue Phase)模式等。 
另外，构成上述晶体管的各层可以使用喷墨法或印刷法形成。像这样，可以在室温下进行制造，以低真空度制造或在大型衬底上进行制造。由此，即使不使用掩模(中间掩模(reticule))也可以进行制造，所以可以容易改变晶体管的布局。或者，因为可以不使用抗蚀剂地进行制造，所以可以减少材料费，并减少工序数。或者，因为可以只在需要的部分上形成膜，所以与在整个面上形成膜之后进行蚀刻的制造方法相比不浪费材料从而可以实现低成本。 
以上说明了晶体管的结构的一个例子。但是，晶体管的结构不局限于上述结构，也可以使用其他各种结构。 
例如，作为晶体管可以使用MOS型晶体管、结型晶体管、双极晶体管等。尤其是作为晶体管使用MOS型晶体管，可以减少晶体管尺寸。尤其是作为晶体管使用双极晶体管，可以流过大电流。因此，可以使电路高速工作。 
作为另一个例子，晶体管可以应用在沟道的上下配置有栅电极的 结构。通过采用在沟道的上下配置有栅电极的结构，成为多个晶体管如以串联的方式连接的电路结构。由此，可以增加沟道区，所以可以增加电流值。或者，通过采用在沟道上下配置有栅电极的结构，容易产生耗尽层，因此可以改善S值。 
作为另一个例子，晶体管也可以具有如下结构：将栅电极配置在沟道区之上的结构；将栅电极配置在沟道区之下的结构；正交错结构；反交错结构；将沟道区分割成多个区域的结构；并联连接沟道区的结构；串联连接沟道区的结构。 
作为另一个例子，晶体管可以采用沟道区(或其一部分)与源电极或漏电极重叠的结构。通过采用沟道区(或其一部分)与源电极或漏电极重叠的结构，可以防止因电荷聚集在沟道区的一部分而造成的工作不稳定。 
本实施方式的晶体管可以用于实施方式1至实施方式4的半导体装置或显示装置。 
实施方式6 
在本实施方式中，说明显示装置的截面结构的一个例子。 
图20A是显示装置的俯视图的一个例子。在衬底5391上形成有驱动电路5392和像素部5393。作为驱动电路5392的一个例子，有扫描线驱动电路或信号线驱动电路等。 
图20B示出沿着图20A所示的显示装置的沿A-B线截断的截面的一个例子。显示装置包括：衬底5400；导电层5401；绝缘层5402；半导体层5403a；导电层5403b；导电层5404；绝缘层5405；导电层5406；绝缘层5408；液晶层5407；导电层5409；衬底5410。导电层5401形成在衬底5400上。绝缘层5402覆盖导电层5401地形成。半导体层5403a形成在导电层5401及绝缘层5402上。半导体层5403b形成在半导体层5403a上。导电层5404形成在半导体层5403b上及绝缘层5402上。绝缘层5405形成在绝缘层5402上及导电层5404上并包括开口部。导电层5406形成在绝缘层5405上及绝缘层5405的开口部中。液晶层 5407形成在绝缘层5405上。绝缘层5408形成在绝缘层5405上及导电层5406上。导电层5409形成在液晶层5407上及绝缘层5405上。 
将导电层5401用作栅电极。将绝缘层5402用作栅极绝缘膜。将导电层5404用作布线、晶体管的电极或电容元件的电极等。将绝缘层5405用作层间膜或平坦化膜。将导电层5406用作布线、像素电极或反射电极。将绝缘层5408用作密封材料。将导电层5409用作对置电极或共同电极。 
在此，有时在驱动电路5392和导电层5409之间产生寄生电容。其结果是，在驱动电路5392的输出信号或各节点的电位产生畸变或延迟等。由此，功耗增大。但是，如图20B所示，通过在驱动电路5392上形成可用作密封材料的绝缘层5408，可以减少产生在驱动电路5392和导电层5409之间的寄生电容。这是因为在很多情况下密封材料的介电常数比液晶层的介电常数低。因此，可以减少驱动电路5392的输出信号或各节点的电位的畸变或延迟。从而，可以减少功耗。 
另外，如图20C所示，可以在驱动电路5392的一部分上形成可以用作密封材料的绝缘层5408。由于在此情况下也可以减少产生在驱动电路5392和导电层5409之间的寄生电容，因此可以减少驱动电路5392的输出信号或各节点的电位的畸变或延迟。 
另外，显示元件不局限于液晶元件而可以使用EL元件或电泳元件等的各种显示元件。 
另外，本实施方式的显示装置的结构可以应用于实施方式1至5的半导体装置或显示装置。例如，当作为晶体管的半导体层，使用非单晶半导体、微晶半导体、有机半导体或氧化物半导体等时，在很多情况下晶体管的沟道宽度增大。但是，若是能够如本实施方式那样地减少驱动电路的寄生电容，则可以缩小晶体管的沟道宽度。因此，可以实现缩小布局面积，从而可以使显示装置的边框变窄。或者，可以实现显示装置的高精细化。 
实施方式7 
在本实施方式中说明半导体装置的一个例子及半导体装置的制造工序的一个例子。尤其说明晶体管的制造工序的一个例子和电容元件的制造工序的一个例子。尤其说明作为半导体层使用氧化物半导体的制造工序。 
图21A至21C示出晶体管及电容元件的制造工序的一个例子。晶体管5441是反交错型薄膜晶体管，在氧化物半导体层上隔着源电极或漏电极设置有布线。 
首先，在衬底5420的整个面上通过溅射法形成第一导电层。接着，使用通过使用第一光掩模的光刻工序形成的抗蚀剂掩模选择性地对第一导电层进行蚀刻，从而形成导电层5421及导电层5422。导电层5421可以用作栅电极，导电层5422可以用作电容元件的一个电极。但是不局限于此，导电层5421及导电层5422可以具有用作布线、栅电极或电容元件的电极的部分。然后，去除抗蚀剂掩模。 
接着，在整个面上通过等离子体CVD法或溅射法形成绝缘层5423。绝缘层5423可以用作栅极绝缘层，且覆盖导电层5421及导电层5422地形成。另外，在很多情况下，绝缘层5423的膜厚度为50nm至250nm。 
接着，使用通过使用第二光掩模的光刻工序形成的抗蚀剂掩模对绝缘层5423选择性地进行蚀刻来形成到达导电层5421的接触孔5424。然后，去除抗蚀剂掩模。但是不局限于此，也可以省略接触孔5424。或者，可以在形成氧化物半导体层之后形成接触孔5424。到此为止的阶段的截面图相当于图21A。 
接着，在整个面上通过溅射法形成氧化物半导体层。但是，不局限于此，也可以通过溅射法形成氧化物半导体层，且在其上形成缓冲层(例如，n+层)。另外，在很多情况下，氧化物半导体层的膜厚度为5nm至200nm。 
接着，使用第三光掩模对氧化物半导体层选择性地进行蚀刻。然后，去除抗蚀剂掩模。 
接着，在整个面上通过溅射法形成第二导电层。然后，使用通过使用第四光掩模的光刻工序形成的抗蚀剂掩模对第二导电层选择性地 进行蚀刻来形成导电层5429、导电层5430及导电层5431。导电层5429通过接触孔5424与导电层5421连接。导电层5429及导电层5430可以用作源电极或漏电极，并且导电层5431可以用作电容元件的另一个电极。但是，不局限于此，导电层5429、导电层5430及导电层5431也可以包括用作布线、源电极或漏电极或电容元件的电极的部分。到此为止的阶段的截面图相当于图21B。 
接着，在大气气氛下或氮气氛下以200℃至600℃进行加热处理。通过该热处理，进行In-Ga-Zn-O类非单晶层的原子级的重新排列。像这样，通过热处理(还包括光退火)消除阻碍载流子移动的畸变。另外，进行该加热处理的时序不局限于此，只要在形成氧化物半导体之后，就可以以各种时序进行该加热处理。 
接着，在整个面上形成绝缘层5432。绝缘层5432可以采用单层结构或层叠结构。例如，当作为绝缘层5432使用有机绝缘层时，涂敷有机绝缘层的材料的组成物，在大气气氛下或氮气氛下以200℃至600℃的加热处理形成有机绝缘层。像这样，通过形成与氧化物半导体层接触的有机绝缘层，可以制造电特性可靠性高的薄膜晶体管。另外，当使用用作绝缘层5432的有机绝缘层时，可以在有机绝缘层之下设置氮化硅膜或氧化硅膜。 
接着，在整个面上形成第三导电层。然后，使用通过使用第五光掩模的光刻工序形成的抗蚀剂掩模对第三导电层选择性地进行蚀刻来形成导电层5433及导电层5434。到此为止的阶段的截面图相当于图21C。导电层5433及导电层5434可以用作布线、像素电极、反射电极、透光电极或电容元件的电极。尤其是，由于导电层5434与导电层5422连接，因此可以用作电容元件5442的电极。但是，不局限于此，导电层5434还可以具有连接第一导电层和第二导电层的功能。例如，通过连接导电层5433和导电层5434，可以使导电层5422和导电层5430通过第三导电层(导电层5433及导电层5434)连接。 
通过上述工序，可以制造晶体管5441和电容元件5442。本实施方式的晶体管可以用于实施方式1至实施方式8的半导体装置或显示装 置。 
另外，如图21D所示，可以在氧化物半导体层5425上形成绝缘层5435。 
此外，如图21E所示，可以在对第二导电层进行图案形成之后形成氧化物半导体层5425。 
注意，作为本实施方式的衬底、绝缘层、导电层及半导体层，可以使用其他实施方式所描述的材料或本说明书所描述的材料。 
实施方式8 
在本实施方式中说明电子设备的例子。 
图22A至22H以及图23A至23D是示出电子设备的图。这些电子设备可以包括框体5000、显示部5001、扬声器5003、LED灯5004、操作键5005(包括电源开关或操作开关)、连接端子5006、传感器5007(它包括测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风5008等。 
图22A示出移动计算机，该移动计算机除了上述以外还可以包括开关5009、红外端口5010等。图22B示出具备记录媒体的便携式图像再现装置(例如DVD再现装置)，该便携式图像再现装置除了上述以外还可以包括第二显示部5002、记录媒体读取部5011等。图22C示出护目镜型显示器，该护目镜型显示器除了上述以外还可以包括第二显示部5002、支撑部5012、耳机5013等。图22D示出便携式游戏机，该便携式游戏机除了上述以外还可以包括记录媒体读取部5011等。图22E示出具有电视接收功能的数码相机，该数码相机除了上述以外还可以包括天线5014、快门按钮5015、图像接收部5016等。图22F示出便携式游戏机，该便携式游戏机除了上述以外还可以包括第二显示部5002、记录媒体读取部5011等。图22G示出电视接收机，该电视接收机除了上述以外还可以包括调谐器、图像处理部等。图22H示出便携 式电视接收机，该便携式电视接收机除了上述以外还可以包括能够收发信号的充电器5017等。图23A示出显示器，该显示器除了上述以外还可以包括支撑台5018等。图23B示出照相机，该照相机除了上述以外还可以包括外部连接端口5019、快门按钮5015、图像接收部5016等。图23C示出计算机，该计算机除了上述以外还可以包括定位装置5020、外部连接端口5019、读写器5021等。图23D示出移动电话机，该移动电话机除了上述以外还可以包括发送部、接收部、用于移动电话/移动终端的单波段播放(one-segment broadcasting)部分接收服务用调谐器等。 
图22A至22H、图23A至23D所示的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上；触控面板；显示日历、日期或时刻等；通过利用各种软件(程序)控制处理；进行无线通信；通过利用无线通信功能来连接到各种计算机网络；通过利用无线通信功能，进行各种数据的发送或接收；读出储存在记录媒体中的程序或数据来将其显示在显示部上等。再者，在具有多个显示部的电子设备中，可以具有如下功能：一个显示部主要显示图像信息，而另一个显示部主要显示文字信息；或者，在多个显示部上显示考虑到视差的图像来显示立体图像等。再者，在具有图像接收部的电子设备中，可以具有如下功能：拍摄静态图像；拍摄动态图像；对所拍摄的图像进行自动或手动校正；将所拍摄的图像储存在记录媒体(外部或内置于影像拍摄装置)中；将所拍摄的图像显示在显示部上等。注意，图22A至22H、图23A至23D所示的电子设备可具有的功能不局限于上述功能，而可以具有各种各样的功能。 
本实施方式所述的电子设备的特征在于，具有用来显示某些信息的显示部。通过作为该显示部使用实施方式1至实施方式9所述的半导体装置或显示装置，可以实现制造成本的降低、可靠性的提高或成品率的提高等。 
下面，说明半导体装置的应用例子。 
图23E示出将半导体装置和建筑物设置为一体的例子。图23E包括框体5022、显示部5023、作为操作部的遥控装置5024、扬声器5025等。半导体装置以壁挂式的方式结合到建筑物内并且可以不需要较大的空间而设置。 
图23F示出在建筑物内将半导体装置和建筑物设置为一体的另一个例子。显示面板5026和浴室5027设置为一体，并且洗澡的人可以观看显示面板5026。 
注意，在本实施方式中，举出墙、浴室作为建筑物的例子。但是，本实施方式不局限于此，也可以将半导体装置安装到各种建筑物。 
下面，示出将半导体装置和移动体设置为一体的例子。 
图23G是示出将半导体装置设置到汽车中的例子的图。显示面板5028被安装到汽车的车体5029，并且可以根据需要而显示车体的工作或从车体内部或外部输入的信息。另外，也可以具有导航功能。 
图23H是示出将半导体装置和旅客用飞机设置为一体的例子的图。图23H是示出在将显示面板5031设置在旅客用飞机的座位上方的天花板5030的情况下的使用形状的图。显示面板5031通过铰链部5032被结合到天花板5030，并且利用铰链部5032的伸缩乘客可以观看显示面板5031。显示面板5031具有通过乘客的操作来显示信息的功能。 
注意，在本实施方式中，举出汽车、飞机作为移动体，但是不限于此，还可以设置在各种移动体诸如摩托车、自动四轮车(包括汽车、公共汽车等)、电车(包括单轨、铁路等)以及船舶等。 
本说明书根据2009年9月16日在日本专利局受理的日本专利申请编号2009-214848而制作，所述申请内容包括在本说明书中。 

Claims (38)

1.一种半导体装置，包括：
第一晶体管；
第二晶体管；
第三晶体管；
第四晶体管；
第五晶体管；以及
第六晶体管，
其中，所述第一晶体管的第一端子电连接于第一布线，所述第一晶体管的第二端子电连接于第二布线，
所述第二晶体管的第一端子电连接于第三布线，所述第二晶体管的第二端子电连接于所述第二布线，
所述第三晶体管的第一端子电连接于所述第一布线，所述第三晶体管的第二端子电连接于所述第一晶体管的栅极，所述第三晶体管的栅极电连接于第四布线，
所述第四晶体管的第一端子电连接于所述第三布线，所述第四晶体管的第二端子电连接于所述第一晶体管的所述栅极，所述第四晶体管的栅极电连接于所述第二晶体管的栅极，
所述第五晶体管的第一端子电连接于第五布线，所述第五晶体管的第二端子电连接于所述第二晶体管的所述栅极，所述第五晶体管的栅极电连接于第六布线，
并且，所述第六晶体管的第一端子电连接于所述第三布线，所述第六晶体管的第二端子电连接于所述第二晶体管的所述栅极，所述第六晶体管的栅极电连接于所述第四布线。
2.一种半导体装置，包括：
第一晶体管；
第二晶体管；
第三晶体管；
第四晶体管；
第五晶体管；以及
第六晶体管，
其中，所述第一晶体管的第一端子电连接于第一布线，所述第一晶体管的第二端子电连接于第二布线，
所述第二晶体管的第一端子电连接于第三布线，所述第二晶体管的第二端子电连接于所述第二布线，
所述第三晶体管的第一端子电连接于所述第一布线，所述第三晶体管的第二端子电连接于所述第一晶体管的栅极，所述第三晶体管的栅极电连接于第四布线，
所述第四晶体管的第一端子电连接于所述第三布线，所述第四晶体管的第二端子电连接于所述第一晶体管的所述栅极，所述第四晶体管的栅极电连接于所述第二晶体管的栅极，
所述第五晶体管的第一端子电连接于第五布线，所述第五晶体管的第二端子电连接于所述第二晶体管的所述栅极，所述第五晶体管的栅极电连接于所述第一布线，
并且，所述第六晶体管的第一端子电连接于所述第三布线，所述第六晶体管的第二端子电连接于所述第二晶体管的所述栅极，所述第六晶体管的栅极电连接于所述第四布线。
3.一种半导体装置，包括：
第一晶体管；
第二晶体管；
第三晶体管；
第四晶体管；
第五晶体管；以及
第六晶体管，
其中，所述第一晶体管的第一端子电连接于第一布线，所述第一晶体管的第二端子电连接于第二布线，
所述第二晶体管的第一端子电连接于第三布线，所述第二晶体管的第二端子电连接于所述第二布线，
所述第三晶体管的第一端子电连接于所述第一布线，所述第三晶体管的第二端子电连接于所述第一晶体管的栅极，所述第三晶体管的栅极电连接于第四布线，
所述第四晶体管的第一端子电连接于所述第三布线，所述第四晶体管的第二端子电连接于所述第一晶体管的所述栅极，所述第四晶体管的栅极电连接于所述第二晶体管的栅极，
所述第五晶体管的第一端子电连接于第五布线，所述第五晶体管的第二端子电连接于所述第二晶体管的所述栅极，所述第五晶体管的栅极电连接于所述第五布线，
并且，所述第六晶体管的第一端子电连接于所述第三布线，所述第六晶体管的第二端子电连接于所述第二晶体管的所述栅极，所述第六晶体管的栅极电连接于所述第四布线。
4.根据权利要求1－3中任一权利要求所述的半导体装置，
其中，对所述第四布线输入第一信号，
从所述第二布线输出第二信号，
并且，所述第二信号的振幅电压大于所述第一信号的振幅电压。
5.根据权利要求4所述的半导体装置，
其中，所述第一信号是数字信号，
所述第二信号是数字信号，
在所述第一信号是H电平时，所述第二信号是H电平，
并且，在所述第一信号是L电平时，所述第二信号是L电平。
6.根据权利要求1－3中任一权利要求所述的半导体装置，其中所述第四布线电连接于移位寄存电路。
7.根据权利要求1－3中任一权利要求所述的半导体装置，其中所述第一至第六晶体管是包括氧化物半导体的晶体管。
8.根据权利要求1－3中任一权利要求所述的半导体装置，还包括电连接至所述第一晶体管的栅极和所述第一晶体管的第二端子的电容器。
9.根据权利要求1－3中任一权利要求所述的半导体装置，还包括电连接至所述第二晶体管的栅极和所述第三布线的电容器。
10.根据权利要求1－3中任一权利要求所述的半导体装置，其中所述第一至第六晶体管是包括选自由InGaZnO、SiGe、GaAs、IZO、ITO、SnO、TiO和AlZnSnO构成的组中的材料的晶体管。
11.一种具备如权利要求1－3中任一权利要求所述的半导体装置的电子设备。
12.一种半导体装置，包括：
第一晶体管；
第二晶体管；
第三晶体管；
第四晶体管；
第五晶体管；以及
第六晶体管，
其中，所述第一晶体管的第一端子电连接于第一布线，所述第一晶体管的第二端子电连接于第二布线，
所述第二晶体管的第一端子电连接于第三布线，所述第二晶体管的第二端子电连接于所述第二布线，
所述第三晶体管的第一端子电连接于第七布线，所述第三晶体管的第二端子电连接于所述第一晶体管的栅极，所述第三晶体管的栅极电连接于第四布线，
所述第四晶体管的第一端子电连接于所述第三布线，所述第四晶体管的第二端子电连接于所述第一晶体管的所述栅极，所述第四晶体管的栅极电连接于所述第二晶体管的栅极，
所述第五晶体管的第一端子电连接于第五布线，所述第五晶体管的第二端子电连接于所述第二晶体管的所述栅极，所述第五晶体管的栅极电连接于第六布线，
并且，所述第六晶体管的第一端子电连接于所述第三布线，所述第六晶体管的第二端子电连接于所述第二晶体管的所述栅极，所述第六晶体管的栅极电连接于所述第四布线。
13.一种半导体装置，包括：
第一晶体管；
第二晶体管；
第三晶体管；
第四晶体管；
第五晶体管；以及
第六晶体管，
其中，所述第一晶体管的第一端子电连接于第一布线，所述第一晶体管的第二端子电连接于第二布线，
所述第二晶体管的第一端子电连接于第三布线，所述第二晶体管的第二端子电连接于所述第二布线，
所述第三晶体管的第一端子电连接于所述第三晶体管的栅极，所述第三晶体管的第二端子电连接于所述第一晶体管的栅极，所述第三晶体管的所述栅极电连接于第四布线，
所述第四晶体管的第一端子电连接于所述第三布线，所述第四晶体管的第二端子电连接于所述第一晶体管的所述栅极，所述第四晶体管的栅极电连接于所述第二晶体管的栅极，
所述第五晶体管的第一端子电连接于第五布线，所述第五晶体管的第二端子电连接于所述第二晶体管的所述栅极，所述第五晶体管的栅极电连接于第六布线，
并且，所述第六晶体管的第一端子电连接于所述第三布线，所述第六晶体管的第二端子电连接于所述第二晶体管的所述栅极，所述第六晶体管的栅极电连接于所述第四布线。
14.一种半导体装置，包括：
第一晶体管；
第二晶体管；
第三晶体管；
第四晶体管；
第五晶体管；以及
第六晶体管，
其中，所述第一晶体管的第一端子电连接于第一布线，所述第一晶体管的第二端子电连接于第二布线，
所述第二晶体管的第一端子电连接于第三布线，所述第二晶体管的第二端子电连接于所述第二布线，
所述第三晶体管的第一端子电连接于第四布线，所述第三晶体管的第二端子电连接于所述第一晶体管的栅极，所述第三晶体管的栅极电连接于第五布线，
所述第四晶体管的第一端子电连接于所述第三布线，所述第四晶体管的第二端子电连接于所述第一晶体管的所述栅极，所述第四晶体管的栅极电连接于所述第二晶体管的栅极，
所述第五晶体管的第一端子电连接于第五布线，所述第五晶体管的第二端子电连接于所述第二晶体管的所述栅极，所述第五晶体管的栅极电连接于第六布线，
并且，所述第六晶体管的第一端子电连接于所述第三布线，所述第六晶体管的第二端子电连接于所述第二晶体管的所述栅极，所述第六晶体管的栅极电连接于所述第四布线。
15.根据权利要求12－14中任一权利要求所述的半导体装置，
其中，对所述第四布线输入第一信号，
从所述第二布线输出第二信号，
并且，所述第二信号的振幅电压大于所述第一信号的振幅电压。
16.根据权利要求12所述的半导体装置，
其中，所述第一信号是数字信号，
所述第二信号是数字信号，
在所述第一信号是H电平时，所述第二信号是H电平，
并且，在所述第一信号是L电平时，所述第二信号是L电平。
17.根据权利要求12所述的半导体装置，
其中，对所述第七布线输入第三信号，
并且，所述第三信号是第一信号的反相信号，对所述第四布线输入所述第一信号。
18.根据权利要求12－14中任一权利要求所述的半导体装置，其中所述第四布线电连接于移位寄存电路。
19.根据权利要求12－14中任一权利要求所述的半导体装置，其中所述第一至第六晶体管是包括氧化物半导体的晶体管。
20.根据权利要求12－14中任一权利要求所述的半导体装置，还包括电连接至所述第一晶体管的栅极和所述第一晶体管的第二端子的电容器。
21.根据权利要求12－14中任一权利要求所述的半导体装置，还包括电连接至所述第二晶体管的栅极和所述第三布线的电容器。
22.根据权利要求12－14中任一权利要求所述的半导体装置，其中所述第一至第六晶体管是包括选自由InGaZnO、SiGe、GaAs、IZO、ITO、SnO、TiO和AlZnSnO构成的组中的材料的晶体管。
23.一种具备如权利要求12－14中任一权利要求所述的半导体装置的电子设备。
24.一种半导体装置，包括：
第一晶体管；
第二晶体管；
第三晶体管；
第四晶体管；
第五晶体管；以及
第六晶体管，
其中，所述第一晶体管的第一端子电连接于第一布线，所述第一晶体管的第二端子电连接于第二布线，
所述第二晶体管的第一端子电连接于第三布线，所述第二晶体管的第二端子电连接于所述第二布线，
所述第三晶体管的第一端子电连接于所述第一布线，所述第三晶体管的第二端子电连接于所述第一晶体管的栅极，所述第三晶体管的栅极电连接于第四布线，
所述第四晶体管的第一端子电连接于所述第三布线，所述第四晶体管的第二端子电连接于所述第一晶体管的所述栅极，所述第四晶体管的栅极电连接于所述第二晶体管的栅极，
所述第五晶体管的第一端子电连接于第六布线，所述第五晶体管的第二端子电连接于所述第二晶体管的所述栅极，所述第五晶体管的栅极电连接于第五布线，
并且，所述第六晶体管的第一端子电连接于所述第三布线，所述第六晶体管的第二端子电连接于所述第二晶体管的所述栅极，所述第六晶体管的栅极电连接于所述第四布线。
25.根据权利要求24所述的半导体装置，
其中，对所述第四布线输入第一信号，
从所述第二布线输出第二信号，
并且，所述第二信号的振幅电压大于所述第一信号的振幅电压。
26.根据权利要求25所述的半导体装置，
其中，所述第一信号是数字信号，
所述第二信号是数字信号，
在所述第一信号是H电平时，所述第二信号是H电平，
并且，在所述第一信号是L电平时，所述第二信号是L电平。
27.根据权利要求24所述的半导体装置，其中所述第四布线电连接于移位寄存电路。
28.根据权利要求24所述的半导体装置，其中所述第一至第六晶体管是包括氧化物半导体的晶体管。
29.根据权利要求24所述的半导体装置，还包括电连接至所述第一晶体管的栅极和所述第一晶体管的第二端子的电容器。
30.根据权利要求24所述的半导体装置，还包括电连接至所述第二晶体管的栅极和所述第三布线的电容器。
31.根据权利要求24所述的半导体装置，其中所述第一至第六晶体管是包括选自由InGaZnO、SiGe、GaAs、IZO、ITO、SnO、TiO和AlZnSnO构成的组中的材料的晶体管。
32.一种具备如权利要求24所述的半导体装置的电子设备。
33.一种半导体装置，包括：
电容器；
第一晶体管；
第二晶体管；
第三晶体管；
第四晶体管；
第五晶体管；以及
第六晶体管，
其中，所述第一晶体管的第一端子电连接于第一布线，所述第一晶体管的第二端子电连接于第二布线，
所述第二晶体管的第一端子电连接于第三布线，所述第二晶体管的第二端子电连接于所述第二布线，
所述第三晶体管的第一端子电连接于所述第三晶体管的栅极，所述第三晶体管的第二端子电连接于所述第一晶体管的栅极，所述第三晶体管的所述栅极电连接于第四布线，
所述第四晶体管的第一端子电连接于所述第三布线，所述第四晶体管的第二端子电连接于所述第一晶体管的所述栅极，所述第四晶体管的栅极电连接于所述第二晶体管的栅极，
所述第五晶体管的第一端子电连接于第五布线，所述第五晶体管的第二端子电连接于所述第二晶体管的所述栅极，所述第五晶体管的栅极电连接于第六布线，
所述第六晶体管的第一端子电连接于所述第三布线，所述第六晶体管的第二端子电连接于所述第二晶体管的所述栅极，所述第六晶体管的栅极电连接于所述第四布线，以及
对所述第四布线输入第一信号，
从所述第二布线输出第二信号，
并且，所述第二信号的振幅电压大于所述第一信号的振幅电压，
并且，所述电容器电连接于所述第二晶体管的所述栅极和所述第三布线。
34.根据权利要求33所述的半导体装置，
其中，所述第一信号是数字信号，
所述第二信号是数字信号，
在所述第一信号是H电平时，所述第二信号是H电平，
并且，在所述第一信号是L电平时，所述第二信号是L电平。
35.根据权利要求33述的半导体装置，其中所述第四布线电连接于移位寄存电路。
36.根据权利要求33所述的半导体装置，其中所述第一至第六晶体管是包括氧化物半导体的晶体管。
37.根据权利要求33所述的半导体装置，其中所述第一至第六晶体管是包括选自由InGaZnO、SiGe、GaAs、IZO、ITO、SnO、TiO和AlZnSnO构成的组中的材料的晶体管。
38.一种具备权利要求33所述的半导体装置的电子设备。
CN201010286279.6A 2009-09-16 2010-09-06 半导体装置及电子设备 Active CN102024410B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-214848 2009-09-16
JP2009214848 2009-09-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410460981.8A Division CN104240663B (zh) 2009-09-16 2010-09-06 半导体装置及电子设备

Publications (2)

Publication Number Publication Date
CN102024410A CN102024410A (zh) 2011-04-20
CN102024410B true CN102024410B (zh) 2014-10-22

Family

ID=43729899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010286279.6A Active CN102024410B (zh) 2009-09-16 2010-09-06 半导体装置及电子设备

Country Status (5)

Country Link
US (12) US8471620B2 (zh)
JP (10) JP5674392B2 (zh)
KR (10) KR101440809B1 (zh)
CN (1) CN102024410B (zh)
TW (9) TWI570690B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
US8698551B2 (en) * 2011-05-13 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a circuit configured to hold an offset voltage
US9762246B2 (en) * 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor
TWI614995B (zh) * 2011-05-20 2018-02-11 半導體能源研究所股份有限公司 鎖相迴路及使用此鎖相迴路之半導體裝置
JP6013680B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
JP6030334B2 (ja) 2011-05-20 2016-11-24 株式会社半導体エネルギー研究所 記憶装置
US8804344B2 (en) 2011-06-10 2014-08-12 Scott Moncrieff Injection molded control panel with in-molded decorated plastic film
KR101868528B1 (ko) * 2011-07-05 2018-06-20 삼성디스플레이 주식회사 표시 패널
JP6116149B2 (ja) * 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013093565A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
TWI580189B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 位準位移電路及半導體積體電路
TWI600022B (zh) 2012-07-20 2017-09-21 半導體能源研究所股份有限公司 脈衝輸出電路、顯示裝置、及電子裝置
TW201412027A (zh) * 2012-09-14 2014-03-16 Chicony Electronics Co Ltd 矩陣測試方法、系統及電壓時脈控制方法
JP5966816B2 (ja) * 2012-09-26 2016-08-10 富士通株式会社 回路設計支援方法及び回路設計支援装置
JP2014085648A (ja) * 2012-10-26 2014-05-12 Japan Display Inc 表示装置及び駆動回路
US9246476B2 (en) * 2013-05-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit
WO2014208123A1 (ja) * 2013-06-28 2014-12-31 シャープ株式会社 単位シフトレジスタ回路、シフトレジスタ回路、単位シフトレジスタ回路の制御方法及び表示装置
GB2515750B (en) * 2013-07-01 2017-11-15 Flexenable Ltd Supressing Leakage Currents in a Multi - TFT Device
TWI622053B (zh) * 2013-07-10 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
JP6097653B2 (ja) * 2013-08-05 2017-03-15 株式会社ジャパンディスプレイ 薄膜トランジスタ回路およびそれを用いた表示装置
TWI521494B (zh) * 2014-01-06 2016-02-11 友達光電股份有限公司 顯示面板及其製作方法
TWI727778B (zh) 2014-02-21 2021-05-11 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US9698170B2 (en) * 2014-10-07 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US10068927B2 (en) * 2014-10-23 2018-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
KR102290820B1 (ko) * 2014-12-31 2021-08-18 엘지디스플레이 주식회사 게이트 구동부와 이를 포함한 표시장치
DE112018005219T5 (de) 2017-11-02 2020-06-18 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät
CN108389555B (zh) * 2018-02-06 2020-09-04 昆山龙腾光电股份有限公司 驱动电路和显示装置
CN108538244B (zh) * 2018-04-20 2020-04-24 上海天马有机发光显示技术有限公司 一种移位寄存器及其驱动方法、发射驱动电路和显示装置
TR201819062A1 (tr) 2018-12-11 2020-06-22 Arcelik As Ki̇r sensörüne sahi̇p bi̇r bulaşik maki̇nesi̇
US10614864B1 (en) 2019-05-13 2020-04-07 Winbond Electronics Corp. Buffer output circuit, driving method thereof and memory apparatus
CN111681700B (zh) 2020-06-24 2022-08-19 厦门天马微电子有限公司 一种移位寄存器、栅极驱动电路、显示面板以及驱动方法
WO2023115401A1 (zh) * 2021-12-22 2023-06-29 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR102625976B1 (ko) * 2022-05-27 2024-01-16 숭실대학교 산학협력단 안정적으로 다중 주파수에서의 동작이 가능한 게이트 드라이버
WO2024241141A1 (ja) * 2023-05-19 2024-11-28 株式会社半導体エネルギー研究所 表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0747800A1 (en) * 1995-06-05 1996-12-11 STMicroelectronics, Inc. Circuit for providing a bias voltage compensated for P-channel transistor variations
US6268755B1 (en) * 1997-11-04 2001-07-31 Texas Instruments Incorporated MOSFET predrive circuit with independent control of the output voltage rise and fall time, with improved latch immunity
CN1674084A (zh) * 2004-03-17 2005-09-28 夏普株式会社 显示装置的驱动装置、显示装置、及显示装置的驱动方法
US7030678B1 (en) * 2004-02-11 2006-04-18 National Semiconductor Corporation Level shifter that provides high-speed operation between power domains that have a large voltage difference
TW200805888A (en) * 2006-07-04 2008-01-16 Au Optronics Corp Level shifter circuit

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671202B2 (ja) 1987-09-02 1994-09-07 株式会社日立製作所 液晶駆動装置
JPH0695073A (ja) * 1992-09-11 1994-04-08 Toshiba Corp 液晶表示装置
US5410583A (en) 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
US5581209A (en) 1994-12-20 1996-12-03 Sgs-Thomson Microelectronics, Inc. Adjustable current source
US5568084A (en) 1994-12-16 1996-10-22 Sgs-Thomson Microelectronics, Inc. Circuit for providing a compensated bias voltage
US5793247A (en) 1994-12-16 1998-08-11 Sgs-Thomson Microelectronics, Inc. Constant current source with reduced sensitivity to supply voltage and process variation
EP0731403A3 (en) 1995-03-08 1997-07-23 Sgs Thomson Microelectronics Constant current source
US6046621A (en) * 1996-09-30 2000-04-04 Advanced Micro Devices, Inc. Differential signal generator with dynamic beta ratios
JP2921510B2 (ja) 1996-10-07 1999-07-19 日本電気株式会社 ブートストラップ回路
US6137339A (en) * 1997-08-28 2000-10-24 Lucent Technologies Inc. High voltage integrated CMOS driver circuit
KR100438525B1 (ko) 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
KR100281336B1 (ko) 1998-10-21 2001-03-02 구본준 쉬프트 레지스터 회로
JP4181710B2 (ja) * 1998-10-21 2008-11-19 エルジー ディスプレイ カンパニー リミテッド シフトレジスタ
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
US6788108B2 (en) 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4831895B2 (ja) 2001-08-03 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
JP2003347926A (ja) 2002-05-30 2003-12-05 Sony Corp レベルシフト回路、表示装置および携帯端末
TWI298478B (en) 2002-06-15 2008-07-01 Samsung Electronics Co Ltd Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
TW558873B (en) * 2002-10-25 2003-10-21 Toppoly Optoelectronics Corp Voltage level shifter with pure p-type transistor
JP4344698B2 (ja) 2002-12-25 2009-10-14 株式会社半導体エネルギー研究所 補正回路を備えたデジタル回路及びそれを有する電子機器
JP4425547B2 (ja) 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
KR100490623B1 (ko) 2003-02-24 2005-05-17 삼성에스디아이 주식회사 버퍼 회로 및 이를 이용한 액티브 매트릭스 표시 장치
JP4480968B2 (ja) 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP3962953B2 (ja) 2003-12-26 2007-08-22 カシオ計算機株式会社 レベルシフト回路及び該レベルシフト回路を備えた信号出力回路
JP2005251348A (ja) * 2004-03-08 2005-09-15 Casio Comput Co Ltd シフトレジスタ回路及びその駆動制御方法
KR20050091966A (ko) 2004-03-13 2005-09-16 박태희 오폐수 정화제 및 이를 이용한 오폐수의 정화방법
KR101057891B1 (ko) * 2004-05-31 2011-08-19 엘지디스플레이 주식회사 쉬프트 레지스터
KR101056375B1 (ko) * 2004-10-01 2011-08-11 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 게이트 구동 회로 및표시 패널
JP2006164477A (ja) * 2004-12-10 2006-06-22 Casio Comput Co Ltd シフトレジスタ、該シフトレジスタの駆動制御方法及び該シフトレジスタを備えた表示駆動装置
CN100538794C (zh) 2005-05-02 2009-09-09 株式会社半导体能源研究所 发光器件及其驱动方法、显示模块以及电子器具
EP1720148A3 (en) 2005-05-02 2007-09-05 Semiconductor Energy Laboratory Co., Ltd. Display device and gray scale driving method with subframes thereof
US7324123B2 (en) 2005-05-20 2008-01-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
KR20070070703A (ko) 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 기판 건조 장치
KR101424794B1 (ko) 2006-01-07 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치와, 이 반도체장치를 구비한 표시장치 및전자기기
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5128102B2 (ja) 2006-02-23 2013-01-23 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4912000B2 (ja) 2006-03-15 2012-04-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP2007286266A (ja) * 2006-04-14 2007-11-01 Toshiba Matsushita Display Technology Co Ltd 表示駆動装置、平面表示装置及び表示駆動方法
JP4912023B2 (ja) * 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路
US7443202B2 (en) 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
US7936332B2 (en) 2006-06-21 2011-05-03 Samsung Electronics Co., Ltd. Gate driving circuit having reduced ripple effect and display apparatus having the same
US7832647B2 (en) 2006-06-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5079425B2 (ja) * 2006-08-31 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
TWI347577B (en) 2006-09-01 2011-08-21 Au Optronics Corp Shift register with low stress
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5468196B2 (ja) * 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
TWI850180B (zh) 2006-09-29 2024-07-21 日商半導體能源研究所股份有限公司 半導體裝置
JP4990034B2 (ja) * 2006-10-03 2012-08-01 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP2008140490A (ja) 2006-12-04 2008-06-19 Seiko Epson Corp シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP5042077B2 (ja) 2007-04-06 2012-10-03 株式会社半導体エネルギー研究所 表示装置
TWI360094B (en) 2007-04-25 2012-03-11 Wintek Corp Shift register and liquid crystal display
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8248353B2 (en) * 2007-08-20 2012-08-21 Au Optronics Corporation Method and device for reducing voltage stress at bootstrap point in electronic circuits
WO2009034750A1 (ja) 2007-09-12 2009-03-19 Sharp Kabushiki Kaisha シフトレジスタ
KR101341010B1 (ko) 2007-09-13 2013-12-13 엘지디스플레이 주식회사 쉬프트 레지스터
US7560972B1 (en) * 2008-01-29 2009-07-14 Texas Instruments Incorporated Methods and apparatus to reduce propagation delay of circuits
JP5125569B2 (ja) 2008-02-08 2013-01-23 ソニー株式会社 ブートストラップ回路
JP5141363B2 (ja) 2008-05-03 2013-02-13 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
JP5136198B2 (ja) 2008-05-14 2013-02-06 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP4582216B2 (ja) 2008-07-12 2010-11-17 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
TWI642043B (zh) * 2009-09-10 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置和顯示裝置
TWI659523B (zh) * 2011-08-29 2019-05-11 日商半導體能源研究所股份有限公司 半導體裝置
US10071904B2 (en) * 2014-09-25 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US9698170B2 (en) * 2014-10-07 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0747800A1 (en) * 1995-06-05 1996-12-11 STMicroelectronics, Inc. Circuit for providing a bias voltage compensated for P-channel transistor variations
US6268755B1 (en) * 1997-11-04 2001-07-31 Texas Instruments Incorporated MOSFET predrive circuit with independent control of the output voltage rise and fall time, with improved latch immunity
US7030678B1 (en) * 2004-02-11 2006-04-18 National Semiconductor Corporation Level shifter that provides high-speed operation between power domains that have a large voltage difference
CN1674084A (zh) * 2004-03-17 2005-09-28 夏普株式会社 显示装置的驱动装置、显示装置、及显示装置的驱动方法
TW200805888A (en) * 2006-07-04 2008-01-16 Au Optronics Corp Level shifter circuit

Also Published As

Publication number Publication date
KR20190118544A (ko) 2019-10-18
KR102034075B1 (ko) 2019-10-18
US11984093B2 (en) 2024-05-14
JP2022169539A (ja) 2022-11-09
KR101852559B1 (ko) 2018-04-27
KR20140053078A (ko) 2014-05-07
TW201604857A (zh) 2016-02-01
JP2016139454A (ja) 2016-08-04
TWI696158B (zh) 2020-06-11
KR20210098426A (ko) 2021-08-10
KR20220066018A (ko) 2022-05-23
JP2015130665A (ja) 2015-07-16
KR102449668B1 (ko) 2022-09-29
CN104240663A (zh) 2014-12-24
TW201810227A (zh) 2018-03-16
TW201941178A (zh) 2019-10-16
TW202427428A (zh) 2024-07-01
JP2023121778A (ja) 2023-08-31
US20240371339A1 (en) 2024-11-07
US20170229086A1 (en) 2017-08-10
JP7300046B2 (ja) 2023-06-28
TW202329067A (zh) 2023-07-16
KR20220136970A (ko) 2022-10-11
TWI570690B (zh) 2017-02-11
US9934747B2 (en) 2018-04-03
US20230215396A1 (en) 2023-07-06
JP6921275B2 (ja) 2021-08-18
KR20170052543A (ko) 2017-05-12
US10902814B2 (en) 2021-01-26
TWI814686B (zh) 2023-09-01
US20180286343A1 (en) 2018-10-04
KR101732644B1 (ko) 2017-05-04
JP6483788B2 (ja) 2019-03-13
JP2011087286A (ja) 2011-04-28
US11545105B2 (en) 2023-01-03
US20130278325A1 (en) 2013-10-24
US20160293129A1 (en) 2016-10-06
US10446103B2 (en) 2019-10-15
JP5885823B2 (ja) 2016-03-16
JP2021193445A (ja) 2021-12-23
KR102099713B1 (ko) 2020-04-10
KR102288621B1 (ko) 2021-08-10
JP2020160453A (ja) 2020-10-01
TWI661411B (zh) 2019-06-01
KR101440809B1 (ko) 2014-09-17
TW202248982A (zh) 2022-12-16
TWI518656B (zh) 2016-01-21
TW202226192A (zh) 2022-07-01
US20140117351A1 (en) 2014-05-01
US10181304B2 (en) 2019-01-15
KR20110030388A (ko) 2011-03-23
US8471620B2 (en) 2013-06-25
TWI608467B (zh) 2017-12-11
US20200111436A1 (en) 2020-04-09
US8624656B2 (en) 2014-01-07
US20190237035A1 (en) 2019-08-01
US20210233484A1 (en) 2021-07-29
US9368519B2 (en) 2016-06-14
KR102361978B1 (ko) 2022-02-14
TW201129958A (en) 2011-09-01
JP2024055904A (ja) 2024-04-19
CN102024410A (zh) 2011-04-20
TWI745983B (zh) 2021-11-11
KR20220020323A (ko) 2022-02-18
TWI771220B (zh) 2022-07-11
TW201719612A (zh) 2017-06-01
US9830878B2 (en) 2017-11-28
KR20200037184A (ko) 2020-04-08
JP7441364B2 (ja) 2024-02-29
TW202038205A (zh) 2020-10-16
JP2019124945A (ja) 2019-07-25
JP5674392B2 (ja) 2015-02-25
JP2018063747A (ja) 2018-04-19
KR20180044861A (ko) 2018-05-03
US20150041807A1 (en) 2015-02-12
US8872572B2 (en) 2014-10-28
US20110063014A1 (en) 2011-03-17

Similar Documents

Publication Publication Date Title
KR102361978B1 (ko) 반도체 장치 및 전자 기기
TWI876495B (zh) 半導體裝置及電子設備

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant