CN102017115A - 测试系统及探针装置 - Google Patents
测试系统及探针装置 Download PDFInfo
- Publication number
- CN102017115A CN102017115A CN2008801288254A CN200880128825A CN102017115A CN 102017115 A CN102017115 A CN 102017115A CN 2008801288254 A CN2008801288254 A CN 2008801288254A CN 200880128825 A CN200880128825 A CN 200880128825A CN 102017115 A CN102017115 A CN 102017115A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- wafer
- wiring board
- probe
- chip tray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种探针装置,包括:设置多个端子的线路板;以与线路板形成密闭空间的状态设置的、载置半导体晶片的晶片托盘;设置在线路板与晶片托盘之间的探针晶片,其装置侧连接端子与线路板的端子电连接,其多个晶片侧连接端子与各个半导体芯片一并电连接;设置在线路板和探针晶片之间的装置侧各向异性导电片;设置在探针晶片和半导体晶片之间的晶片侧各向异性导电片;以及在线路板和晶片托盘之间的密闭空间进行减压,以使晶片托盘接近线路板,直至规定的位置为止,且使线路板与探针晶片电连接、探针晶片与半导体晶片电连接的减压部。
Description
技术领域
本发明涉及一种测试系统及探针装置。本发明尤其涉及测试在半导体晶片形成的多个半导体芯片的测试装置,以及与半导体晶片上形成的多个半导体芯片电连接的探针装置。
背景技术
已知有一种在对半导体晶片上形成的半导体芯片进行检查时,使用收纳该半导体晶片的半导体晶片收纳器的检测方法(比如参照专利文献1)。该半导体晶片收纳器,由用于保持半导体晶片的保持板、设置了与半导体芯片的端子连接的探针的线路板以及用于密闭保持板及线路板之间的密封材料形成。并且,通过在密闭空间减压,来连接线路板的探针和半导体芯片的端子。
专利文献1:特开平8-5666号公报
在这里,比如在线路板的端子间隔与半导体芯片的端子间隔有差异的情况下,可以考虑在线路板与半导体芯片之间插入间距变换基板。在这种情况下,也可以考虑把间距变换基板固定在线路板上。但是,如果线路板等的热膨胀率与间距变换基板有差异,如果将间距变换基板固定在线路板上,则随着温度的变化,会使间距变换基板及线路板的固定部分的产生应力。同时,在不将间距变换基板固定在线路板上的情况下,如果为了更换测试用的半导体晶片而移动了保持板时,间距变换基板将从线路板上脱落。
如上所述,至今尚未解决的技术问题就是,当在线路板和被测试晶片之间插入基板时,应该使用怎样的构成能在不产生如上所述的问题的情况下保持该基板;同时,应该使用怎样的构成电连接这些基板的问题也没有解决。
因此,本发明的目的在于提供能够解决上述问题的探针装置及测试系统。该目的由权利要求书的独立权项所记载的特征组合而达成。另外,从属权利要求进一步规定了对本发明更有利的具体例子。
发明内容
为了解决上述问题,在本发明的第1方式中,提供与形成有多个半导体芯片的半导体晶片电连接的探针装置,其包括:设置多个端子的线路板;以与线路板形成密闭空间的状态设置的、在密闭空间侧的表面载置半导体晶片的晶片托盘;设置在线路板与晶片托盘之间,使在线路板侧的表面设置的装置侧连接端子与线路板的端子电连接,使设置在晶片托盘侧的表面的多个晶片侧连接端子与各个半导体芯片一并电连接的探针晶片;设置在线路板和探针晶片之间,当受到挤压时,电连接线路板的端子和装置侧连接端子的装置侧各向异性导电片;设置在探针晶片和半导体晶片之间,当受到挤压时,电连接半导体晶片的端子和晶片侧连接端子的晶片侧各向异性导电片;以及在线路板和晶片托盘之间的密闭空间进行减压,以使晶片托盘接近线路板,直至规定的位置为止,且使线路板与探针晶片电连接、探针晶片及半导体晶片电连接的减压部。
在本发明的第2方式中,提供一种测试系统,用于测试在一个半导体晶片上形成的多个半导体芯片,所述测试系统包括:多个测试组件,对各半导体芯片进行测试;以及探针装置,电连接对应的测试组件及半导体芯片;探针装置包括:线路板,设置有多个端子;晶片托盘,以与线路板形成密闭空间的状态设置,在密闭空间侧的表面上载置半导体晶片;探针晶片,设置在线路板及晶片托盘之间,使在线路板侧的表面设置的装置侧连接端子与线路板的端子电连接,使在晶片托盘侧的表面设置的多个晶片侧连接端子与各半导体芯片一并电连接;装置侧各向异性导电片,设置在线路板和探针晶片之间,当被挤压时,使线路板的端子与装置侧连接端子电连接;晶片侧各向异性导电片,设置在探针晶片和半导体晶片之间,当被挤压时,使半导体晶片的端子和晶片侧连接端子电连接;以及减压部,对线路板及晶片托盘之间的密闭空间进行减压,以使晶片托盘靠近线路板,直到规定的位置为止,且使线路板与探针晶片电连接、探针晶片与半导体晶片电连接。
另外,上述发明的概要并未列举出本发明的必要特征的全部,这些的特征的辅助结合也可构成发明。
附图说明
【图1】是表示一个实施方式涉及的测试系统400的示意图。
【图2】是表示被设置在腔室20内的与半导体晶片300电连接的探针装置200的结构的剖视图。
【图3】是表示在晶片托盘226已从膜片222及探针晶片100分离的状态下的探针装置200的剖视图。
【图4】是表示探针晶片100的线路板侧的表面的一个俯视图。
【图5】是表示膜片222的结构示意图。
【图6】是表示晶片托盘226的结构示意图。
【图7】是表示晶片托盘226的结构示意图。
【图8】是说明探针晶片100的示意图。
【图9】是探针晶片100一个剖视图。
【图10】是表示电路部110的功能构成的方块图。
【图11】是表示使用2块探针晶片100来测试半导体晶片300的示意图。
【图12】是表示第1探针晶片100-1及第2探针晶片100-2的示意图。
【图13】是表示探针装置200的其它结构示意图。
附图标记说明
10.控制装置,20.腔室,40.搬运装置,60.晶片盒,100.探针晶片,102.晶片连接面,104.装置连接面,110.电路部,111.晶片基板,112.晶片侧连接端子,114.装置侧连接端子,116.通孔,117.配线,122.图形发生部,124.图形存储器,126.期待值存储器,128.失效存储器,130.波形成形部,132.驱动器,134.比较仪,136.时序发生部,138.逻辑比较部,140.特性检测部,142.电源供应部,150.垫,200.探针装置,202.线路板,204.支持部,205.柱部,206.螺孔,208.螺孔,209.突出部,212.装置侧各向异性导电片,214.装置侧密封部,218.晶片侧各向异性导电片,220.固定环,222.膜片,224.晶片侧密封部,226.晶片托盘,228.晶片载台,230.吸气路径,232.吸气路径,234.减压部,236.减压器,238.减压器,240.贯通孔,242.贯通孔,244.空气积存空间,246.空气积存空间,248.密封部,250.密封部,252.各向异性导电片,300.半导体晶片,310.半导体芯片,400.测试系统
具体实施方式
下面通过发明的实施方式说明本发明,不过以下实施方式并不用于限定权利要求范围所涉及的发明。另外,在实施方式中说明的特征组合并非全部为发明解决问题的手段所必须的。
图1是表示一个实施方式涉及的测试系统400的示意图。测试系统400用于对半导体晶片300上形成的多个半导体芯片进行测试。同时,测试系统400可以并列测试多个半导体晶片300。测试系统400具有控制装置10、多个腔室20、搬运装置40及晶片盒60。
控制装置10控制测试系统400。比如,控制装置10可以控制腔室20、搬运装置40及晶片盒60。腔室20依次接收应该测试的半导体晶片300,且在腔室20内部测试半导体晶片300。各个腔室20可以独立测试半导体晶片300。即各个腔室20可与其它腔室20不同步地测试半导体晶片300。
晶片盒60储存多个半导体晶片300。搬运装置40向空置的任一个腔室20里面搬运晶片盒60储存的各个半导体晶片300。同时,搬运装置40可以从腔室20搬出测试结束的半导体晶片300储存在晶片盒60内。
图2是表示被设置在腔室20内的、与半导体晶片300电连接的探针装置200的结构的剖视图。本例的探针装置200根据来自控制装置10的控制信号,与半导体晶片300之间交换信号。探针装置200具有线路板202、支持部204、装置侧各向异性导电片212、装置侧密封部214、探针晶片100、晶片侧各向异性导电片218、膜片222、固定环220、晶片侧密封部224、晶片托盘226、晶片载台228及减压部234。
本例的探针装置200由线路板202、晶片托盘226、装置侧密封部214及晶片侧密封部224形成容纳探针晶片100及半导体晶片300的密闭空间。并且,通过在该密闭空间减压,而使探针晶片100和半导体晶片300电连接,进行半导体晶片300的测试。
线路板202通过在密闭空间侧的底部设置多个端子与探针晶片100电连接。同时,线路板202可以在图1所示的控制装置10和探针晶片100之间交换信号。控制装置10,可经由线路板202控制探针晶片100。线路板202,比如可以是在印刷电路板上形成线路及端子的基板。
探针晶片100被设置在线路板202及半导体晶片300之间,使线路板202及半导体晶片300电连接。比如,探针晶片100可以经由设置在探针晶片100与线路板202之间的装置侧各向异性导电片212与线路板202电连接。
装置侧各向异性导电片212当受到挤压时,使线路板202端子和探针晶片100线路板侧的表面设置的装置侧连接端子电连接。探针晶片100,是以如下方式被支撑的,即在使密闭空间减压的时候,其挤压装置侧各向异性导电片212,使其在垂直线路板202的下面方向的位置可在规定的范围内位移,从而可与线路板202电连接。
同时,探针晶片100,可经由设置在探针晶片100与半导体晶片300间的晶片侧各向异性导电片218及膜片222,与半导体晶片300电连接。再者,探针晶片100可与设置在半导体晶片300上的多个半导体芯片一并电连接。探针晶片100的直径可以比半导体晶片300的直径大。
晶片侧各向异性导电片218设置在探针晶片100及膜片222间。晶片侧各向异性导电片218,由于挤压,使设置在探针晶片100的半导体晶片侧表面的晶片侧连接端子和膜片222的凸块端子电连接。
膜片222设置在晶片侧各向异性导电片218及半导体晶片300之间。膜片222,可以具有使半导体晶片300端子和探针晶片100的晶片侧连接端子电连接的凸块端子。固定环220使膜片222相对于装置侧密封部214固定。
比如,固定环220可以沿着探针晶片100的半导体晶片侧的表面的周边部环状设置。固定环220的内径可大于晶片侧各向异性导电片218及半导体晶片300的直径。
膜片222,有着与固定环220大体上相同直径的圆形形状,其边部被固定在固定环220上。装置侧各向异性导电片212、探针晶片100及晶片侧各向异性导电片218被配置在膜片222及线路板202之间,通过膜片222,被保持在相对线路板202的规定位置上。如图2所示,在装置侧各向异性导电片212、探针晶片100及晶片侧各向异性导电片218和装置侧密封部214之间,可设置间隙。根据这样的构成,由半导体晶片300挤压膜片222,从而得以使半导体晶片300和探针晶片100电连接。
晶片托盘226设置成:如果被配置在规定的位置时,与线路板202形成密闭空间。如上所述,本例的晶片托盘226与线路板202、装置侧密封部214及晶片侧密封部224形成密闭空间。同时,晶片托盘226在该密闭空间侧的表面载置半导体晶片300。
装置侧密封部214沿着膜片222线路板侧的表面的周边部设置,且使膜片222的线路板侧的表面的周边部和线路板202之间密封。装置侧密封部214,可以被设置在线路板202底面和膜片222线路板侧的表面之间。此时,装置侧密封部214,可以用弹性材料制成,使得膜片222能够挤压装置侧各向异性导电片212及晶片侧各向异性导电片218,使它们导通。
晶片侧密封部224,在晶片托盘226的表面,沿着与膜片222周边部对应的区域设置,使膜片222的晶片托盘侧的表面的周边部与晶片托盘226之间密封。晶片侧密封部224可以在晶片托盘226表面形成为环状。
同时,晶片侧密封部224随着离晶片托盘226表面的距离变大,形成环状的直径变大的凸缘。晶片侧密封部224在被膜片222推压时,其前端会因受到挤压而弯曲,从而使膜片222与半导体晶片300的距离接近。同时,晶片侧密封部224形成为,在未被膜片222挤压时,距离晶片托盘226表面的高度大于半导体晶片300的高度。
晶片载台228,使晶片托盘226移动。比如,晶片载台228移动晶片托盘226到使晶片侧密封部224的上端部与膜片222贴紧的位置。根据这样的构成,可以由线路板202、晶片托盘226、装置侧密封部214以及晶片侧密封部224形成储存探针晶片100及半导体晶片300的密闭空间。
减压部234,对由线路板202、晶片托盘226、装置侧密封部214以及晶片侧密封部224形成的线路板202及晶片托盘226之间的密闭空间进行减压。减压部234,在晶片载台228使晶片托盘226移动、形成上述的密闭空间之后,在该密闭空间减压。
这样,减压部234使晶片托盘226接近线路板202直至规定的位置。由此,晶片托盘226被配置到该规定的位置,对装置侧各向异性导电片212及晶片侧各向异性导电片218施加挤压力,使线路板202电连接探针晶片100,而且,使探针晶片100电连接半导体晶片300。
同时,晶片侧密封部224在固定环220内侧中,可以与膜片222接触。在这种情况下,由膜片222将密闭空间分割成线路板202一侧的空间和晶片托盘226一侧的空间。因此,优选对膜片222设置连接上述空间的贯通孔242。
同时,优选探针晶片100、装置侧各向异性导电片212及晶片侧各向异性导电片218上均设置贯通孔240、贯通孔213以及贯通孔219。膜片222、探针晶片100、装置侧各向异性导电片212,以及在晶片侧各向异性导电片218上设置的贯通孔,优选是大致平均地分散配置在各个表面内的。根据这样的构成,在密闭空间减压的过程中所吸入的空气可利用多个贯通孔分散流动。再者,贯通孔242、贯通孔240、贯通孔213以及贯通孔219可设置在对应的位置上,同时,也可以设置在各自不同的位置上。
因此,在密闭空间减压的过程中,施加在装置侧各向异性导电片212及晶片侧各向异性导电片218的推压力,大致平均地分散在各面内,而大幅度降低在减压过程的应力变形。因此,能防止探针晶片100产生破损以及各向异性导电片的变形等。
同时,通过在膜片222上设置贯通孔242,能以一个减压部234就能对线路板202及膜片222间的空间和膜片222及半导体晶片300间的空间进行减压。
同时,减压部234,可以让半导体晶片300被吸附于晶片托盘226。本例的减压部234具有密闭空间用的减压器236和半导体晶片用的减压器238。同时,在晶片托盘226内形成密闭空间用的吸气路径232和半导体晶片用的吸气路径230。
密闭空间用的吸气路径232被设置为贯通晶片托盘226内部,一侧的开口形成在载置半导体晶片300的面上,另一侧的开口连接到密闭空间用的减压器236的连接面。再者,密闭空间用的吸气路径232一方的开口,是在晶片托盘226的载置半导体晶片300的面中、位于被晶片侧密封部224包围的区域内侧,而且,在载置半导体晶片300的区域外侧形成。同时,密闭空间用的吸气路径232,可以在晶片托盘226的载置半导体晶片300的面中具有多个开口。
同样,半导体晶片用的吸气路径230,贯通晶片托盘226内部被设置,一端的开口形成在载置半导体晶片300的面上,另一端的开口形成在与半导体晶片用的减压器238连接的面上。再者,半导体晶片用的吸气路径230一方的开口,形成在晶片托盘226密闭空间侧的面中的载置半导体晶片300的区域。再者,半导体晶片用的吸气路径230,可以在晶片托盘226的载置半导体晶片300的面中具有多个开口。
密闭空间用的减压器236经密闭空间用的吸气路径232吸气,而对晶片托盘226及在膜片222间的空间减压。如上所述,膜片222上形成贯通孔242,由于对晶片托盘226及在膜片222间的空间减压,线路板202及膜片222间的密闭空间也可以减压。
同时,半导体晶片用的减压器238由半导体晶片用的吸气路径230吸气,而让晶片托盘226吸附在半导体晶片300上。再者,探针装置200与经过搬运装置40依次被搬运的半导体晶片300电连接。因此,晶片托盘226被设置为可从膜片222及探针晶片100分离的状态,与搬运装置40之间依次传递半导体晶片300。这里,探针晶片100及膜片222等设置在线路板202的底面。因此,支持部204,以与晶片托盘226分离的状态,保持探针晶片100及膜片222等不会脱落。
图3,是表示在晶片托盘226从膜片222分离的状态下的探针装置200的剖视图。如上所述,支持部204,在该状态中保持膜片222及探针晶片100等,使其不会从线路板202上脱落。
比如,支持部204,可以通过支撑固定环220来支撑膜片222。如上所述,膜片222被固定在固定环220上。另外,由于探针晶片100及各向异性导电片配置在上述的线路板202及膜片222之间,因此,支持部204相对于线路板202支撑膜片222,也可以相对于线路板202支撑探针晶片100等。如此,支持部204支撑固定环220,以使该固定环220不会从线路板202上脱落,而防止膜片222等脱落。
同时,如上所述,由膜片222对装置侧各向异性导电片212、探针晶片100及晶片侧各向异性导电片218进行挤压,而使探针晶片100及线路板202之间以及膜片222与探针晶片100间电连接。因而,由支持部204支撑膜片222,而使膜片222在规定的范围能接近线路板202底面。比如,支持部204,可以在与线路板202底面相距规定的距离h的位置上支持固定环220下端,使固定环220下端与线路板202的底面的距离不超过规定的距离h。
本例的支持部204,具有柱部205和突出部209。柱部205设置在装置侧密封部214的周边部的外侧,从线路板202底面在垂直方向延伸到固定环220的下端。突出部209被设置在柱部205的下端上并从柱部205沿水平方向突出,且支撑固定环220的下端。
在这里,从线路板202底面到突出部209表面的距离h,优选为大于由减压部234对密闭空间进行减压时,装置侧各向异性导电片212、探针晶片100、晶片侧各向异性导电片218、膜片222以及固定环220的厚度的总和。在密闭空间已减压时,为使膜片222可挤压装置侧各向异性导电片212及晶片侧各向异性导电片218,支持部204可支撑膜片222。
同时,从线路板202底面到突出部209上表面的距离h,也可以小于减压部234没对密闭空间减压的时候的装置侧各向异性导电片212、探针晶片100、晶片侧各向异性导电片218、膜片222以及固定环220厚度的总和。由此,在探针装置200移动时,可以防止出现探针晶片100等的过度振动。
作为一个例子,在减压部234未对密闭空间减压时,装置侧各向异性导电片212的厚度是0.4mm左右,探针晶片100的厚度是0.725mm左右,晶片侧各向异性导电片218的厚度是0.17mm左右,膜片222的厚度是0.025mm左右,固定环220的厚度是4.0mm左右。即,上述厚度的总和最好是5.32mm左右。与此相对,如果减压部234对密闭空间进行减压时,各向异性导电片被压缩,上述厚度的总和变为5.175mm左右。在该情况下,从线路板202底面到突出部209上表面的距离h,可为5.20~5.30mm左右。
总之,在减压部234没对密闭空间减压的情况下,支持部204,对膜片222等,向线路板202底面的方向施加挤压力进行支撑。同时,在减压部234已经对密闭空间减压时,支持部204对膜片222等的挤压力基本上为零。
同时,支持部204,也可以相对于线路板202底面,在水平方向中,使膜片222等的位置能在规定的范围内可移动地支撑膜片222等。如图3所示,装置侧密封部214及固定环220侧面的位置,根据柱部205位置而规定。柱部205,在水平方向中,能在规定的范围内可移动地连接在线路板202底面上。
比如,柱部205,可以被螺钉固定于线路板202底面。此时,柱部205上形成的螺孔206的直径可以比线路板202上形成的螺孔208的直径大。根据上述构成,能将膜片222等保持为在与螺孔206及螺孔208的直径差对应的范围内在水平方向上可移动的状态。根据这样的构成,即使是线路板202和固定环220的热膨胀率不同,也可以减小因为热位移而产生的应力。
根据如上构成,容易使线路板202和探针晶片100电连接。同时,容易使探针晶片100和半导体晶片300电连接。
图4,是表示探针晶片100线路板侧的表面的一个俯视图。如图2及图3的相关说明,探针晶片100上形成有多个贯通孔240。
如上所述,多个贯通孔240,可以大体上平均地分布在探针晶片100中。同时,多个贯通孔240可以设置在探针晶片100中没形成电路部的区域。比如,贯通孔240,可以形成在各个电路部之间的边界区域。
图5,是表示膜片222构成的示意图,示出了膜片222的半导体晶片300一侧的面。如上所述,膜片222伸展至环状的固定环220内侧。
同时,贯通孔242,可以在膜片222中大体上平均地分布。同时,膜片222上设置使表面背面之间导通的多个凸块。贯通孔242可以设置在所述凸块之间。
同时,支持部204的突出部209支撑固定环220。支持部204可以在固定环220圆周上,以规定的相等间隔配置数个。
图6,是表示晶片托盘226构成例的图,示出了晶片托盘226的载置半导体晶片300的上表面。如上所述,在晶片托盘226上表面设置有晶片侧密封部224。同时,晶片托盘226的表面,形成密闭空间用的吸气路径232的开口和半导体晶片用的吸气路径230的开口。
半导体晶片用的吸气路径230开口,可在应该载置半导体晶片300的区域内形成多个。同时,密闭空间用的吸气路径232开口,可以在应该载置半导体晶片300的区域外侧,而且,在设置晶片侧密封部224的区域内侧形成数个。
图7,是表示晶片托盘226构成例的图,示出了晶片托盘226的一部分剖面。如上所述,在晶片托盘226内部,形成密闭空间用的吸气路径232及半导体晶片用的吸气路径230。同时,对于被减压部234连接的晶片托盘226侧面,可以设置使各个吸气路径的开口密封的密封部248及密封部250。密封部248及密封部250,被设置为当拆下减压部234的时候,密封各个吸气路径的开口。
同时,对于晶片托盘226内部,可以形成连接吸气路径230的、且直径比吸气路径230直径大的空气积存空间244。同时,于晶片托盘226内部,可以形成连接吸气路径232的、且直径比吸气路径232直径大的空气积存空间246。根据这样的构成,可增大密闭的空间的容量。这样,能减小产生微小漏泄时密闭空间内压力降低的程度。
另外,有关图1说明的搬运装置40,可以在晶片托盘226上载置半导体晶片300的状态下,将晶片托盘226搬运到各个腔室20的内部。在该情况下,测试系统400,可以还具有载置部,用于将半导体晶片300在载置在晶片托盘226上的状态下传递给搬运装置40。
同时,搬运装置40,可以从腔室20搬出测试结束的载置有半导体晶片300的晶片托盘226。并且,上述的载置部可以从接收自搬运装置40的该晶片托盘226取下半导体晶片300,在该晶片托盘226上载置下次应该测试的半导体晶片300。
如果在晶片托盘226上载置半导体晶片300进行搬运时,优选让晶片托盘226吸附半导体晶片300之后,通过密封部248将半导体晶片用的吸气路径230密闭而搬运。由此,能够更安全地搬运半导体晶片300。
同时,测试系统400,可以具有比腔室20的数目多的多个晶片托盘226。此时,即使在全部的腔室20中并行进行半导体晶片300的测试,也有未储存在腔室20中的晶片托盘226。搬运装置40可以在任何一个腔室20中测试半导体晶片300的期间内,将下一个应该测试的半导体晶片300预先载置在未存储在某个腔室20中的晶片托盘226上。这样,当任意一个腔室20中的半导体晶片300测试结束的时候,都可迅速搬运下一个应该测试的半导体晶片300。
图8,是说明探针晶片100的示意图。在图8中,同时表示半导体晶片300及探针晶片100。半导体晶片300,比如可以是圆盘状的半导体基板。更具体地说,半导体晶片300可以是硅、化合物半导体及其它半导体基板。同时,被测试系统400测试的多个半导体芯片310,可以在半导体晶片300中使用曝光等的半导体工艺形成。
探针晶片100,可以使半导体晶片300与控制装置10电连接。更具体而言,探针晶片100,被配置在控制装置10连接的线路板202各端子和形成在半导体晶片300上的各端子之间,电连接线路板202及半导体晶片300中对应的端子。本例的探针晶片100,如图9中后述,具有晶片基板111及多个晶片侧连接端子112。
控制装置10,经由探针晶片100测试半导体晶片300的各半导体芯片310。比如控制装置10,可以经由探针晶片100,对各半导体芯片310供给测试信号。同时,控制装置10,可经由探针晶片100接收各半导体芯片310按照测试信号输出的响应信号,按照响应信号可以判定各半导体芯片310的好坏。
图9,是探针晶片100的剖视图。如图8及图9所示,探针晶片100,具有晶片基板111、晶片侧连接端子112、装置侧连接端子114、通孔116、垫150以及配线117。
晶片基板111用与半导体晶片300的基板相同的半导体材料制成。比如,晶片基板111可以是硅基板。同时,晶片基板111,也可用具有与半导体晶片300基板大体相同的热膨胀率的半导体材料形成。同时,如图9所示,晶片基板111具有晶片连接面102,以及形成在晶片连接面102的背面的装置连接面104。晶片连接面102,与半导体晶片300相对形成;装置连接面104,与线路板202相对形成。
多个晶片侧连接端子112形成于晶片基板111的晶片连接面102。同时,晶片侧连接端子112,至少相对各半导体芯片310一对一设置。比如,晶片侧连接端子112,可相对于各半导体芯片310的各个输入输出端子一对一设置。即,在各个半导体芯片310具有多个输入输出端子时,晶片侧连接端子112可以对各半导体芯片310各设置多个。
各个晶片侧连接端子112,是以与半导体晶片300的各个输入输出端子同样间隔而设置的,与对应的半导体芯片310的输入输出端子电连接。所谓电连接,是指能够在两个部件间传递电信号的状态。比如,晶片侧连接端子112与半导体芯片310输入输出端子可通过直接接触,或经由其它的导体而间接地接触来电连接。同时,晶片侧连接端子112及半导体芯片310的输入输出端子,也可以如电容耦合(也称静电耦合)或感应耦合(也称磁耦合)等,以非接触的状态电连接。同时,晶片侧连接端子112及半导体芯片310的输入输出端子之间的传送线路的一部分,也可是光学传送线路。
多个装置侧连接端子114,形成在晶片基板111的装置连接面104上,与线路板202电连接。同时,装置侧连接端子114,对应多个晶片侧连接端子112一对一地设置。在这里,装置侧连接端子114,是以与线路板202的端子同样的间隔设置的。因此,如图9所示,装置侧连接端子114,可以与晶片侧连接端子112不同的间隔而设置。
通孔116、垫150和配线117,形成于晶片基板111上,使对应的晶片侧连接端子112及装置侧连接端子114电连接。比如,垫150,在装置连接面104中,设置在与晶片侧连接端子112相对的位置上。通孔116,以一端与晶片侧连接端子112连接,另一端与垫150连接的方式贯通晶片基板111而形成。同时,配线117,在装置连接面104中,电连接垫150及装置侧连接端子114。根据这样的构成,可使排列间隔不相同的装置侧连接端子114及晶片侧连接端子112电连接。
比如,晶片侧连接端子112,为了与半导体芯片310的各输入端子电连接,而以与各输入端子同样的间隔配置。因此,如图8所示,晶片侧连接端子112以微小的间隔设置在每个半导体芯片310的预先决定的区域。
与此相对,各个装置侧连接端子114可以比一个半导体芯片310对应的多个晶片侧连接端子112的间隔更大的间隔被设置。比如装置侧连接端子114,可在装置连接面104面内,以基本平均的分布,等间隔地配置。
本例的探针晶片100,因为晶片基板111是用与半导体晶片300的基板同样的半导体材料制成,所以,即使是在环境温度变动的情况下,也能良好维持探针晶片100和半导体晶片300之间的电连接。因此,即使加热半导体晶片300而进行测试等时候,也能够精度很好地测试半导体晶片300。
同时,因为晶片基板111用半导体材料形成,所以,能在晶片基板111上容易地形成多个晶片侧连接端子112等。比如,通过用曝光等的半导体工艺,能容易形成晶片侧连接端子112、装置侧连接端子114、通孔116以及配线117。因此,能在晶片基板111上容易地形成与多个半导体芯片310对应的多个晶片侧连接端子112等。同时,探针晶片100的端子可以由导电材料电镀蒸镀等形成晶片基板111。
这样,在探针晶片100两面设置端子。因此,如图2至图7说明的那样,在探针晶片100的两个面配置各向异性导电片。不过,根据图2到图7说明的探针装置200的构成,可以高效率地连接线路板202、探针晶片100以及半导体晶片300
同时,如图8所示,可于探针晶片100上形成多个电路部110。各个电路部110相对各个半导体芯片310至少一对一地设置,测试各自对应的半导体芯片310。在这种情况下,控制装置10可以和该电路部110交接信号。
图10是电路部110的功能构成例的方块图。电路部110包括:图形发生部122、波形成形部130、驱动器132、比较器134、时序发生部136、逻辑比较部138、特性检测部140以及电源供应部142。另外,电路部110,可在被连接的半导体芯片310的输入输出管脚的每一个管脚,具有如图10所示的构成。
图形发生部122,生成测试信号的逻辑图形。本例的图形发生部122包括图形存储器124,期待值存储器126以及失效存储器128。图形发生部122,可将预先储存于图形存储器124的逻辑图形输出。图形存储器124可储存在测试开始前由控制装置10提供的逻辑图形。另外,图形发生部122可依据预先给予的算法生成该逻辑图形。
波形成形部130,根据图形发生部122提供的逻辑图形,形成测试信号的波形。例如波形成形部130可将对应于逻辑图形的各逻辑值的电压,在各个规定的比特期间输出以形成测试信号的波形。
驱动器132,输出与波形形成部130供给的波形对应的测试信号。驱动器132,可以对应由时序发生部136供给的时序信号输出测试信号。例如驱动器132可输出与时序信号相同周期的测试信号。驱动器132输出的测试信号,经过切换部等供给对应的半导体芯片310。
比较器134检测半导体芯片310输出的响应信号。例如,比较器134可对应由时序发生部136供给的选通信号,依次检测出响应信号的逻辑值来检测响应信号的逻辑图形。
逻辑比较部138具有判定部的功能,其依据比较器134检测出的响应信号的逻辑图形,判断对应的半导体芯片310的好坏。例如,逻辑比较部138可根据由图形发生部122提供的期待值图形与比较器134检测的逻辑值图形是否一致,来判断半导体芯片310的好坏。图形发生部122,可将预先储存于期待值存储器126中的期待值图形,提供给逻辑比较部138。期待值存储器126,也可以存储在测试开始前由控制装置10提供的逻辑图形。另外,图形发生部122,也可根据预先提供的算法生成该期待值图形。
失效存储器128,用于储存逻辑比较部138中的比较结果。例如在测试半导体芯片310的存储区域时,失效存储器128可对半导体芯片310的每一地址储存逻辑比较部138中的好坏判断结果。控制装置10可以读出失效存储器128储存的好坏判断结果,例如,装置侧连接端子114可将失效存储器128储存的好坏判断结果输出到探针晶片100外部的控制装置10。
特性检测部140用以检测驱动器132输出的电压或电流的波形。例如,特性检测部140,可依据由驱动器132提供给半导体芯片310的电流或电压的波形是否满足规定的规格而判断半导体芯片310的好坏,即具有作为判定部的功能。
电源供应部142,提供驱动半导体芯片310的电源电力,例如,电源供应部142可在测试中将对应于由控制装置10供给的电力的电源电力提供给半导体芯片310。另外,电源供应部142也可对电路部110的各构成要件提供驱动电力。
由于电路部110具有这样的构成,可实现降低了控制装置10的规模的测试系统400。比如作为控制装置10可以使用通用的个人电脑等。
图11是表示用两块探针晶片100测试半导体晶片300的概要图。本例的探针装置200,代替图2到图7有关说明的构成中的探针晶片100,重叠使用两块探针晶片100。此时,可在探针装置200中,在两块探针晶片100间加设各向异性导电片。
第1探针晶片100-1及第2探针晶片100-2,可分别作为图8至图10说明的探针晶片100而发挥作用。比如,半导体晶片300一侧的第1探针晶片100-1,可以作为图9有关说明的螺距变换用的探针晶片100发挥作用。同时,线路板202一侧的第2探针晶片100-2,可以作为图10所说明的具有电路部110的探针晶片100的作用。根据这样的构成,比如,对于端子间隔不同的多个半导体晶片300进行同样内容的测试时,只是更换间距变换用的探针晶片100就能进行测试。
图12,是使用两块探针晶片100时的探针装置200的结构示意图。另外,因为探针装置200的半导体晶片300一侧的构成与图2说明的构成相同,因此,在图12中省略了半导体晶片300一侧的构成表示。
第2探针晶片100-2的上表面,与图2至图7说明的探针晶片100同样配置装置侧各向异性导电片212。此外,在第1探针晶片100-1底面,与图2至图7说明的探针晶片100同样配置晶片侧各向异性导电片218。
第1探针晶片100-1及第2探针晶片100-2之间,也能配置各向异性导电片252。再者,上述结构,被设置在线路板202及膜片222之间的空间内。
同时,第1探针晶片100-1及第2探针晶片100-2上分别形成贯通孔240,连接第1探针晶片100-1及线路板202之间的空间和第2探针晶片100-2及晶片托盘226之间的空间。根据这样的构成,在使用了两块探针晶片100的探针装置200中也能通过一个减压部234对探针晶片100与线路板202之间的空间和,探针晶片100与晶片托盘226之间的空间进行减压。
图13,是表示探针装置200其它的结构的示意图。本例的探针装置200与图2说明的探针装置200的不同点是探针晶片100及固定膜片222的结构不同。其它的构成与图2说明的探针装置200相同。
在本例中,探针晶片100的端子部被固定在装置侧密封部214及固定环220之间。同时,膜片222的端子部,可以被固定在探针晶片100的端子部。此时,因为探针晶片100等上形成贯通孔,所以,以一个减压部234就能对线路板202侧的空间和晶片托盘226侧的空间进行减压。
以上通过实施方式说明了本发明,但以上的实施方式并不限定权利要求所涉及的发明。另外,本领域技术人员明白,可以对上述实施例进行多种多样的改良和变更。根据权利要求的记载可以明确,实施了这样的变更和改良的实施方式也包含在本发明的技术范围之内。
Claims (12)
1.一种探针装置,与具有多个半导体芯片的半导体晶片电连接,其特征在于所述装置包括:
线路板,设置有多个端子;
晶片托盘,以与上述线路板形成密闭空间的状态设置,在上述密闭空间侧的面上载置上述半导体晶片;
探针晶片,设置在上述线路板及上述晶片托盘之间,使设置在上述线路板侧的面上的装置侧连接端子与上述线路板的端子电连接,使设置在上述晶片托盘侧的面上的多个晶片侧连接端子与各个上述半导体芯片一并电连接;
装置侧各向异性导电片,设置于上述线路板和上述探针晶片之间,由于被挤压而电连接上述线路板的端子和上述装置侧连接端子;
晶片侧各向异性导电片,设置于上述探针晶片和上述半导体晶片之间,由于被挤压而电连接上述半导体晶片的端子和上述晶片侧连接端子;
减压部,通过在上述线路板及上述晶片托盘之间的上述密闭空间进行减压,以使上述晶片托盘接近上述线路板,直至规定的位置为止,且使上述线路板与上述探针晶片电连接、上述探针晶片与上述半导体晶片电连接。
2.根据权利要求1所述的探针装置,其特征在于:
上述探针晶片上形成有贯通孔,该贯通孔连接上述晶片托盘侧的空间和上述线路板侧的空间。
3.根据权利要求2所述的探针装置,其特征在于还包括:
膜片,其与上述晶片侧各向异性导电片的上述晶片托盘侧的面相对设置,使上述晶片侧各向异性导电片和上述半导体晶片电连接;
在上述膜片上形成有连接上述晶片托盘侧的空间和上述线路板侧的空间的贯通孔。
4.根据权利要求3所述的探针装置,其特征在于还包括:
装置侧密封部,用弹性材料制成,沿着上述膜片的上述线路板侧的面的周边部设置,使上述膜片的上述线路板侧的表面的周边部与上述线路板之间密封,以及
晶片侧密封部,用弹性材料制成,沿着与上述膜片的周边部对应的区域而设置在上述晶片托盘的表面中,使上述膜片的上述晶片托盘侧表面的周边部与上述晶片托盘之间密封。
5.根据权利要求4所述的探针装置,其特征在于:
在上述晶片托盘内形成有吸气路径,该吸气路径在载置上述半导体晶片的面中,处于由上述晶片侧密封部包围的区域内侧,且在载置上述半导体晶片的区域外侧具有开口,对上述晶片托盘和上述探针晶片之间的空间进行减压。
6.根据权利要求5所述的探针装置,其特征在于:
在上述晶片托盘中还形成有半导体晶片用的吸气路径,该吸气路径在上述密闭空间侧的表面中,在载置上述半导体晶片的区域具有开口;
上述减压部,经由上述半导体晶片用吸气路径使上述晶片托盘吸附上述半导体晶片。
7.根据权利要求6所述的探针装置,其特征在于上述减压部包括:
密闭空间用的减压器,通过密闭空间用吸气路径吸气;
半导体晶片用减压器,通过上述半导体晶片用吸气路径吸气。
8.根据权利要求7所述的探针装置,其特征在于:
在上述晶片托盘中,形成有与上述吸气路径连接且直径大于上述吸气路径直径的空气积存空间。
9.根据权利要求8所述的探针装置,其特征在于:
在上述晶片托盘中,分别对应于上述密闭空间用吸气路径及上述半导体晶片用吸气路径而形成上述空气积存空间。
10.根据权利要求5所述的探针装置,其特征在于包括:
与上述线路板电连接的第1上述探针晶片;
设置在上述第1探针晶片及上述半导体晶片之间,使上述第1探针晶片与上述半导体晶片电连接的第2上述探针晶片;
在上述第1探针晶片及上述第2探针晶片上分别形成有上述贯通孔,所述贯通孔连接上述第1探针晶片的上述线路板侧的空间和上述第2探针晶片的上述晶片托盘侧的空间。
11.根据权利要求5所述的探针装置,其特征在于:
在上述探针晶片上设置有多个电路部,所述电路部相对于各个上述半导体芯片至少一对一地设置,测试各自对应的上述半导体芯片。
12.一种测试系统,用于测试形成在一个半导体晶片上的多个半导体芯片,其特征在于所述测试系统包括:
多个测试组件,对各个上述半导体芯片进行测试;以及
探针装置,电连接对应的上述测试组件及上述半导体芯片;
上述探针装置包括:
线路板,设置有多个端子;
晶片托盘,以与上述线路板形成密闭空间的状态设置,在上述密闭空间侧的面上载置上述半导体晶片;
探针晶片,设置在上述线路板与上述晶片托盘之间,使在上述线路板侧的表面设置的装置侧连接端子与上述线路板的端子电连接,使在上述晶片托盘侧的表面设置的多个晶片侧连接端子与各个上述半导体芯片一并电连接;
装置侧各向异性导电片,设置在上述线路板和上述探针晶片之间,由于被挤压而使上述线路板的端子和上述装置侧连接端子电连接;
晶片侧各向异性导电片,设置在上述探针晶片和上述半导体晶片之间,由于被挤压而使上述半导体晶片的端子和上述晶片侧连接端子电连接;以及
减压部,对上述线路板及上述晶片托盘之间的上述密闭空间进行减压,以使上述晶片托盘接近上述线路板,直到规定的位置为止,且使上述线路板与上述探针晶片电连接、上述探针晶片与上述半导体晶片电连接。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/058144 WO2009130794A1 (ja) | 2008-04-25 | 2008-04-25 | 試験システムおよびプローブ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102017115A true CN102017115A (zh) | 2011-04-13 |
CN102017115B CN102017115B (zh) | 2012-07-25 |
Family
ID=41216543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008801288254A Expired - Fee Related CN102017115B (zh) | 2008-04-25 | 2008-04-25 | 测试系统及探针装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8410807B2 (zh) |
JP (1) | JP5113905B2 (zh) |
KR (1) | KR101160638B1 (zh) |
CN (1) | CN102017115B (zh) |
TW (1) | TWI388841B (zh) |
WO (1) | WO2009130794A1 (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104103542A (zh) * | 2014-08-01 | 2014-10-15 | 上海华力微电子有限公司 | 静态存储器的在线失效分析方法及在线电子束检测设备 |
CN104380448A (zh) * | 2012-06-04 | 2015-02-25 | 东京毅力科创株式会社 | 基板检查装置 |
CN109633486A (zh) * | 2017-10-06 | 2019-04-16 | 苏州嘉大电子有限公司 | 测试装置及分类装置 |
WO2020052490A1 (en) * | 2018-09-11 | 2020-03-19 | Changxin Memory Technologies, Inc. | Method and apparatus for controlling tester, medium and electronic device |
CN112444723A (zh) * | 2019-09-04 | 2021-03-05 | 创意电子股份有限公司 | 测试装置及使用其的测试流程 |
CN112798922A (zh) * | 2019-11-13 | 2021-05-14 | 第一检测有限公司 | 环境控制设备及芯片测试系统 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5461268B2 (ja) * | 2010-03-29 | 2014-04-02 | 日置電機株式会社 | 基板検査システム |
JP5566215B2 (ja) * | 2010-07-29 | 2014-08-06 | 矢崎総業株式会社 | 導通検査治具の取付構造 |
JP5789206B2 (ja) * | 2011-12-08 | 2015-10-07 | 東京エレクトロン株式会社 | ウエハ検査用インターフェース及びウエハ検査装置 |
TWI583968B (zh) * | 2013-05-30 | 2017-05-21 | 旺矽科技股份有限公司 | 電測設備 |
WO2021095232A1 (ja) | 2019-11-15 | 2021-05-20 | キオクシア株式会社 | ストレージシステム及びウェハ |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3087294B2 (ja) * | 1989-09-29 | 2000-09-11 | ジェイエスアール株式会社 | 異方導電性シートの製造方法 |
KR0140034B1 (ko) * | 1993-12-16 | 1998-07-15 | 모리시다 요이치 | 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법 |
US5828224A (en) * | 1994-03-18 | 1998-10-27 | Fujitsu, Limited | Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit |
JP2925964B2 (ja) | 1994-04-21 | 1999-07-28 | 松下電器産業株式会社 | 半導体ウェハ収納器及び半導体集積回路の検査方法 |
JP3467394B2 (ja) * | 1997-10-31 | 2003-11-17 | 松下電器産業株式会社 | バーンイン用ウェハカセット及びプローブカードの製造方法 |
JP3865115B2 (ja) * | 1999-09-13 | 2007-01-10 | Hoya株式会社 | 多層配線基板及びその製造方法、並びに該多層配線基板を有するウエハ一括コンタクトボード |
JP3631451B2 (ja) * | 2001-02-05 | 2005-03-23 | 松下電器産業株式会社 | 半導体集積回路の検査装置および検査方法 |
JP3891798B2 (ja) * | 2001-06-19 | 2007-03-14 | 松下電器産業株式会社 | プローブ装置 |
JP4173306B2 (ja) * | 2001-11-30 | 2008-10-29 | 東京エレクトロン株式会社 | 信頼性評価試験装置、信頼性評価試験システム及び信頼性評価試験方法 |
JP2004053409A (ja) * | 2002-07-19 | 2004-02-19 | Matsushita Electric Ind Co Ltd | プローブカード |
EP1732120A4 (en) * | 2004-03-31 | 2012-02-29 | Jsr Corp | PROBE DEVICE, WAFER SEARCHING DEVICE EQUIPPED WITH THE PROBE DEVICE, AND WAFER SEARCHING METHOD |
WO2006009070A1 (ja) * | 2004-07-15 | 2006-01-26 | Jsr Corporation | 回路基板の検査装置および回路基板の検査方法 |
JP2006078351A (ja) * | 2004-09-10 | 2006-03-23 | Matsushita Electric Ind Co Ltd | プローブカード |
FR2902894B1 (fr) | 2006-06-27 | 2010-06-04 | Cit Alcatel | Systeme de metrologie lateral et longitudinal |
JP5008005B2 (ja) * | 2006-07-10 | 2012-08-22 | 東京エレクトロン株式会社 | プローブカード |
-
2008
- 2008-04-25 KR KR1020107021462A patent/KR101160638B1/ko not_active IP Right Cessation
- 2008-04-25 WO PCT/JP2008/058144 patent/WO2009130794A1/ja active Application Filing
- 2008-04-25 JP JP2010509021A patent/JP5113905B2/ja not_active Expired - Fee Related
- 2008-04-25 CN CN2008801288254A patent/CN102017115B/zh not_active Expired - Fee Related
-
2009
- 2009-04-21 TW TW098113185A patent/TWI388841B/zh not_active IP Right Cessation
-
2010
- 2010-10-08 US US12/901,484 patent/US8410807B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104380448A (zh) * | 2012-06-04 | 2015-02-25 | 东京毅力科创株式会社 | 基板检查装置 |
CN104103542A (zh) * | 2014-08-01 | 2014-10-15 | 上海华力微电子有限公司 | 静态存储器的在线失效分析方法及在线电子束检测设备 |
CN104103542B (zh) * | 2014-08-01 | 2019-07-09 | 上海华力微电子有限公司 | 静态存储器的在线失效分析方法及在线电子束检测设备 |
CN109633486A (zh) * | 2017-10-06 | 2019-04-16 | 苏州嘉大电子有限公司 | 测试装置及分类装置 |
WO2020052490A1 (en) * | 2018-09-11 | 2020-03-19 | Changxin Memory Technologies, Inc. | Method and apparatus for controlling tester, medium and electronic device |
US11112450B2 (en) | 2018-09-11 | 2021-09-07 | Changxin Memory Technologies, Inc. | Method and apparatus for controlling tester, medium and electronic device |
CN112444723A (zh) * | 2019-09-04 | 2021-03-05 | 创意电子股份有限公司 | 测试装置及使用其的测试流程 |
CN112798922A (zh) * | 2019-11-13 | 2021-05-14 | 第一检测有限公司 | 环境控制设备及芯片测试系统 |
Also Published As
Publication number | Publication date |
---|---|
US20110062979A1 (en) | 2011-03-17 |
JPWO2009130794A1 (ja) | 2011-08-11 |
TW200946922A (en) | 2009-11-16 |
TWI388841B (zh) | 2013-03-11 |
US8410807B2 (en) | 2013-04-02 |
WO2009130794A1 (ja) | 2009-10-29 |
CN102017115B (zh) | 2012-07-25 |
JP5113905B2 (ja) | 2013-01-09 |
KR101160638B1 (ko) | 2012-06-28 |
KR20100123883A (ko) | 2010-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102017115B (zh) | 测试系统及探针装置 | |
JP4722227B2 (ja) | 試験用ウエハユニットおよび試験システム | |
CN102236071B (zh) | 测试装置及连接装置 | |
EP2132580B1 (en) | Method of testing a microelectronic circuit | |
CN101978485B (zh) | 探针晶片、探针装置以及测试系统 | |
CN100403043C (zh) | 按压部件和电子部件处理装置 | |
US20210018560A1 (en) | Environment control apparatus | |
JP6470804B1 (ja) | コンタクト機能付きマルチチャンネル充放電電源 | |
US11327110B2 (en) | Chip testing system for testing chips | |
CN101946313B (zh) | 探针晶片、探针装置以及测试系统 | |
CN106291301B (zh) | 半导体组件压力测试装置及其测试设备 | |
KR102163321B1 (ko) | 프로브 카드 및 그 제조 방법 | |
KR20070121023A (ko) | 웨이퍼 프로브 애플리케이션을 위한 능동 진단 인터페이스 | |
WO2009130793A1 (ja) | 試験システムおよびプローブ装置 | |
CN101311740A (zh) | 电子组件测试系统 | |
CN112309488B (zh) | 芯片测试方法 | |
CN112309487B (zh) | 芯片测试系统 | |
CN112309486B (zh) | 芯片测试装置 | |
CN112309489B (zh) | 环境控制设备 | |
WO2009147719A1 (ja) | 試験システム | |
CN112802536B (zh) | 芯片测试装置及芯片测试系统 | |
JP5351151B2 (ja) | 試験システム | |
CN100476441C (zh) | 用于测试半导体器件的处理机的测试托盘 | |
CN221326691U (zh) | 芯片老化测试装置 | |
CN112309491B (zh) | 环境控制设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120725 Termination date: 20140425 |