CN102016614B - 选择性地使用或绕过远程管脚电子设备块来测试至少一个待测设备的方法和装置 - Google Patents
选择性地使用或绕过远程管脚电子设备块来测试至少一个待测设备的方法和装置 Download PDFInfo
- Publication number
- CN102016614B CN102016614B CN200980114118.4A CN200980114118A CN102016614B CN 102016614 B CN102016614 B CN 102016614B CN 200980114118 A CN200980114118 A CN 200980114118A CN 102016614 B CN102016614 B CN 102016614B
- Authority
- CN
- China
- Prior art keywords
- node
- test
- tester
- signal
- pin electronics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
在一个实施例中，用于测试至少一个待测设备(DUT)的装置包括：测试器输入/输出(I/O)节点、DUT I/O节点、远程管脚电子设备块、旁路电路和控制系统。远程管脚电子设备块提供测试功能，并且被耦合在测试器I/O节点和DUT I/O节点之间。旁路电路被耦合在测试器I/O节点和DUT I/O节点之间，并且提供测试器I/O节点和DUT I/O节点之间的信号旁路路径。信号旁路路径绕过由远程管脚电子设备块提供的测试功能。控制系统被配置来使能和禁用旁路电路。还公开了用于利用该装置和其他有关装置来测试一个或多个DUT的方法。
Description
相关申请的交叉引用
本申请是De La Puente等人的题为“Parallel Test Circuit with ActiveDevices”(申请号为12/035,378，于2008年2月21日递交)的美国专利申请的部分继续，该美国专利申请所公开的全部内容通过引用被结合于此。申请12/035,378在此被称作’378申请。
背景技术
当对设备进行测试时，尤其是对电气设备进行测试时，希望将接收、驱动、生成、处理或评估测试信号的(即，提供测试功能的)管脚电子设备(pin electronics)放置得尽可能接近待测设备(DUT)。这是因为：尽管存在用于减轻信号在信号传输路径上的劣化的多种技术，但是减轻信号在较短信号路径上而非较长信号路径上的劣化通常是更容易的。
理想地，所有需要与DUT I/O相接口的管脚电子设备将被放置得十分接近于DUT I/O。然而，许多DUT具有小的形状因数或者高的输入/输出(I/O)密度，从而使得这样做较为困难(或者不可能)。结果，测试系统的设计者通常需要在如下各项之间进行选择：1)在距DUT I/O较远的位置处实现全部的所希望测试功能，或者2)在距DUT I/O较近的位置处实现部分的测试功能。
附图说明
在附图中图示出本发明的说明性实施例，其中：
图1图示出用于测试至少一个DUT的第一示例性装置；
图2图示出图1所示的远程管脚电子设备块的第一示例性实现方式，以及远程管脚电子设备块和旁路电路之间的示例性协作；
图3图示出图1所示的远程管脚电子设备块的第二示例性实现方式，以及远程管脚电子设备块和旁路电路之间的示例性协作；
图4图示出其中图1的装置的远程管脚电子设备块和旁路电路可在测试器I/O节点和DUT I/O节点之间提供双向信号路径的示例性方式；
图5图示出图1所示的装置与测试系统的示例性耦合；
图6图示出用于例如利用图5中示出的装置和测试系统来测试至少一个DUT的示例性方法；并且
图7图示出在测试信号在单个测试器I/O节点和多个DUT I/O节点之间被扇入(fan-in)/扇出(fan-out)的环境中可以如何扩展图1所示的装置。
具体实施方式
图1图示出用于测试至少一个待测设备(DUT)102的第一示例性装置100。装置100包括测试器I/O节点104、DUT I/O节点106、远程管脚电子设备块108、旁路电路110和控制系统112。远程管脚电子设备块108提供测试功能114并且耦合在测试器I/O节点104和DUT I/O节点106之间。作为示例，测试功能114可以是信号接收、信号驱动、信号生成、信号处理或信号评估功能。测试功能114也可以是子功能的集合，比如接收、评估和驱动功能的集合。
旁路电路110耦合在测试器I/O节点104和DUT I/O节点106之间并且提供测试器I/O节点104和DUT I/O节点106之间的信号旁路路径116。信号旁路路径116提供绕过由远程管脚电子设备块108提供的测试功能114的路线。控制系统112被配置来使能和禁用旁路电路110，从而使能和禁用信号旁路路径116。
在图1所示装置100的一些实施例中，测试信号(例如，DUT响应信号)可经由DUT I/O节点106从DUT 102接收。当旁路电路110被禁用时，测试信号被远程管脚电子设备块108的测试功能114接收、处理或评估。测试电路114的输出然后可被提供给测试器I/O节点104。当旁路电路110被使能时，测试功能114被绕过，并且测试信号经由信号旁路路径116向测试器I/O节点104传播。
在图1所示装置100的其他实施例中，测试信号可以经由测试器I/O节点104从测试系统接收。当旁路电路110被禁用时，测试信号被远程管脚电子设备块108的测试功能114接收或处理，并且测试功能114的输出可被提供(驱动)到DUT I/O节点106。当旁路电路110被使能时，测试功能114被绕过，并且测试信号经由信号旁路路径116向DUT I/O节点106传播。
在图1所示装置的另一些实施例中，远程管脚电子设备块108和旁路电路110可以在测试器I/O节点104和DUT I/O节点106之间提供双向信号路径。在一些情况下，控制系统112可以提供确定或使能通过远程管脚电子设备块108或旁路电路110的特定方向的信号流的一个或多个信号。
图2图示出远程管脚电子设备块108(该块被更一般地示出在图1中)的第一示例性实现方式。在图2中，远程管脚电子设备块108被配置为经由DUT I/O节点106从DUT 102接收测试信号。更具体地，图2所示远程管脚电子设备块108的实施例包括比较器200。比较器200具有接收来自DUT I/O节点106的信号的第一输入端202和接收基线信号(baselinesignal)的第二输入端204。比较器200的输出端206耦合到测试器I/O节点104。
图2还图示出远程管脚电子设备块108和旁路电路110之间的示例性协作。具体地，旁路电路110被示出为包括复用器208，该复用器208具有接收远程管脚电子设备块108的输出的第一输入端210和耦合到信号旁路路径116的第二输入端212。复用器208的输出端214耦合到测试器I/O节点104。复用器208的选择输入端(SEL)耦合到控制系统112。以这种方式，通过将信号旁路路径116耦合到测试器I/O节点104，旁路电路110被使能，并且通过将远程管脚电子设备块108耦合到测试器I/O节点104，旁路电路110被禁用。
图3图示出远程管脚电子设备块108(该块被更一般地示出在图1中)的第二示例性实现方式。在图3中，远程管脚电子设备块108被配置为经由测试器I/O节点104从测试系统接收测试信号。更具体地，图3所示远程管脚电子设备块108的实施例包括驱动器300。驱动器300具有接收来自测试器I/O节点104的信号的输入端302和耦合到处理块306的输出端304。处理块306的输出端308耦合到DUT I/O节点106。作为示例，处理块306可以放大测试信号，响应于测试信号来生成测试式样(pattern)，或者操纵测试信号的定时。
图3还图示出远程管脚电子设备块108和旁路电路110之间的示例性协作。具体地，旁路电路110被示出为包括切换元件310，该切换元件310具有耦合到测试器I/O节点104的输入端312、耦合到驱动器输入端302的第一输出端314和耦合到信号旁路路径116的第二输出端316。切换元件310的控制输入端318耦合到控制系统112。以这种方式，通过将信号旁路路径116耦合到测试器I/O节点104，旁路电路110被使能，并且通过将驱动器300耦合到测试器I/O节点104，旁路电路110被禁用。在一些实施例中，可使用第二切换元件来将远程管脚电子设备块108或旁路电路110中的一个或另一个耦合到DUT I/O节点106。
图4图示出远程管脚电子设备块108(该块被更一般地示出在图1中)的第三示例性实现方式。在图4中，远程管脚电子设备块108和旁路电路110在测试器I/O节点104和DUT I/O节点106之间提供双向信号路径。作为示例，远程管脚电子设备块108被示出为包括扇出功能，其中在测试器I/O节点104处接收到的测试信号被驱动器300缓冲并且被多个额外的驱动器400、402、404、406扇出到多个DUT I/O节点106、408、410、412。可通过使用控制系统112禁用除一个扇出驱动器之外的其他扇出驱动器(例如，禁用除了经由端接电阻器Rterm-2耦合到DUT I/O节点106的驱动器406之外的其他扇出驱动器)而绕过扇出功能。图4所示远程管脚电子设备块108还包括比较功能。比较功能经由DUT I/O节点106和接收器414接收测试信号，并且利用比较器200来将所接收的测试信号与基线信号进行比较，如在前关于图2所讨论的。可通过使用控制系统112选择复用器208的第二输入端212而绕过比较功能。复用器208经由接收器416和端接电阻器(Rtenm-1)耦合到测试器I/O节点104。
图5图示出图1所示的装置100与测试系统500的示例性耦合。如所示出的，测试系统500包括提供测试功能504的测试器管脚电子设备块502。信号路径506将测试器I/O节点104耦合到测试器管脚电子设备块502和测试功能504。在一些实施例中，远程管脚电子设备块108和旁路电路110可被集成在集成电路508中。
通常而非必定地，将远程管脚电子设备块108耦合到DUT I/O节点106的信号路径短于将测试器管脚电子设备块502耦合到DUT I/O节点106的信号路径506、116。
由远程管脚电子设备块108和测试器管脚电子设备块502提供的测试功能114、504可以是相同的或不同的。通常，测试功能114将是用户希望更快速、更频繁或者更准确地执行的测试功能(例如，需要在DUT响应信号经历很多劣化(如果存在)之前被执行的信号比较)。测试功能504例如可以是需要更多开销或者较不频繁地实现的测试功能。为了确保由测试系统500并且向测试系统500提供最高质量的信号，信号路径506可被构造为传输线。
图6图示出用于例如利用图5中示出的装置100和测试系统500来测试至少一个DUT的示例性方法600。方法600包括将装置100(例如，测试电路)配置在第一模式中的步骤(在块602处)。当装置100被配置在第一模式中时，远程管脚电子设备块108被用来为DUT I/O节点106提供第一测试功能114(在块604处)，并且第一测试功能的结果被经由信号路径506发送到测试系统500(在块606处)。
在装置100被配置在第一模式中之前或之后，方法600可将装置100配置在第二模式中(在块608处)。在第二模式中，远程管脚电子设备108被绕过。当装置100被配置在第二模式中时，测试功能504所需的数据被经由信号路径506发送(在块610处)，并且测试器管脚电子设备块502被用来为DUT I/O节点104提供测试功能504(在块612处)。
当设计或执行利用方法600的测试程序时，可以设计或执行测试程序以使得第一多个测试在装置100被配置在第一模式中时执行，并且然后第二多个测试在装置100被配置在第二模式中时执行。或者，测试程序可以被设计为使得第二多个测试在第一多个测试之前执行。
图7图示出在测试信号在单个测试器I/O节点702和多个DUT I/O节点704、706、708、710之间被扇入/扇出的环境中可以如何扩展装置100(图1)。作为示例，装置700提供1∶4的扇出。然而，装置700所采用的原理可被用来构造具有1∶2或更大的扇出的任何电路。
装置700包括针对DUT I/O节点704、706、708、710的远程管脚电子设备块712、714、716、718，这些远程管脚电子设备块的每个被耦合在DUT I/O节点704、706、708、710中的相应一个与测试器I/O节点702之间，并且它们每个为各自的DUT I/O节点704、706、708、710提供第一测试功能。旁路电路720被耦合在测试器I/O节点702和多个DUT I/O节点704、706、708、710的每个之间。旁路电路720提供测试器I/O节点702和多个DUT I/O节点704、706、708、710的每个之间的信号旁路路径722、724、726、728。控制系统730被配置为每次使能信号旁路路径722、724、726、728中的一个。以这种方式，并且在旁路模式中，每次DUT I/O节点704、706、708、710中的一个可被耦合到旁路电路720。
在一些实施例中，装置700的测试器I/O节点702可被耦合到如图5所示的测试系统。
‘378申请公开了用于实现远程管脚电子设备块712、714、716、718和旁路电路720的其他方式。
在这里所公开的装置100、装置700中的任一个中，旁路电路110或720优选地位于它所绕过的远程管脚电子设备块108、712、714、716、718的近旁，从而使替换路径间的信号失真最小化。
通过旁路电路110或720的DC衰减或增益优选地随温度变化保持恒定，以使得它能够跨所有温度而被测量并且被校准或者被调节。
Claims (11)
1.一种用于测试至少一个待测设备的装置，该装置包括：
测试器输入/输出节点；
多个待测设备输入/输出节点；
多个远程管脚电子设备块，每个远程管脚电子设备块提供第一测试功能，并且每个远程管脚电子设备块被耦合在所述测试器输入/输出节点和所述多个待测设备输入/输出节点中的相应一个之间；
被耦合在所述测试器输入/输出节点和所述多个待测设备输入/输出节点的每个之间的旁路电路，该旁路电路提供所述测试器输入/输出节点和各个所述待测设备输入/输出节点之间的信号旁路路径，并且所述信号旁路路径中的每个绕过由所述远程管脚电子设备块中的相应一个提供的第一测试功能；以及
控制系统，被配置为使能和禁用所述旁路电路并且每次使能所述信号旁路路径中的一个。
2.根据权利要求1所述的装置，还包括：
提供第二测试功能的测试器管脚电子设备块；以及
将所述测试器输入/输出节点耦合到所述测试器管脚电子设备块的信号路径。
3.根据权利要求2所述的装置，还包括：其中集成了所述远程管脚电子设备块和所述旁路电路但不集成所述测试器管脚电子设备块的集成电路。
4.根据权利要求2所述的装置，其中，所述信号路径包括传输线。
5.根据权利要求2所述的装置，其中，将所述远程管脚电子设备块耦合到各个所述待测设备输入/输出节点的信号路径短于将所述测试器管脚电子设备块耦合到所述待测设备输入/输出节点的信号路径，其中将所述测试器管脚电子设备块耦合到所述待测设备输入/输出节点的所述信号路径经过所述旁路电路。
6.根据权利要求2所述的装置，其中，所述第一测试功能和所述第二测试功能是相同的测试功能。
7.根据权利要求2所述的装置，其中，所述第一测试功能与所述第二测试功能不同。
8.根据权利要求1所述的装置，其中所述远程管脚电子设备块中的每个包括比较器，每个比较器具有接收来自所述待测设备输入/输出节点中的相应一个的信号的第一输入端、接收基线信号的第二输入端和耦合到所述测试器输入/输出节点的输出端。
9.根据权利要求1所述的装置，还包括：其中集成了所述远程管脚电子设备块和所述旁路电路的集成电路。
10.根据权利要求1所述的装置，其中，所述旁路电路在所述测试器输入/输出节点和所述待测设备输入/输出节点之间提供双向信号路径。
11.根据权利要求1所述的装置，其中，所述旁路电路包括复用器，该复用器具有接收来自所述远程管脚电子设备块中的相应一个的信号的第一输入端、接收来自所述信号旁路路径中的相应一个的信号的第二输入端和耦合到所述测试器输入/输出节点的输出端。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/035,378 US8384410B1 (en) | 2007-08-24 | 2008-02-21 | Parallel test circuit with active devices |
| US12/035,378 | 2008-02-21 | ||
| US12/276,290 | 2008-11-21 | ||
| US12/276,290 US7928755B2 (en) | 2008-02-21 | 2008-11-21 | Methods and apparatus that selectively use or bypass a remote pin electronics block to test at least one device under test |
| PCT/US2009/034895 WO2009105762A2 (en) | 2008-02-21 | 2009-02-23 | Methods and apparatus that selectively use or bypass a remote pin electronics block to test at least one device under test |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102016614A CN102016614A (zh) | 2011-04-13 |
| CN102016614B true CN102016614B (zh) | 2014-07-16 |
Family
ID=40986254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200980114118.4A Active CN102016614B (zh) | 2008-02-21 | 2009-02-23 | 选择性地使用或绕过远程管脚电子设备块来测试至少一个待测设备的方法和装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7928755B2 (zh) |
| JP (1) | JP2011513713A (zh) |
| KR (1) | KR20100120692A (zh) |
| CN (1) | CN102016614B (zh) |
| TW (1) | TWI463152B (zh) |
| WO (1) | WO2009105762A2 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7898286B2 (en) * | 2009-02-11 | 2011-03-01 | International Business Machines Corporation | Critical path redundant logic for mitigation of hardware across chip variation |
| KR101133030B1 (ko) * | 2010-12-08 | 2012-04-04 | 인텔릭스(주) | 디스크리트 자가 진단 시스템 |
| KR101218096B1 (ko) | 2010-12-17 | 2013-01-03 | 에스케이하이닉스 주식회사 | 반도체 장치의 테스트 방법 및 반도체 장치의 테스트 시스템 |
| TWI456216B (zh) * | 2012-07-19 | 2014-10-11 | Novatek Microelectronics Corp | 積體電路及其測試系統 |
| US10161993B2 (en) | 2013-02-21 | 2018-12-25 | Advantest Corporation | Tester with acceleration on memory and acceleration for automatic pattern generation within a FPGA block |
| US9952276B2 (en) | 2013-02-21 | 2018-04-24 | Advantest Corporation | Tester with mixed protocol engine in a FPGA block |
| US11009550B2 (en) | 2013-02-21 | 2021-05-18 | Advantest Corporation | Test architecture with an FPGA based test board to simulate a DUT or end-point |
| US10162007B2 (en) * | 2013-02-21 | 2018-12-25 | Advantest Corporation | Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently |
| US10976361B2 (en) | 2018-12-20 | 2021-04-13 | Advantest Corporation | Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes |
| US11137910B2 (en) | 2019-03-04 | 2021-10-05 | Advantest Corporation | Fast address to sector number/offset translation to support odd sector size testing |
| US11237202B2 (en) | 2019-03-12 | 2022-02-01 | Advantest Corporation | Non-standard sector size system support for SSD testing |
| US10884847B1 (en) | 2019-08-20 | 2021-01-05 | Advantest Corporation | Fast parallel CRC determination to support SSD testing |
| US11313903B2 (en) * | 2020-09-30 | 2022-04-26 | Analog Devices, Inc. | Pin driver and test equipment calibration |
| US11662380B2 (en) * | 2021-05-13 | 2023-05-30 | Apple Inc. | Built-in self-test for die-to-die physical interfaces |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6275962B1 (en) * | 1998-10-23 | 2001-08-14 | Teradyne, Inc. | Remote test module for automatic test equipment |
| US6275023B1 (en) * | 1999-02-03 | 2001-08-14 | Hitachi Electronics Engineering Co., Ltd. | Semiconductor device tester and method for testing semiconductor device |
| CN1666110A (zh) * | 2002-07-08 | 2005-09-07 | 皇家飞利浦电子股份有限公司 | 具有测试单元的电子电路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471481A (en) | 1992-05-18 | 1995-11-28 | Sony Corporation | Testing method for electronic apparatus |
| EP0882991B1 (en) | 1997-05-22 | 1999-03-17 | Hewlett-Packard Company | Decompression circuit |
| JP2000065899A (ja) | 1998-08-14 | 2000-03-03 | Sony Corp | 半導体装置およびそのデータ書き換え方法 |
| US6392427B1 (en) | 1998-12-21 | 2002-05-21 | Kaitech Engineering, Inc. | Testing electronic devices |
| US6499121B1 (en) | 1999-03-01 | 2002-12-24 | Formfactor, Inc. | Distributed interface for parallel testing of multiple devices using a single tester channel |
| US7124221B1 (en) | 1999-10-19 | 2006-10-17 | Rambus Inc. | Low latency multi-level communication interface |
| TW440984B (en) | 2000-03-08 | 2001-06-16 | Via Tech Inc | Chip testing system and testing method |
| JPWO2002057921A1 (ja) | 2001-01-19 | 2004-07-22 | 株式会社日立製作所 | 電子回路装置 |
| US7395476B2 (en) | 2004-10-29 | 2008-07-01 | International Business Machines Corporation | System, method and storage medium for providing a high speed test interface to a memory subsystem |
| US7312617B2 (en) | 2006-03-20 | 2007-12-25 | Microprobe, Inc. | Space transformers employing wire bonds for interconnections with fine pitch contacts |
| US7590903B2 (en) | 2006-05-15 | 2009-09-15 | Verigy (Singapore) Pte. Ltd. | Re-configurable architecture for automated test equipment |
| US7421632B2 (en) | 2006-05-31 | 2008-09-02 | Verigy (Singapore) Pte. Ltd. | Mapping logic for controlling loading of the select ram of an error data crossbar multiplexer |
| JP2008042376A (ja) | 2006-08-03 | 2008-02-21 | Fujitsu Ltd | 双方向伝送回路及び送受信素子 |
-
2008
- 2008-11-21 US US12/276,290 patent/US7928755B2/en active Active
-
2009
- 2009-02-23 CN CN200980114118.4A patent/CN102016614B/zh active Active
- 2009-02-23 KR KR1020107021206A patent/KR20100120692A/ko not_active Ceased
- 2009-02-23 WO PCT/US2009/034895 patent/WO2009105762A2/en active Application Filing
- 2009-02-23 TW TW098105627A patent/TWI463152B/zh active
- 2009-02-23 JP JP2010547840A patent/JP2011513713A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6275962B1 (en) * | 1998-10-23 | 2001-08-14 | Teradyne, Inc. | Remote test module for automatic test equipment |
| US6275023B1 (en) * | 1999-02-03 | 2001-08-14 | Hitachi Electronics Engineering Co., Ltd. | Semiconductor device tester and method for testing semiconductor device |
| CN1666110A (zh) * | 2002-07-08 | 2005-09-07 | 皇家飞利浦电子股份有限公司 | 具有测试单元的电子电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009105762A3 (en) | 2009-12-30 |
| US7928755B2 (en) | 2011-04-19 |
| TW200941015A (en) | 2009-10-01 |
| JP2011513713A (ja) | 2011-04-28 |
| TWI463152B (zh) | 2014-12-01 |
| KR20100120692A (ko) | 2010-11-16 |
| CN102016614A (zh) | 2011-04-13 |
| WO2009105762A2 (en) | 2009-08-27 |
| US20090212799A1 (en) | 2009-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102016614B (zh) | 选择性地使用或绕过远程管脚电子设备块来测试至少一个待测设备的方法和装置 | |
| CN101472519B (zh) | 使用人体的通信设备和方法 | |
| US7598726B1 (en) | Methods and apparatuses for test methodology of input-output circuits | |
| US20080010568A1 (en) | Fabric-based high speed serial crossbar switch for ate | |
| WO2001079863A3 (en) | Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester | |
| US20050204225A1 (en) | Serial I/O using JTAG TCK and TMS signals | |
| JP2008512682A5 (zh) | ||
| US20130159803A1 (en) | Asynchronous circuit with an at-speed built-in self-test (bist) architecture | |
| US6922071B2 (en) | Setting multiple chip parameters using one IC terminal | |
| US11313904B2 (en) | Testing device and testing method | |
| US8183893B2 (en) | Driver comparator circuit | |
| US7770078B2 (en) | Integrated circuit communication self-testing | |
| CN106803776B (zh) | 射频前端测试装置以及射频前端测试方法 | |
| US8040144B2 (en) | Interface circuit | |
| US8788898B2 (en) | Remote testing system | |
| KR100362070B1 (ko) | 풀링저항기가제공된접속부들을테스트하기위한장치 | |
| JP2003066125A (ja) | 集積回路、並びに、集積回路を試験するための方法 | |
| JP2003530556A (ja) | デジタル回路を試験する装置およびデジタル回路を試験する方法 | |
| CN110133481B (zh) | Io桥接短路的测试方法及测试电路 | |
| US7639626B2 (en) | Built in self test | |
| US7089470B1 (en) | Programmable test pattern and capture mechanism for boundary scan | |
| US6998837B2 (en) | Serial communication testing | |
| US11247232B2 (en) | Transducer interface pair impedance measurement | |
| CN109388862B (zh) | 一种可配置的多功能故障注入通用电路及工作方法 | |
| WO2006117588A1 (en) | An integrated circuit and a method for designing a boundary scan super-cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: ADVANTEST (SINGAPORE) PTE. LTD. Free format text: FORMER OWNER: VERIGY (SINGAPORE) PTE. LTD. Effective date: 20120426 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20120426 Address after: Singapore Singapore Applicant after: Verigy Pte Ltd Singapore Address before: Singapore Singapore Applicant before: Inovys Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: ADVANTEST CORP. Free format text: FORMER OWNER: ADVANTEST (CHINA) CO., LTD. Effective date: 20150508 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150508 Address after: Tokyo, Japan, Japan Patentee after: ADVANTEST CORP Address before: Singapore Singapore Patentee before: Verigy Pte Ltd Singapore |