CN101989465B - 解决测试Pad使用中耐压问题的电路及方法 - Google Patents
解决测试Pad使用中耐压问题的电路及方法 Download PDFInfo
- Publication number
- CN101989465B CN101989465B CN 200910057702 CN200910057702A CN101989465B CN 101989465 B CN101989465 B CN 101989465B CN 200910057702 CN200910057702 CN 200910057702 CN 200910057702 A CN200910057702 A CN 200910057702A CN 101989465 B CN101989465 B CN 101989465B
- Authority
- CN
- China
- Prior art keywords
- voltage
- test
- signal
- circuit
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009659 non-destructive testing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种解决测试Pad使用中耐压问题的电路；包括：测试Pad模块，包括MOS管；存储器模块与测试Pad模块中MOS管的漏极相连接；有电压转换电路与存储器模块相连接；电压转换电路与测试Pad模块中MOS管的栅极和衬底相连接，调节MOS管栅极和衬底电位，电压转换电路向测试Pad模块输出电压V1，输出至测试Pad中的MOS管栅极和衬底；当测试信号为最高正电压时，调整电压V1的电位到一电压；当测试信号为负电压时，调整电压V1为另一电压。本发明在只有一组测试Pad的前提下，仍然是测试Pad的MOS器件的各端点之间的电压差满足器件的工艺条件，从而顺利完成存储器所需的测试。
Description
技术领域
本发明涉及一种半导体测试电路及方法，具体涉及一种存储器测试用电路及方法。
背景技术
目前，为了让一个测试Pad能够无损地测量正、负电压，通常的做法是将测试Pad相关电路NMOS管的栅和衬底接到最低电位。现假设最高正电压为VPOS，最低负电压为VNEG，从而NMOS管的栅和衬底接到VNEG。这样在测试Pad测试VPOS的时候，NMOS管的漏(Drain)端到栅(Gate)端和衬底(Sub)端之间的偏置都为VPOS+|VNEG|。在现在的工艺条件下，NMOS管的击穿电压(BV)特性显示该偏置已经超过了工艺条件。
原来的做法是用两组测试Pad，一组用于测试正电压，另一组用于测试负电压，这样NMOS管的漏(Drain)端到栅(Gate)端和衬底(Sub)端之间的偏置都为VPOS或者|VNEG|，而这是符合工艺条件的。但是这会多使用一组测试Pad，耗费较大的芯片面积。
现在通常是将测试要求和工艺要求分开考虑。
1)根据现有的测试设计办法即只有一个测试Pad的情况下，根据NMOS管的偏置条件选择适合BV要求的器件，这种方法需要较好的工艺支持，可能需要设计新的器件，会增加工艺和ESD评价的成本。
2)根据现有的工艺水平，在满足器件BV的要求下，设计具体的测试 方案，正如起初一样，用两组测试Pad，一组测试正电压范围的信号，一组测试负电压范围的信号。这种方法会增加系统的面积。
发明内容
本发明所要解决的技术问题是提供一种本发明的目的是要在当前的工艺条件之下，减少系统面积，解决测试要求和器件击穿电压BV特性之间的矛盾。
为了解决以上技术问题，本发明提供了一种解决测试Pad使用中耐压问题的电路；包括：测试Pad模块，包括MOS管；存储器模块与测试Pad模块中MOS管的漏极相连接；有电压转换电路与存储器模块相连接；电压转换电路与测试Pad模块中MOS管的栅极和衬底相连接，调节MOS管栅极和衬底电位，电压转换电路向测试Pad模块输出电压V1，输出至测试Pad中的MOS管栅极和衬底；当测试信号为最高正电压时，调整电压V1的电位到一电压；当测试信号为负电压时，调整电压V1为另一电压。
本发明的有益效果在于：该技术通过调整测试Pad中的MOS管栅极Gate和衬底Sub电位，在只有一组测试Pad的前提下，仍然是测试Pad的MOS器件的各端点之间的电压差满足器件的工艺条件，从而顺利完成存储器所需的测试。这样就解决了解决测试Pad和器件耐压问题之间的矛盾，避免了牺牲芯片面积或工艺开发新器件。
本发明还提供了上述解决测试Pad使用中耐压问题的电路的使用方法，包括以下步骤：
将测试Pad相关电路中NMOS管的栅极和衬底端引出标注V1；
电压转换电路根据控制信号选择不同的输出电位；
将正电压范围的信号和负电压范围的信号分类，用不同的测试模式标识；
存储器模块中的控制电路测试到正电压范围信号时控制电路输出信号Tm＝电源电压，测试到负电压范围信号时输出信号Tm＝零电压；
当Tm＝电源电压时，电压转换电路输出V1为一电压；Tm＝零电压时，电压转换电路输出V1另一电压。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1是本发明实施例示意图；
图2是本发明实施例测试正电压范围信号时各节点电位的示意图；
图3是本发明实施例测试负电压范围信号时各节点电位的示意图。
具体实施方式
本发明是为满足利用一组测试Pad同时满足测试正、负电压的要求，通过设计模块处理测试Pad对应NMOS的栅极Gate和衬底Sub端电位，解决出现的耐压问题(NMOS管的偏置电压超出BV)。
如图1所示，模块1就是普通的测试Pad示意图，图中NMOS管起静电放电ESD保护；模块2就是Flash或EEPROM模块；模块3就是调节NMOS管栅极Gate和衬底Sub电位的电压转换(level shift)电路。
如图2所示，当测试信号为最高正电压VPOS时，调整V1的电位到零电压Vgnd。如图3所示，当测试信号为负电压VNEG时，调整V1为负电压VNEG。这样可以保证正、负电压都可以无损通过测试Pad，此时NMOS管的漏(Drain)端到栅(Gate)端和衬底(Sub)端之间的偏置电压降低到最高正电压VPOS以下，该电压低于NMOS管的漏源击穿电压BV，从而满足工艺条件。
本发明提出的解决办法正是利用控制(V1)电位电路的引入解决了在测试Pad减少过程中碰到的无损测试和工艺条件之间的矛盾。这样就可以保证在减少一个测试Pad的基础上完成正、负电压的测试。该发明有效地解决了解决测试Pad和器件耐压问题之间的矛盾，从而避免了牺牲芯片面积(增加一组测试Pad)或者工艺的开发的难度(开发漏源击穿电压BV更高的器件)。
通过控制测试Pad NMOS管的栅极Gate和衬底Sub电位，可以解决测试正、负电压信号和NMOS管漏源击穿电压BV特性之间的矛盾，具体要保护：
应用于解决测试Pad使用中存在耐压问题的解决办法的具体电路，电路由普通的测试Pad+电压转换电路level shift+Flash或EEPROM模块。可以调整测试Pad上NMOS管栅极Gate和衬底Sub端口的电位。通过调整电位，可以保证无损的测试Flash或EEPROM的TP端的正、负电压信息。在只使用一组测试Pad完成正、负电压的测试前提下，仍然可以保证NMOS管各端点之间的电压差满足工艺的漏源击穿电压BV要求。
本发明中测试Pad和Flash或EEPROM系统在原有普通系统的基础上主要针对测试Pad的相关电路进行了改动，将NMOS管的栅极Gate和衬底Sub端的电位由普通设计中的固定电位(零电压vgnd或负电压VNEG)改变为V1，该电位可以根据具体的测试项目调整以便满足NMOS管的漏源击穿电压BV要求。
将测试Pad相关电路中NMOS管的栅极Gate和衬底Sub端引出标注V1；设计电压转换level shift电路，根据控制信号选择不同的输出电位，在本次设计中选择零电压vgnd或者负电压VNEG。根据具体的测试要求，将正电压范围的信号和负电压范围的信号分类，用不同的测试模式标识。在Flash或EEPROM模块中设计控制电路，使得测试正电压范围信号时控制电路输出信号Tm＝vpwr(电源电压)，测试负电压范围信号是解码电路输出信号Tm＝vgnd(零电压)。设计电压转换level shift电路，使得Tm＝en＝电源电压vpwr时，输出V1＝零电压vgnd；Tm＝en＝零电压vgnd时，输出V1＝负电压VNEG。
这样测试正电压范围信号时，图1中模块1中的NMOS管任何两端的电位都小于或等于最高正电压VPOS；测试负电压范围信号时，对应的NMOS管任何两端的电位都小于或等于|负电压VNEG|。
从而在现有的工艺条件(最高正电压VPOS，|负电压VNEG|＜击穿电压BV＜最高正电压VPOS+|负电压VNEG|)下，采用一个测试Pad就可以实现正负电压范围的信号测试。
1)分析测试信号的最高最低电平，将最高电平标注为VPOS，最低电平标注为VNEG；
2)将测试Pad相关电路中NMOS管的栅极Gate和衬底Sub端引出标注V1；
3)设计电压转换level shift电路，根据控制信号选择不同的输出电位，在本次设计中选择输出零电压vgnd或者负电压VNEG。
4)根据具体的测试要求，将正电压范围的信号和负电压范围的信号 分类，用不同的测试模式标识。
5)在Flash或EEPROM中设计控制电路，使得测试正电压范围信号时控制电路输出信号Tm＝vpwr(电源电压)，测试负电压范围信号是解码电路输出信号Tm＝vgnd(零电压)。
6)设计电压转换level shift电路，使得Tm＝en＝电源电压vpwr时，输出V1＝零电压vgnd；Tm＝en＝零电压vgnd时，输出V1＝负电压VNEG。
具体电路实现如图1所示。
这样测试正电压范围信号时，图1中模块1中的NMOS管任何两端的电位都小于或等于VPOS；测试负电压范围信号时，对应的NMOS管任何两端的电位都小于或等于|VNEG|。
从而在现有的工艺条件(VPOS，|VNEG|＜BV＜VPOS+|VNEG|)下，采用一个测试Pad就可以实现正负电压范围的信号测试，有效解决了解决测试Pad和器件耐压问题之间的矛盾，避免了牺牲芯片面积或工艺开发新器件。
本发明并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。
Claims (3)
1.一种解决测试Pad使用中耐压问题的电路；包括：
测试Pad模块，包括MOS管；
存储器模块与测试Pad模块中MOS管的漏极相连接；
其特征在于，还包括：
电压转换电路与存储器模块相连接；
电压转换电路与测试Pad模块中MOS管的栅极和衬底相连接，调节MOS管栅极和衬底电位，电压转换电路向测试Pad模块输出电压V1，输出至测试Pad中的MOS管栅极和衬底；
当测试信号为最高正电压时，调整电压V1的电位到零电压；当测试信号为负电压时，调整电压V1为负电压。
2.如权利要求1所述的解决测试Pad使用中耐压问题的电路，其特征在于，所述存储器模块为Flash或EEPROM模块。
3.如权利要求1所述的解决测试Pad使用中耐压问题的电路的使用方法，其特征在于，包括以下步骤：
将测试Pad电路中MOS管的栅极和衬底端引出标注V1；
电压转换电路根据控制信号选择不同的输出电位；
将正电压范围的信号和负电压范围的信号分类，用不同的测试模式标识；
存储器模块中的控制电路测试到正电压范围信号时控制电路输出信号Tm＝电源电压，测试到负电压范围信号时输出信号Tm＝零电压；
当Tm＝电源电压时，电压转换电路输出V1＝零电压；Tm＝零电压时，电压转换电路输出V1＝负电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910057702 CN101989465B (zh) | 2009-08-04 | 2009-08-04 | 解决测试Pad使用中耐压问题的电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910057702 CN101989465B (zh) | 2009-08-04 | 2009-08-04 | 解决测试Pad使用中耐压问题的电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101989465A CN101989465A (zh) | 2011-03-23 |
| CN101989465B true CN101989465B (zh) | 2013-04-24 |
Family
ID=43745960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910057702 Active CN101989465B (zh) | 2009-08-04 | 2009-08-04 | 解决测试Pad使用中耐压问题的电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101989465B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1111401A (zh) * | 1993-11-15 | 1995-11-08 | 松下电器产业株式会社 | 半导体装置，其工作方法及其制作方法 |
-
2009
- 2009-08-04 CN CN 200910057702 patent/CN101989465B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1111401A (zh) * | 1993-11-15 | 1995-11-08 | 松下电器产业株式会社 | 半导体装置，其工作方法及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101989465A (zh) | 2011-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7598802B2 (en) | Semiconductor integrated circuit apparatus and electronic apparatus | |
| CN103091526B (zh) | 电压检测电路 | |
| CN101795129B (zh) | 上电复位电路 | |
| EP3550723B1 (en) | Pad tracking circuit for high-voltage input-tolerant output buffer | |
| CN101728826B (zh) | 一种采用结型场效应晶体管的输入浪涌保护装置 | |
| CN101135716B (zh) | 测量漏电流的方法与装置 | |
| JP6370279B2 (ja) | ブートストラップ補償回路およびパワーモジュール | |
| CN103023469A (zh) | 一种栅压自举开关电路 | |
| CN103247333A (zh) | 低泄漏电路、装置和技术 | |
| CN101383507A (zh) | 一种静电放电防护电路 | |
| JP5603674B2 (ja) | スイッチ装置および試験装置 | |
| CN102647176B (zh) | 输出驱动器 | |
| CN101989465B (zh) | 解决测试Pad使用中耐压问题的电路及方法 | |
| US20090167359A1 (en) | Current mode logic circuit and control apparatus therefor | |
| CN103296974B (zh) | 音圈马达驱动器中的自校准缓冲放大器及电阻修整网路 | |
| US20150145564A1 (en) | Electronic Switching Device with Reduction of Leakage Currents and Corresponding Control Method | |
| CN107294516A (zh) | 一种无静态功耗的上电复位电路 | |
| US8132028B2 (en) | Motherboard and power supply module thereof | |
| CN1841554A (zh) | 用于集成电路元件的高速低功率输入缓冲器 | |
| CN102638254B (zh) | 低泄漏功率检测器件、系统和方法 | |
| CN104950967B (zh) | 一种可靠补偿mos管阈值电压变化的电路及方法 | |
| CN1964197A (zh) | 一种模拟信号采样装置 | |
| CN103138698B (zh) | 一种限幅电路 | |
| CN104202024B (zh) | 适合高压浮地的开漏电路 | |
| CN103219044A (zh) | 非易失性存储装置的读出电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140110 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140110 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |