[go: up one dir, main page]

CN101981720A - 垂直相变存储单元 - Google Patents

垂直相变存储单元 Download PDF

Info

Publication number
CN101981720A
CN101981720A CN2009801115029A CN200980111502A CN101981720A CN 101981720 A CN101981720 A CN 101981720A CN 2009801115029 A CN2009801115029 A CN 2009801115029A CN 200980111502 A CN200980111502 A CN 200980111502A CN 101981720 A CN101981720 A CN 101981720A
Authority
CN
China
Prior art keywords
phase change
layer
active
change material
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801115029A
Other languages
English (en)
Other versions
CN101981720B (zh
Inventor
卢多维克·R·A·古
大卫·I·马德恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Koninklijke Philips NV
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC, Koninklijke Philips Electronics NV filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN101981720A publication Critical patent/CN101981720A/zh
Application granted granted Critical
Publication of CN101981720B publication Critical patent/CN101981720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种垂直相变存储单元(2)具有相变存储材料的有源区(24)，通过提供仅在相变存储材料的一部分上延伸的接触或者仅使相变存储材料一部分外露的绝缘层，来限定有源区(24)。每个单元可以有多于一个的有源区(24)，从而允许在每个单元中存储多于一位的数据。

Description

垂直相变存储单元
技术领域
本发明涉及垂直相变存储单元以及垂直相变存储单元的制造方法。
背景技术
相变存储单元使用相变材料，相变材料改变其相位以储存数据。
所选择的典型的相变材料是硫属玻璃，硫属玻璃可以在低电阻晶态和高电阻非晶态之间转换。可以通过将复位电流通过相变材料以加热材料并将状态改变为非晶态，来进行向高电阻状态的转换。施加到非晶态的置位电压产生比复位电流低得多的电流，可以用于将状态改变回晶态。
可以横向或垂直地实现相变存储单元。在WO2007/072308中描述了实现相变存储单元的具体方法，WO2007/072308描述了具有改善的热限制的垂直相变存储单元。将相变材料盘或环提供在两个另外的相变材料层之间。
然而，希望进一步改进相变存储单元。具体地，期望减小编程单元所需的电流和/或减小储存每位数据所需的区域。
发明内容
根据本发明的一方面，提供了根据权利要求1所述的相变存储单元。
与WO2007/072308中所描述的单元相比，本发明的相变存储单元可以具有更小的水平横截面积，从而需要更低的切换电流使有源区呈非晶体。通过利用有源相变材料层的厚度以及台阶的仅部分长度部分地限定有源区的尺寸，来实现这一点。
传统上，第一导电材料层中的台阶可以是通孔的边缘，使得有源相变材料的沉积在通孔的侧壁上形成环。
在本发明的另一方面，提供了根据权利要求9所述的方法。该方法可以实现有源区的尺寸减小，从而得到改善的特性。
附图说明
为更好地理解本发明，现在将参考附图来描述本发明的实施例，在附图中：
图1是第一实施例的示意性正剖面图；
图2是图1的布置的示意性顶视图；
图3至10是制造图1和2的实施例的一系列步骤的示意性横截面图和示意图；
图11是方法的备选步骤的示意性顶视图；
图12是第二实施例的示意性正剖面图；
图13是图12的布置的示意性顶视图；
图14是第三实施例的示意性正剖面图；
图15是图14的布置的示意性侧剖面图；
图16是图14和15的布置的示意性顶视图；以及
图17是任何实施例的单元的布置的示意图。
图是示意性的而不是按比例绘制的。在不同的图中相同或相似的组件具有相同的参考标号，其中所涉及的说明没有必要重复。
具体实施方式
参考图1(沿CC的正剖面图)和图2(顶视图)，在底衬4上的二极管6上形成相变存储单元2。二极管6由在n型区8上的重掺杂的p型区10构成。应注意，在备选实施例中，可以使用晶体管来代替二极管。
至二极管6的金属底部接触12由绝缘体11环绕。
在底部接触12上提供第一导电材料层14。在实施例中，第一导电材料层14本身是相变材料层，然而这不是改变相位以记录数据的有源层，因此可以选择其他材料。
在第一导电材料层14上的第一绝缘层16具有通孔18。因此通孔的边缘构成环形的台阶17。
有源相变材料20以环的形式存在于通孔中。该相变材料将被称作有源相变材料，因为该相变材料是该层中改变相位以记录数据的材料。
绝缘材料的第二绝缘层22填充环20，并且还在环的大部分上延伸，仅保持两个有源区24外露(见图2)。
第二导电材料层26被提供在第一绝缘层16上并且与有源区24相接触，位线对28作为接触在第二导电材料层26上延伸。
每个接触区24上的有源相变材料用作为存储一位数据的单独存储元件，因此图1和2的存储单元具有针对单个二极管的两个存储元件，这可以称为1D2R(一个二极管两个电阻器)架构。由于现在针对每个二极管存储两位数据而不是一位数据，所以增大了数据存储密度。
接触区A的面积由Wt所给出，其中t是构成环的相变层32的厚度，W是接触区的宽度。使用所提出的工艺，t不是以光刻法限定的，所以可以非常小，W的最小值由暗场中的最小光刻特征尺寸给出。
这允许相变单元的有源面积比在WO2007/072308的器件中的小。这继而减小了将单元切换至复位状态(即，非晶态)所需的电流，从而改善了器件特性。
现在将参考图3至10来描述制造这种结构的方法。
从底部接触12开始，沉积第一导电材料层14，之后是硬掩模介电层16和第一光致抗蚀剂层30。第一导电材料层是第一相变材料。图案化第一光致抗蚀剂层30并将其用作掩模来蚀刻硬掩模层，以具有开口18，如图3的正剖面图和图4的顶视图所示。
用于第一硬掩模层的合适材料包括SiC、SiO2或Si3N4，该层可以具有20nm左右的厚度。
开口18的宽度D1应该尽可能地小。
用于形成开口18的蚀刻应该优选地止于第一导电材料层14的顶部，但是如果轻微地蚀刻该层的顶部，只要该层足够厚，就不会造成问题。因此，使用厚度为50nm的第一导电材料层。
然后，去除第一光致抗蚀剂层30，并在整个表面上(包括在开口18的侧壁上)沉积有源相变材料层32。使用词语“有源”是因为在开口18的侧壁上的相变材料层32在所完成的器件中形成改变其相位的相变材料环，即，材料在所完成的器件中形成有源层。
在沉积有源材料层32之后，沉积第二硬掩模层22和第二光致抗蚀剂层34。第二硬掩模层可以由例如Si3N4制成，具有50至100nm的厚度。
第二光致抗蚀剂层被图案化为具有如图6的顶视图和图5的侧视图所示的形状，覆盖第二硬掩模层22的大部分，在外露的开口18的相对两侧留下硬掩模层的两个指状物36。指状物的宽度W应该尽可能地小，这是因为该宽度确定最终器件的宽度W。
然后蚀刻外露的第二硬掩模层22。可以使用端点轨迹方法，在端点轨迹方法中，当到达第一硬掩模层16时停止蚀刻工艺。然后去除第二光致抗蚀剂层34。这得到图7的正剖面图和图8的顶视图所示的步骤，其中，硬掩模层22在被第二光致抗蚀剂层34覆盖的部分较厚，但硬掩模层22的一部分甚至仍保留在所暴露的开口18中。
然后以第三相变材料层的形式沉积第二导电材料层26。可以使用在达到第二硬掩模层22的顶部时停止的化学-机械抛光步骤(CMP)或者干蚀刻工艺来图案化该第二导电材料层26。
然后通过沉积金属材料和图案化来形成位线对28，得到图9(侧视图)和图10(顶视图)所示的最终结果。
这样，形成小接触对，小接触对的面积A由指状物的宽度W和开口18侧壁上的相变层32的厚度t来确定。
应注意，第一硬掩模层16是所完成的器件的第一绝缘层，第二硬掩模层22是所完成的器件的第二绝缘层。
三个相变材料层，即，第一和第二导电层14、26以及有源层32可以均由相同材料形成。
备选地，有源层32可以是更具电阻性的硫属化物材料，因此消耗更多的热，第一和第二材料层可以是更具导电性的材料以减小器件两端的电压降。对于有源层的合适选择是Ge2Sb2Te5，对于第一和第二导电层的合适选择是SbTe合金。
可以进行各种修改。上面的实施例描述了在第二光致抗蚀剂层中的两个指状物，从而得到环的两个开口。开口的数量以及因此器件的数量可以变化。
例如，图11示出了图8的步骤的备选形式，在环20上有四个开口24而不是两个。
图12和13示出了备选实施例，其中省略第二导电材料层26，将第二硬掩模层22图案化以使整个环20外露。
为确保小面积接触24，利用图案化的位线的图案来实现至相变材料的接触，其中，位线的图案具有在环20上延伸的指状物40。指状物40与环20的交叉形成面积为Wt的两个小接触24。环20只有在指状物40下面的部分是有源的。
图14至16示出了另一备选实施例，图14是沿B-B的截面(图16)，图15是沿A-A的截面(图16)，图16是实施例的顶视图。应注意，在图16中环20是由虚线所示，这是因为环20在顶面是不可见的。
在沉积第二硬掩模层22之前，该实施例的方法始终采用图3至10的实施例的方法。
然后，执行化学-机械抛光(CMP)步骤以将第二硬掩模层22仅留在环20中。
然后沉积并图案化第三绝缘层60以在第三绝缘层60边缘上形成在环20上延伸的台阶66。
席状沉积工艺沉积第二导电层26，然后蚀刻第二导电层26以在台阶上形成第二导电层材料的隔离物62。
然后蚀刻槽68，通过席状沉积来沉积第四绝缘层64。然后化学机械抛光(CMP)步骤将该层向回蚀刻至隔离物。
然后沉积位线28。
这样，可以进一步减小有源区24的面积，这是因为宽度和长度都由所沉积的层的厚度来确定。
应理解，任何实施例的单元将以阵列的形式来组合。
可以在阵列中的单元之间共享组件。例如，可以如图17所示来共享位线28。
考虑三个相邻的单元，第一单元50、第二单元52以及第三单元54。第一单元50和第二单元52共享第一位线56，第二单元52和第三单元54共享第二位线58。当读取或写入单元时，选择正确位线和字线使得可以读取单个元件—当选择第二单元52时，第一位线56的使用选择第二单元52左侧元件，第二位线58的使用选择第二单元52的右侧元件。通过同第二位线58一起选择第三单元54，来使用共享第二位线58的第三单元54的左侧元件。

Claims (12)

1.一种相变存储单元，具有用于存储数据的、相变材料的至少一个有源区(24)，所述相变存储单元包括：
底部电极(12)；
覆在底部电极上面的第一导电材料层(14)；
在第一导电材料层(14)上的第一电绝缘材料层(16)，在第一电绝缘材料层(16)的边缘处限定有台阶；
在电绝缘材料层中在台阶一侧的有源相变材料(20)；
在与有源相变材料(20)相对的台阶另一侧的第二电绝缘材料层(22)；以及
与有源相变材料(20)相接触的至少一个顶部电极(28)。
其中，顶部电极与在台阶一侧的有源相变材料层(20)的至少一个限定部分相接触，而不与有源相变材料层(20)的其余部分相接触，与顶部电极相接触的部分限定至少一个有源区(24)。
2.根据权利要求1所述的相变存储单元，其中，第二电绝缘材料层(22)在有源相变材料(20)上延伸，使有源相变材料(20)的至少一个部分外露作为所述或每个有源区(24)。
3.根据权利要求1所述的相变存储单元，其中，每个顶部电极包括指状物区(40)，指状物区(40)在有源相变材料(20)的一部分的上延伸，使得指状物区与有源相变材料(20)的该部分相接触，指状物区(40)与有源相变材料(20)之间的重叠限定了有源区(24)。
4.根据权利要求1、2或3所述的相变存储单元，其中，有源相变材料(20)是环形式的。
5.根据权利要求1所述的相变存储单元，还包括第二导电材料层(26)，第二导电材料层(26)在有源相变材料(20)的有源区(24)上。
6.根据权利要求5所述的相变存储单元，其中，第一导电材料层和第二导电材料层都是相变材料。
7.根据前述任一项权利要求所述的相变存储单元，具有多个有源区(24)，相变存储单元包括多个顶部电极，每个顶部电极与有源相变材料(20)的不同有源区(24)相接触以限定相应的多个存储元件。
8.根据权利要求9所述的相变存储单元，其中，有源相变材料(20)的电阻比第一导电材料层和第二导电材料层(14，26)的电阻大。
9.一种相变存储单元的制造方法，包括：
形成底部电极(12)；
在底部电极上沉积第一导电材料层(14)；
图案化第一硬掩模材料层(16)，以在硬掩模材料中限定台阶(17)；
在台阶一侧形成有源相变材料区(20)；
形成第二硬掩模材料层(22)；
图案化第二硬掩模材料层(22)，并从第一硬掩模材料层的顶部去除相变材料区，以使相变材料区的一部分外露；以及
形成至少一个顶部电极(28)，顶部电极(28)与台阶一侧的有源相变材料区(20)的至少一个限定部分相接触，而不与有源相变材料层(20)的其余部分相接触，与顶部电极相接触的部分限定了至少一个有源区(24)。
10.根据权利要求9所述的方法，还包括：在形成所述至少一个顶部电极之前，在相变材料区的外露部分上沉积第二导电材料层(26)。
11.根据权利要求9或10所述的方法，还包括：
在第二硬掩模材料层(22)和有源相变材料(20)上沉积绝缘体(60)；
图案化绝缘体，以在绝缘体(60)的边缘处形成在有源相变材料(20)上延伸的台阶(66)；
在台阶的边缘上沉积导电材料隔离物(62)以限定有源区(24)，其中隔离物(62)跨过有源相变材料(20)。
12.根据权利要求11所述的方法，还包括：
在绝缘体(60)中蚀刻槽(68)，槽(68)在台阶(66)上延伸；
沉积另一绝缘层(64)；以及
向回蚀刻所述另一绝缘层，以使隔离物(62)外露。
CN200980111502.9A 2008-04-01 2009-03-30 垂直相变存储单元 Active CN101981720B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP081033052 2008-04-01
EP08103305.2 2008-04-01
EP08103305 2008-04-01
PCT/IB2009/051329 WO2009122349A2 (en) 2008-04-01 2009-03-30 Vertical phase change memory cell

Publications (2)

Publication Number Publication Date
CN101981720A true CN101981720A (zh) 2011-02-23
CN101981720B CN101981720B (zh) 2013-10-23

Family

ID=41061158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980111502.9A Active CN101981720B (zh) 2008-04-01 2009-03-30 垂直相变存储单元

Country Status (5)

Country Link
US (1) US8558213B2 (zh)
EP (1) EP2260520B1 (zh)
JP (1) JP5846906B2 (zh)
CN (1) CN101981720B (zh)
WO (1) WO2009122349A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111684341A (zh) * 2018-01-31 2020-09-18 Imec 非营利协会 用于形成三维光场分布的光学器件
CN111968991A (zh) * 2019-01-18 2020-11-20 长江存储科技有限责任公司 三维存储器件的源极接触结构及该存储器件的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103119716B (zh) * 2010-09-27 2016-03-02 松下电器产业株式会社 存储单元阵列、半导体存储装置、存储单元阵列的制造方法及半导体存储装置的读出方法
CN102447059B (zh) * 2010-10-14 2014-09-03 中芯国际集成电路制造(上海)有限公司 双层相变电阻及其形成方法、相变存储器及其形成方法
GB201414427D0 (en) 2014-08-14 2014-10-01 Ibm Memory device and method for thermoelectric heat confinement
US9472281B1 (en) 2015-06-30 2016-10-18 HGST Netherlands B.V. Non-volatile memory with adjustable cell bit shape
US9728255B2 (en) 2015-10-13 2017-08-08 Western Digital Technologies, Inc. Planar variable resistance memory

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030211732A1 (en) * 2000-12-20 2003-11-13 Chien Chiang High-resistivity metal in a phase-change memory cell
US20040038445A1 (en) * 1997-10-01 2004-02-26 Tyler Lowrey Method of making programmable resistance memory element
CN1610950A (zh) * 2001-10-11 2005-04-27 英特尔公司 用于相变存储器的含碳分界表面层
CN1616572A (zh) * 2004-09-24 2005-05-18 中国科学院上海微系统与信息技术研究所 硫系化合物相变材料化学机械抛光的纳米抛光液及其应用
US20060006374A1 (en) * 2004-06-30 2006-01-12 Heon Yong Chang Phase-change memory device and method of manufacturing the same
JP2006019686A (ja) * 2004-06-30 2006-01-19 Hynix Semiconductor Inc 相変化記憶素子及びその製造方法
CN101013738A (zh) * 2006-01-30 2007-08-08 旺宏电子股份有限公司 相变化存储器的垂直侧壁有效引脚结构及其制造方法
CN101132048A (zh) * 2006-08-24 2008-02-27 财团法人工业技术研究院 相变存储单元结构及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750079B2 (en) 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
KR100481865B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
JP4293603B2 (ja) 2004-02-25 2009-07-08 Ｔｄｋ株式会社 コイル部品及びその製造方法
DE102004011430B4 (de) * 2004-03-09 2008-06-19 Qimonda Ag Halbleiterspeichereinrichtung
JP4012526B2 (ja) 2004-07-01 2007-11-21 Ｔｄｋ株式会社 薄膜コイルおよびその製造方法、ならびにコイル構造体およびその製造方法
US20060108667A1 (en) * 2004-11-22 2006-05-25 Macronix International Co., Ltd. Method for manufacturing a small pin on integrated circuits or other devices
CN101208165B (zh) 2005-05-11 2013-03-27 英孚拉玛特公司 磁性合成物及其制造和使用方法
CN101213612B (zh) 2005-05-19 2010-09-29 Nxp股份有限公司 相变存储单元和形成相变存储单元的方法
US7570426B2 (en) 2005-06-30 2009-08-04 The Johns Hopkins University Apparatus and system for wide angle narrow-band optical detection in daylight
US7655938B2 (en) 2005-07-20 2010-02-02 Kuo Charles C Phase change memory with U-shaped chalcogenide cell
US20070045606A1 (en) * 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell
JP2007073779A (ja) * 2005-09-07 2007-03-22 Elpida Memory Inc 不揮発性メモリ素子及びその製造方法
EP1966841B1 (en) * 2005-12-20 2010-09-08 Nxp B.V. A vertical phase change memory cell and methods for manufacturing thereof
JP4728828B2 (ja) 2006-02-09 2011-07-20 パナソニック株式会社 配線基板の製造方法
US8212155B1 (en) 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
CN101971382B (zh) 2008-01-16 2013-12-25 Nxp股份有限公司 包括相变材料层的多层结构及其制造方法
CN101267016A (zh) 2008-02-15 2008-09-17 中国科学院上海微系统与信息技术研究所 相变存储器单元器件的结构的改进
WO2009122347A2 (en) 2008-04-01 2009-10-08 Nxp B.V. Multiple bit phase change memory cell

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040038445A1 (en) * 1997-10-01 2004-02-26 Tyler Lowrey Method of making programmable resistance memory element
US20030211732A1 (en) * 2000-12-20 2003-11-13 Chien Chiang High-resistivity metal in a phase-change memory cell
CN1610950A (zh) * 2001-10-11 2005-04-27 英特尔公司 用于相变存储器的含碳分界表面层
US20060006374A1 (en) * 2004-06-30 2006-01-12 Heon Yong Chang Phase-change memory device and method of manufacturing the same
JP2006019686A (ja) * 2004-06-30 2006-01-19 Hynix Semiconductor Inc 相変化記憶素子及びその製造方法
CN1616572A (zh) * 2004-09-24 2005-05-18 中国科学院上海微系统与信息技术研究所 硫系化合物相变材料化学机械抛光的纳米抛光液及其应用
CN101013738A (zh) * 2006-01-30 2007-08-08 旺宏电子股份有限公司 相变化存储器的垂直侧壁有效引脚结构及其制造方法
CN101132048A (zh) * 2006-08-24 2008-02-27 财团法人工业技术研究院 相变存储单元结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111684341A (zh) * 2018-01-31 2020-09-18 Imec 非营利协会 用于形成三维光场分布的光学器件
CN111968991A (zh) * 2019-01-18 2020-11-20 长江存储科技有限责任公司 三维存储器件的源极接触结构及该存储器件的制造方法

Also Published As

Publication number Publication date
US20120018696A1 (en) 2012-01-26
US8558213B2 (en) 2013-10-15
EP2260520A2 (en) 2010-12-15
WO2009122349A3 (en) 2009-11-26
WO2009122349A2 (en) 2009-10-08
CN101981720B (zh) 2013-10-23
EP2260520B1 (en) 2015-02-25
JP5846906B2 (ja) 2016-01-20
JP2011517083A (ja) 2011-05-26

Similar Documents

Publication Publication Date Title
US7323734B2 (en) Phase changeable memory cells
US8013319B2 (en) Phase change memory device having a bent heater and method for manufacturing the same
KR100960927B1 (ko) 상변환 기억 소자 및 그 제조방법
KR101776446B1 (ko) 좁은 수직 필라들을 형성하는 방법들 및 이를 갖는 집적 회로 디바이스들
US8525298B2 (en) Phase change memory device having 3 dimensional stack structure and fabrication method thereof
KR100491978B1 (ko) 저 전력 동작이 가능한 상변화 메모리 소자 및 그 제조 방법
CN101981720A (zh) 垂直相变存储单元
US20140291604A1 (en) Memory arrays and methods of forming same
KR100985756B1 (ko) 상변화 메모리 소자 및 그 제조 방법
US8222627B2 (en) Process for manufacturing a copper compatible chalcogenide phase change memory element and corresponding phase change memory element
TW201508907A (zh) 熱最佳化相變之記憶體單元及其製造之方法
WO2005018002A2 (en) Damascene conductive line for contacting an underlying memory element
KR101511421B1 (ko) 다층 상변화 물질을 이용하는 3차원 메모리
CN112652714B (zh) 一种相变存储器阵列的制备方法
US20240349630A1 (en) Phase change memory device and method for manufacturing the same
CN100530738C (zh) 相变存储单元结构及其制造方法
KR20050059855A (ko) 상전이 메모리소자 및 그 제조방법
KR100651756B1 (ko) 상변화층 스페이서를 갖는 상변화 메모리 소자 및 그제조방법
TWI827214B (zh) 半導體結構及其製備方法
KR100625230B1 (ko) 극소화된 접촉 면적을 갖는 고집적 상변화 메모리 및 이의제조 방법
KR100639999B1 (ko) 상변화층 스페이서를 갖는 상변화 메모리 소자 및 그제조방법
KR100680976B1 (ko) 상변환 기억 소자 및 그의 제조방법
US20070075434A1 (en) Method for producing a PCM memory element and corresponding PCM memory element
US7579210B1 (en) Planar segmented contact

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant