[go: up one dir, main page]

CN101978505B - Tft、移位寄存器、扫描信号线驱动电路、显示装置以及tft的成形方法 - Google Patents

Tft、移位寄存器、扫描信号线驱动电路、显示装置以及tft的成形方法 Download PDF

Info

Publication number
CN101978505B
CN101978505B CN200980110296.XA CN200980110296A CN101978505B CN 101978505 B CN101978505 B CN 101978505B CN 200980110296 A CN200980110296 A CN 200980110296A CN 101978505 B CN101978505 B CN 101978505B
Authority
CN
China
Prior art keywords
mentioned
wiring lead
capacitance electrode
electrode
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980110296.XA
Other languages
English (en)
Other versions
CN101978505A (zh
Inventor
田中信也
菊池哲郎
今井元
北川英树
片冈义晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101978505A publication Critical patent/CN101978505A/zh
Application granted granted Critical
Publication of CN101978505B publication Critical patent/CN101978505B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

TFT(61)具备：第1电容(61b)，其由第2电容电极(64a)和连接到源极电极(62)的第1电容电极(62a)形成；第2电容(61c)，其由第3电容电极(62b)和第4电容电极(64b)形成；第1引出配线(62i)；第2引出配线(64h)，其连接到栅极电极(64)；第3引出配线(62j)；第4引出配线(64i)；第1配线(62c)；以及第2配线(64c)。由此，实现即使连接到TFT主体部的电容发生了漏电也难以使TFT整体的成品率降低的TFT。

Description

TFT、移位寄存器、扫描信号线驱动电路、显示装置以及TFT的成形方法
技术领域
本发明涉及具备附加在栅极、源极之间的电容的TFT。 
背景技术
近几年，在液晶面板上以非晶硅形成栅极驱动器来实现成本削减的栅极单片化正在发展。栅极单片也称为无栅极驱动器、面板内置栅极驱动器以及面板内栅极等。例如在专利文献1中，公开了利用栅极单片来构成移位寄存器的例子。 
图11表示专利文献1所记载的移位寄存器的各级电路结构。 
说明该电路的主要结构和动作，在同一附图中表示出级联连接的各级中的第n级的结构，对输入端子12输入前级的栅极输出。该输入通过晶体管18的漏极将输出晶体管16置为导通状态。在输出晶体管16的栅极、源极之间连接有自举电容30。当输出晶体管16为导通状态时从漏极侧输入时钟信号C1的高电平，此时由于隔着自举电容30的栅极、源极之间的电容耦合，输出晶体管16的栅极电位急剧上升到电源电压以上。由此，输出晶体管16的源极、漏极之间的电阻变得非常小，时钟信号C1的高电平被输出到栅极总线118，并且该栅极输出被供给后级输入。 
图12表示将这种自举电容制作到显示面板中时的元件平面图。 
图12所示的自举电容101b作为TFT101的一部分连接到TFT主体部101a。在显示面板是由非晶硅等迁移率小的材料制成的情况下，一般的是通过使在显示面板上制作成单片的TFT101的沟道宽度变得非常地大来降低TFT主体部101a的源极、漏极之间的电阻。因此，图12的TFT主体部101a是使梳齿状的源极电极102和漏极电极103彼此咬合地对置配置，来确保大的沟道宽度。在该源极电极102和漏极电极103咬合的区域下方设有栅极电极104。自举电容101b是通过从TFT主体部101a的源极电极102引出的第1电容电极102a和从TFT主体部101a的栅极电极104引出的第2电容电极104a隔着栅极绝缘膜对置而形成的。 
并且，第1电容电极102a连接到移位寄存器级的输出OUT，输出OUT通过接触孔105连接到栅极总线GL。 
图13表示图12的X-X’线截面图。 
如该截面图所示，图13的结构是采用在玻璃基板100上按照顺序层叠栅极金属GM、栅极绝缘膜106、Si的i层107、Si的n+层108、源极金属SM以及钝化膜109的结构而形成的。栅极电极104、第2电容电极104a以及栅极总线GL均是由在工艺中同时成膜的栅极金属GM形成的。源极电极102、漏极电极103以及第1电容电极102a均是由在工艺中同时成膜的源极金属SM形成的。i层107是在TFT主体部101a中成为沟道形成区域的层。n+层108是在i层107与源极电极102和漏极电极103之间作为源极、漏极的接触层而设置的层。 
具备如上所说明的自举电容的晶体管在专利文献2等中也有记载。 
专利文献1：日本特许第3863215号公报(2006年10月6日授权) 
专利文献2：日本国公开特许公报“特开平8-87897号公报(公开日：1996年4月2日)” 
发明内容
如上所述，在具备现有的自举电容的TFT中，TFT主体部为了确保大的沟道宽度而需要采用大的尺寸。因此，如果成品率不高地制造TFT，则得到优质面板的比例有可能会大幅度地降低。但是，如果具备自举电容的TFT的输出所连接的负载变大，则为了得到充分的自举效应，自举电容需要具有大的电容值，因此自举电容相应地会在面板上占据较大的面积。该电容值的大小也依赖于显示面板的电路结构、规格，例如在7时的面板中电容值的大小在3pF以上，如果屏幕尺寸变大则该电容值就变得更大。因此，图12所示的自举电容101b的大小是非常大的值。例如，对于在7时WVGA中进行RGB三种颜色的栅极扫描的栅极单片显示装置所具备的TFT，在自举电容101b的电容值为3pF的情况下，如果将栅极驱动器配置成与显示区域仅单侧相邻并将栅极扫描方向的点距设为63μm，另外将栅极绝缘膜(SiNx)的相对介电常数设为6.9，将膜厚设为4100埃，则自举电容101b的栅极扫描方向的一条边H为50μm，另一条边W为400μm。 
自举电容占据如此大的面积的结果使得自举电容的对置的两个电极之间发生漏电的概率变大。即使在自举电容中仅有一个部位发生了漏电，TFT整体也就不能正常发挥作用，因此TFT的制造成品率、由此显示面板的制造成品率就大幅度地降低了。 
这样，具备现有的自举电容的TFT存在由于自举电容的漏电而导致的、容易发生制造成品率降低的问题。 
本发明是鉴于上述现有的问题点而完成的，其目的在于实现即使连接到TFT主体部的电容发生了漏电也难以使TFT整体的成品率降低的TFT和具备其的移位寄存器、扫描信号线驱动电路、显示装置以及TFT的成形方法。 
为了解决上述问题，本发明的TFT的特征在于：该TFT是用于显示面板的TFT，具备：第1电容，其是使第2电容电极和连接到源极电极的第1电容电极具有在面板厚度方向上隔着第1绝缘膜而对置的区域而形成的；第2电容，其是使第3电容电极和第4电容电极具有在面板厚度方向上隔着第2绝缘膜而对置的区域而形成的；第1引出配线，从上述第1电容电极向面板面内方向引出；第2引出配线，从栅极电极向面板面内方向引出；第3引出配线，从上述第3电容电极向面板面内方向引出；第4引出配线，从上述第4电容电极向面板面内方向引出；第1配线，从面板厚度方向看，其与上述第2引出配线和上述第4引出配线交叉；以及第2配线，从面板厚度方向看，其与上述第1引出配线和上述第3引出配线交叉，上述第2电容电极和上述栅极电极通过上述第2引出配线而相互连接，上述第3电容电极和上述源极电极相互不连接，上述第4电容电极和上述栅极电极相互不连接。 
另外，作为使上述TFT成形的TFT的成形方法，能够举出如下方法：通过熔断上述第2引出配线来使上述第2电容电极和上述栅极 电极分离，通过熔敷上述第1引出配线和上述第3引出配线与上述第2配线而使它们相互连接，通过熔敷上述第2引出配线和上述第4引出配线与上述第1配线而使它们相互连接。 
根据上述发明，在将第1电容连接到TFT主体部以发挥电功能，而第1电容发生了漏电的情况下，通过激光熔断等使第2电容电极从第2引出配线分离，由此使第2电容电极与栅极电极彼此分离，通过激光熔敷等使第2引出配线和第4引出配线与第1配线相互连接，并且通过激光熔敷等使第1引出配线和第3引出配线与第2配线相互连接，由此能够将第2电容连接到TFT主体部以发挥电功能。 
因此，该TFT成为在第1电容发生了漏电的情况下能够不牺牲TFT整体而将第2电容作为替代电容来使用的TFT。 
如上所述，发挥了这样的效果，即：能够实现即使连接到TFT主体部的电容发生了漏电，也难以使TFT整体的成品率降低的TFT。 
为了解决上述问题，本发明的TFT的特征在于：该TFT是用于显示面板的TFT，具备：第1电容，其是使第2电容电极和连接到源极电极的第1电容电极在面板厚度方向上隔着第1绝缘膜而对置而形成的；第2电容，其是使第3电容电极和第4电容电极在面板厚度方向上隔着第2绝缘膜而对置而形成的；第1引出配线，从上述第1电容电极向面板面内方向引出；第2引出配线，从栅极电极向面板面内方向引出；第3引出配线，从上述第3电容电极向面板面内方向引出；第4引出配线，从上述第4电容电极向面板面内方向引出；第1配线，从面板厚度方向看，其与上述第2引出配线和上述第4引出配线交叉；以及第2配线，从面板厚度方向看，其与上述第1引出配线和上述第3引出配线交叉，上述第2电容电极与上述栅极电极相互不连接，上述第1引出配线和上述第3引出配线与上述第2配线相互连接，由此上述第3电容电极与上述源极电极相互连接，上述第2引出配线和上述第4引出配线与上述第1配线相互连接，由此上述第4电容电极与上述栅极电极相互连接。 
根据上述发明，按照第1电容和第2电容中的第2电容被连接到TFT主体部以发挥电功能的方式来设定连接关系。 
因此，该TFT成为在第1电容发生漏电的情况下能够不牺牲TFT整体而将第2电容作为替代电容来使用的TFT。 
如上所述，发挥这样的效果：能够实现即使在连接到TFT主体部的电容发生漏电也难以使TFT整体的成品率降低的TFT。 
为了解决上述问题，本发明的TFT的特征在于：上述第1电容电极、上述第3电容电极、上述第1引出配线、上述第3引出配线以及上述第1配线由源极金属形成，上述第2电容电极、上述第4电容电极、上述第2引出配线、上述第4引出配线以及上述第2配线由栅极金属形成。 
根据上述发明，发挥这样的效果：能够由TFT本来所具备的金属材料容易地构成第1电容和第2电容。 
为了解决上述问题，本发明的TFT的特征在于：上述第1绝缘膜和上述第2绝缘膜是栅极绝缘膜。 
根据上述发明，发挥这样的效果：能够由TFT本来所具备的绝缘材料容易地构成第1电容和第2电容。 
为了解决上述问题，本发明的TFT的特征在于：具备：引出配线，其连接到源极电极；电容，其是使从上述引出配线向面板面内方向分支引出的多个第1电容电极和连接到栅极电极的第2电容电极具有在面板厚度方向上隔着绝缘膜而对置的区域而形成的。 
另外，作为使上述TFT成形的TFT的成形方法，能够举出使至少1个上述第1电容电极从上述引出配线熔断的方法。 
根据上述发明，形成在各第1电容电极和第2电容电极之间的电容(下面称为部分电容)相互并联连接来形成整体的电容(下面称为整体电容)，因此，如果部分电容与整体电容相比较非常小，则即使通过激光熔断等将发生了漏电的程度的根数的第1电容电极从引出配线分离，整体电容与分离之前相比也几乎不变。 
由此，该TFT成为在电容发生漏电的情况下能够不牺牲TFT整体而对电容进行修复来使用的TFT。 
如上所述，发挥这样的效果：能够实现即使连接到TFT主体部的电容发生了漏电也难以使TFT整体的成品率降低的TFT。 
为了解决上述问题，本发明的TFT的特征在于：上述第1电容电极具有从上述引出配线到与上述第2电容电极对置的区域即对置区域为止不与上述第2电容电极对置的非对置区域。 
根据上述发明，发挥这样的效果：能够在非对置区域通过激光熔断等容易分离发生了漏电的第1电容电极。 
为了解决上述问题，本发明的TFT的特征在于：在上述第1电容电极的上述非对置区域与上述对置区域的边界位置和上述第1电容电极从上述引出配线分支的部位中的至少一方，设有缺口部。 
根据上述发明，发挥这样的效果：在非对置区域通过激光熔断等分离发生了漏电的第1电容电极时，能够将缺口部作为分离的部位的标志来使用。 
为了解决上述问题，本发明的TFT的特征在于：上述第1电容电极和上述引出配线由源极金属形成，上述第2电容电极由栅极金属形成。 
根据上述发明，发挥这样的效果：能够由TFT本来所具备的金属材料容易地构成第1电容和第2电容。 
为了解决上述问题，本发明的TFT的特征在于：上述绝缘膜是栅极绝缘膜。 
根据上述发明，发挥这样的效果：能够由TFT本来所具备的绝缘材料容易地构成第1电容和第2电容。 
为了解决上述问题，本发明的TFT的特征在于：该TFT是用于显示面板的TFT，具备：第1电容，其是使第2电容电极和连接到源极电极的第1电容电极具有在面板厚度方向上隔着第1绝缘膜而对置的区域，并且是使上述第1电容电极和第3电容电极具有相对于上述第1电容电极在与上述第2电容电极侧相反的一侧在面板厚度方向上隔着第2绝缘膜而对置的区域而形成的；第2电容，其是使第4电容电极和第5电容电极具有在面板厚度方向上隔着第3绝缘膜而对置的区域，并且是使上述第4电容电极和第6电容电极具有相对于上述第4电容电极在与上述第5电容电极侧相反的一侧在面板厚度方向上隔着第4绝缘膜而对置的区域而形成的；第1引出配线，从上 述第1电容电极向面板面内方向引出；第2引出配线，从上述第2电容电极向面板面内方向引出；栅极引出配线，从栅极电极向面板面内方向引出；第3引出配线，从上述第3电容电极向面板面内方向引出；第4引出配线，从上述第4电容电极向面板面内方向引出；第5引出配线，从上述第5电容电极向面板面内方向引出；第1配线，从面板厚度方向看，其与上述栅极引出配线和上述第5引出配线交叉；以及第2配线，从面板厚度方向看，其与上述第1引出配线和上述第4引出配线交叉，上述第3电容电极和上述栅极电极通过上述第3引出配线而相互连接，上述第6电容电极连接到上述第5引出配线，上述第2电容电极与上述栅极电极通过上述第2引出配线而相互连接，上述栅极引出配线和上述第5引出配线与上述第1配线相互不连接，上述第1引出配线和上述第4引出配线与上述第2配线相互不连接。 
另外，作为使上述TFT成形的TFT的成形方法，能够举出如下方法：通过熔断上述第3引出配线而使上述第3电容电极和上述栅极电极彼此分离，通过将上述第6电容电极熔敷到上述第5引出配线来连接它们，通过熔断上述第2引出配线来使上述第2电容电极和上述栅极电极彼此分离，通过将上述栅极引出配线和上述第5引出配线与上述第1配线相熔敷来使它们相互连接，通过将上述第1引出配线和上述第4引出配线与上述第2配线相熔敷来使它们相互连接。 
根据上述发明，第1电容被连接到TFT主体部以发挥电功能，在第1电容发生漏电的情况下，通过对第2引出配线进行激光熔断等使第2电容电极与栅极电极相互分离，并且通过对第3引出配线进行激光熔断等，使第3电容电极与栅极电极相互分离，通过对栅极引出配线和第5引出配线与第1配线进行激光熔敷等来使它们相互连接，并且对第1引出配线和第4引出配线与第2配线进行激光熔敷等来使它们相互连接，由此能够将第2电容连接到TFT主体部以发挥电功能。 
因此，该TFT成为在第1电容发生漏电的情况下能够不牺牲TFT整体而将第2电容作为替代电容来使用的TFT。 
如上所述，发挥这样的效果：能够实现即使连接到TFT主体部 的电容发生了漏电也难以使TFT整体的成品率降低的TFT。 
为了解决上述问题，本发明的TFT的特征在于：该TFT是用于显示面板的TFT，具备：第1电容，其是使第2电容电极和连接到源极电极的第1电容电极具有在面板厚度方向上隔着第1绝缘膜而对置的区域，并且是使上述第1电容电极和第3电容电极具有相对于上述第1电容电极在与上述第2电容电极侧相反的一侧在面板厚度方向上隔着第2绝缘膜而对置的区域而形成的；第2电容，其是使第4电容电极和第5电容电极具有在面板厚度方向上隔着第3绝缘膜而对置的区域，并且是使上述第4电容电极和第6电容电极具有相对于上述第4电容电极在与上述第5电容电极侧相反的一侧在面板厚度方向上隔着第4绝缘膜而对置的区域而形成的；第1引出配线，从上述第1电容电极向面板面内方向引出；第2引出配线，从上述第2电容电极向面板面内方向引出；栅极引出配线，从栅极电极向面板面内方向引出；第3引出配线，从上述第3电容电极向面板面内方向引出；第4引出配线，从上述第4电容电极向面板面内方向引出；第5引出配线，从上述第5电容电极向面板面内方向引出；第1配线，从面板厚度方向看，其与上述栅极引出配线和上述第5引出配线交叉；以及第2配线，从面板厚度方向看，其与上述第1引出配线和上述第4引出配线交叉，上述第3电容电极与上述栅极电极相互不连接，上述第6电容电极连接到上述第5引出配线，上述第2电容电极与上述栅极电极相互不连接，上述栅极引出配线和上述第5引出配线与上述第1配线相互连接，由此上述第5电容电极和上述第6电容电极与上述栅极电极相互连接，上述第1引出配线和上述第4引出配线与上述第2配线相互连接，由此上述第4电容电极与上述源极电极相互连接。 
根据上述发明，按照第1电容和第2电容中的第2电容连接到TFT主体部以发挥电功能的方式来设定连接关系。 
因此，该TFT成为在第1电容发生漏电的情况下能够不牺牲TFT整体而将第2电容作为替代电容来使用的TFT。 
如上所述，发挥这样的效果：能够实现即使连接到TFT主体部的电容发生漏电也难以使TFT整体的成品率降低的TFT。 
为了解决上述问题，本发明的TFT的特征在于：上述第1电容电极、上述第4电容电极、上述第1引出配线、上述第4引出配线以及上述第1配线由源极金属形成，上述第2电容电极、上述第5电容电极、上述第2引出配线、上述第5引出配线、上述栅极引出配线以及上述第2配线由栅极金属形成，上述第3电容电极、上述第6电容电极以及上述第3引出配线由透明电极形成。 
根据上述发明，发挥这样的效果：能够由TFT本来所具备的金属材料容易地构成第1电容和第2电容。 
为了解决上述问题，本发明的TFT的特征在于：上述第1绝缘膜和上述第3绝缘膜是栅极绝缘膜，上述第2绝缘膜和上述第4绝缘膜是钝化膜。 
根据上述发明，发挥这样的效果：能够由TFT本来所具备的绝缘材料容易地构成第1电容和第2电容。 
为了解决上述问题，本发明的TFT的特征在于：具备：引出配线，其连接到源极电极；和电容，其是使从上述引出配线向面板面内方向分支引出的多个第1电容电极和连接到栅极电极的第2电容电极具有在面板厚度方向上隔着第1绝缘膜而对置的区域而形成的，并且上述第1电容电极和连接到栅极电极的第3电容电极具有相对于上述第1电容电极在与上述第2电容电极侧相反的一侧在面板厚度方向上隔着第2绝缘膜而对置的区域。 
另外，作为使上述TFT成形的TFT的成形方法，能够举出使至少1个上述第1电容电极从上述引出配线熔断的方法。 
根据上述发明，形成在各第1电容电极与第2电容电极之间的电容(下面称为第1部分电容)相互并联地连接，并且形成在各第1电容电极与第3电容电极之间的电容(下面称为第2部分电容)相互并联连接而形成整体的电容(下面称为整体电容)，因此如果第1部分电容与第2部分电容的和与整体电容相比非常小，则即使通过激光熔断等使漏电发生了的程度的根数的第1电容电极从引出配线分离，整体电容与分离之前相比也几乎不变。 
由此，该TFT成为在电容发生漏电的情况下能够不牺牲TFT整 体而对电容进行修复来使用的TFT。 
如上所述，发挥这样的效果：能够实现即使连接到TFT主体部的电容发生漏电也难以使TFT整体的成品率降低的TFT。 
为了解决上述问题，本发明的TFT的特征在于：上述第1电容电极具有从上述引出配线到与上述第2电容电极和上述第3电容电极中的近的一方对置的区域即对置区域为止，不与上述第2电容电极和上述第3电容电极对置的非对置区域。 
根据上述发明，发挥这样的效果：能够在非对置区域中容易地通过激光熔断等来分离发生了漏电的第1电容电极。 
为了解决上述问题，本发明的TFT的特征在于：在上述第1电容电极的上述非对置区域与上述对置区域的边界位置和上述第1电容电极从上述引出配线分支的部位中的至少一方，设有缺口部。 
根据上述发明，发挥这样的效果：在非对置区域中通过激光熔断等来分离发生了漏电的第1电容电极时，能够将缺口部作为分离的部位的标志来使用。 
为了解决上述问题，本发明的TFT的特征在于：上述第1电容电极和上述引出配线由源极金属形成，上述第2电容电极由栅极金属形成，上述第3电容电极由透明电极形成。 
根据上述发明，发挥这样的效果：能够由TFT本来所具备的金属材料容易地构成第1电容和第2电容。 
为了解决上述问题，本发明的TFT的特征在于：上述第1绝缘膜是栅极绝缘膜，上述第2绝缘膜是钝化膜。 
根据上述发明，发挥这样的效果：能够由TFT本来所具备的绝缘材料容易地构成第1电容和第2电容。 
为了解决上述问题，本发明的TFT的特征在于：其是使用非晶硅制造而成的。 
根据上述发明，采用了非晶硅的TFT普遍的沟道宽度较大而易于使TFT主体的制造成品率降低，因此发挥这样的效果：通过使由该材料制造而成的TFT的电容的制造成品率上升，能够使TFT整体的制造成品率不会大幅度地降低。 
为了解决上述问题，本发明的TFT的特征在于：其是使用微晶硅制造而成的。 
根据上述发明，发挥这样的效果：采用了微晶硅的TFT与非晶硅TFT相比具有高迁移率，因此，与非晶硅TFT相比能够使晶体管的尺寸小型化。另外，发挥这样的效果：若TFT采用微晶硅，则能够小空间化，因此对边框变窄是有利的。另外，发挥这样的效果：能够抑制由于施加直流偏压而导致的阈值电压的变动。 
为了解决上述问题，本发明的移位寄存器的特征在于：具备上述TFT作为构成各级的晶体管中的至少1个。 
根据上述发明，发挥这样的效果：能够以较高的成品率制造移位寄存器。 
为了解决上述问题，本发明的扫描信号线驱动电路的特征在于：具备上述移位寄存器，利用上述移位寄存器生成显示装置的扫描信号。 
根据上述发明，发挥这样的效果：能够以较高的成品率制造扫描信号线驱动电路。 
为了解决上述问题，本发明的扫描信号线驱动电路的特征在于：上述TFT是上述扫描信号的输出晶体管。 
根据上述发明，发挥这样的效果：通过将上述TFT用于扫描信号的输出晶体管，能够以较高的成品率制造要求较大驱动能力的TFT。 
为了解决上述问题，本发明的显示装置的特征在于：具备上述扫描信号线驱动电路。 
根据上述发明，发挥这样的效果：能够以较高的成品率制造显示装置。 
为了解决上述问题，本发明的显示装置的特征在于：上述扫描信号线驱动电路在显示面板上与显示区域形成单片。 
根据上述发明，发挥这样的效果：弥补除了需要大电容之外TFT的沟道宽度也不得不变大的不利因素，来以高成品率制造扫描信号线驱动电路在显示面板上与显示区域形成单片的显示装置。 
为了解决上述问题，本发明的显示装置的特征在于：具备形成有上述TFT的显示面板。 
根据上述发明，发挥这样的效果：能够实现即使连接到TFT主体部的电容发生漏电也难以使TFT整体的成品率降低的显示装置。 
本发明其它的目的、特征以及优点通过如下所示的记载而变得十分清楚。另外本发明的优点由参考附图的以下说明而变得明了。 
附图说明
图1是表示本发明的实施方式的图，是表示第1实施例的TFT的结构的平面图。 
图2是图1的TFT的A-A’线截面图。 
图3是表示本发明的实施方式的图，是表示第2实施例的TFT的结构的平面图。 
图4是表示本发明的实施方式的图，是表示第3实施例的TFT的结构的平面图。 
图5是表示图4的TFT的截面图，(a)是B-B’线截面图，(b)是C-C’线截面图。 
图6是表示本发明的实施方式的图，是表示第4实施例的TFT的结构的平面图。 
图7是表示本发明的实施方式的图，是表示显示装置的结构的框图。 
图8是表示图7的显示装置所具备的移位寄存器的结构的电路框图。 
图9是表示说明图8的移位寄存器所具备的移位寄存器级的图，(a)是表示移位寄存器级的结构的电路图，(b)是表示(a)的电路的动作的时序图。 
图10是表示图8的移位寄存器的动作的时序图。 
图11是表示现有技术的图，是表示移位寄存器级的结构的电路图。 
图12是表示现有技术的图，是表示TFT的结构的平面图。 
图13是图12的X-X’线截面图。 
附图标记说明：
1：液晶显示装置(显示装置)；61、71、81、91：TFT；61b：电容(第1电容)；61c：电容(第2电容)；62：源极电极；64：栅极电极；62a：第1电容电极；64a：第2电容电极；62b：第3电容电极；64b：第4电容电极；62i：引出配线(第1引出配线)；64h：引出配线(第2引出配线)；62i：引出配线(第3引出配线)；64i：引出配线(第4引出配线)；66：栅极绝缘膜(第1绝缘膜、第2绝缘膜、绝缘膜)；71a：电容；72h：引出配线；72a：第1电容电极；74a：第2电容电极；73、74、75：缺口部；81b：电容(第1电容)；81c：电容(第2电容)；82：源极电极；84：栅极电极；82a：第1电容电极；84a：第2电容电极；80a：第3电容电极；82b：第4电容电极；84b：第5电容电极；80b：第6电容电极；82i：引出配线(第1引出配线)；84h：引出配线(第2引出配线)；80c：引出配线(第3引出配线)；84d：引出配线(栅极引出配线)；82j：引出配线(第4引出配线)；84e：引出配线(第5引出配线)；86：栅极绝缘膜(第1绝缘膜、第3绝缘膜)；89：钝化膜(第2绝缘膜、第4绝缘膜)；91a：电容；92h：引出配线；92a：第1电容电极；94a：第2电容电极；90a：第3电容电极；93、94、95：缺口部；Tr4：晶体管(TFT)；CAP：电容(第1电容、第2电容)。 
具体实施方式
根据图1至图10说明本发明的一个实施方式，内容如下。 
图7表示作为本实施方式的显示装置的液晶显示装置1的结构。 
液晶显示装置1具备显示面板2、柔性印刷基板3以及控制基板4。 
显示面板2是在玻璃基板上利用非晶硅、多晶硅、CG硅、微晶硅等来制造出显示区域2a、多个栅极总线GL…、多个源极总线SL…以及栅极驱动器5a、5b的有源矩阵型显示面板。显示区域2a是多个像素PIX…矩阵状地配置的区域。像素PIX具备作为像素PIX 的选择元件的TFT21、液晶电容CL以及辅助电容Cs。TFT21的栅极连接到栅极总线GL，TFT21的源极连接到源极总线SL。液晶电容CL和辅助电容Cs连接到TFT21的漏极。 
多个栅极总线GL…包括栅极总线GL1、GL2、GL3…GLn，其中，包括每隔1个而配置的栅极总线GL1、GL3、GL5…的第1组栅极总线GL…连接到栅极驱动器5a的输出，包括每隔1个而配置的剩下的栅极总线GL2、GL4、GL6…的第2组栅极总线GL…连接到栅极驱动器5b的输出。多个源极总线SL…包括源极总线SL1、SL2、SL3…SLm，分别连接到后述的源极驱动器6的输出。另外，虽未图示，但是形成有对像素PIX…的各辅助电容Cs施加辅助电容电压的辅助电容配线。 
栅极驱动器5a设置在显示面板2上与显示区域2a在栅极总线GL…的延伸方向的一方侧相邻的区域，按照顺序分别对第1组栅极总线GL1、GL3、GL5…供给栅极脉冲。栅极驱动器5b设置在显示面板2上与显示区域2a在栅极总线GL…的延伸方向的另一方侧相邻的区域，按照顺序分别对第2组栅极总线GL2、GL4、GL6…供给栅极脉冲。这些栅极驱动器5a、5b在显示面板2上与显示区域2a制作成单片，被称为栅极单片、无栅极驱动器、面板内置栅极驱动器以及面板内栅极等的栅极驱动器可以全部包含在栅极驱动器5a、5b中。 
柔性印刷基板3具备源极驱动器6。源极驱动器6分别为源极总线SL…供给数据信号。控制基板4连接到柔性印刷基板3，为栅极驱动器5a、5b以及源极驱动器6供给必要的信号、电源。从控制基板4输出的供给栅极驱动器5a、5b的信号和电源通过柔性印刷基板3从显示面板2上供给栅极驱动器5a、5b。 
图8表示栅极驱动器5a、5b的结构。 
栅极驱动器5a具备级联连接有多个移位寄存器级SR(SR1、SR3、SR5、…)的第1移位寄存器51a。各移位寄存器级SR具备置位输入端子Qn-1、输出端子GOUT、复位输入端子Qn+1、时钟输入端子CKA、CKB以及低电源输入端子VSS。从控制基板4供给时钟 信号CK1、时钟信号CK2、栅极起始脉冲GSP1以及低电源VSS(为方便起见，用与低电源输入端子VSS相同的附图标记来替代)。低电源VSS也可以是负电位、GND电位或者正电位，为了将TFT置为可靠的截止状态，在此采用负电位。 
在第1移位寄存器51a内，来自位于第j(j＝1、2、3、…、i＝1、3、5、…、j＝(i+1)/2)个的移位寄存器级SRi的输出端子GOUT的输出成为输出到第i个栅极总线GLi的栅极输出Gi。 
位于扫描方向的一端侧的初级移位寄存器级SR1的置位输入端子Qn-1被输入栅极起始脉冲GSP1，而在j为第2级以后的移位寄存器级SRi分别被输入前级移位寄存器级SRi-2的栅极输出Gi-2。另外，复位输入端子Qn+1被输入后级移位寄存器级SRi+2的栅极输出Gi+2。 
从初级的移位寄存器级SR1开始在j为每隔1级的移位寄存器级SR中，对时钟输入端子CKA输入时钟信号CK1，并且对时钟输入端子CKB输入时钟信号CK2。在从j为第2级的移位寄存器级SR3开始每隔1级的移位寄存器级SR中，对时钟输入端子CKA输入时钟信号CK2，并且对时钟输入端子CKB输入时钟信号CK1。这样，在第1移位寄存器51a内，第1级和第2级交替排列。 
时钟信号CK1、CK2具有图9的(b)所示的波形(CK1和CK2分别参照CKA和CKB)。时钟信号CK1、CK2具有如下定时：各自的时钟脉冲不重叠，并且时钟信号CK1的时钟脉冲在时钟信号CK2的时钟脉冲之后隔一个时钟脉冲的量而出现，时钟信号CK2的时钟脉冲在时钟信号CK1的时钟脉冲之后隔一个时钟脉冲的量而出现。 
栅极驱动器5b具备级联连接了多个移位寄存器级SR(SR2、SR4、SR6、…)的第2移位寄存器51b。各移位寄存器级SR具备置位输入端子Qn-1、输出端子GOUT、复位输入端子Qn+1、时钟输入端子CKA、CKB以及低电源输入端子VSS。从控制基板4供给时钟信号CK3、时钟信号CK4、栅极起始脉冲GSP2以及上述低电源VSS。 
在第2移位寄存器51b内，来自位于第k(k＝1、2、3、…、i＝2、4、6、…、k＝i/2)个的移位寄存器级SRi的输出端子GOUT的输出成 为输出到第i个栅极总线GLi的栅极输出Gi。 
位于扫描方向的一端侧的初级移位寄存器级SR2的置位输入端子Qn-1被输入栅极起始脉冲GSP2，在k为第2级以后的移位寄存器级SRi分别被输入前级移位寄存器级SRi-2的栅极输出Gi-2。另外，复位输入端子Qn+1被输入后级移位寄存器级SRi+2的栅极输出Gi+2。 
在从初级的移位寄存器级SR2开始在k为每隔1级的移位寄存器级SR中，对时钟输入端子CKA输入时钟信号CK3，并且对时钟输入端子CKB输入时钟信号CK4。在k为第2级的移位寄存器级SR4开始每隔1级的移位寄存器级SR中，对时钟输入端子CKA输入时钟信号CK4，并且对时钟输入端子CKB输入时钟信号CK3。这样，在第2移位寄存器51b内，第3级和第4级交替排列。 
时钟信号CK3、CK4具有图9的(b)所示的波形(CK3和CK4分别参照CKA和CKB)。时钟信号CK3、CK4具有如下定时：各自的时钟脉冲不重叠，并且时钟信号CK3的时钟脉冲在时钟信号CK4的时钟脉冲之后隔一个时钟脉冲的量而出现，时钟信号CK4的时钟脉冲在时钟信号CK3的时钟脉冲之后隔一个时钟脉冲的量而出现。 
另外，如图10所示，时钟信号CK1、CK2和时钟信号CK3、CK4的定时相互错开，时钟信号CK1、CK2、CK3、CK4具有如下定时：时钟信号CK1的时钟脉冲在时钟信号CK4的时钟脉冲之后出现，时钟信号CK3的时钟脉冲在时钟信号CK1的时钟脉冲之后出现，时钟信号CK2的时钟脉冲在时钟信号CK3的时钟脉冲之后出现，时钟信号CK4的时钟脉冲在时钟信号CK2的时钟脉冲之后出现。 
如图10所示，栅极起始脉冲GSP1、GSP2是使栅极起始脉冲GSP1先行的、彼此相邻的脉冲。栅极起始脉冲GSP1的脉冲与时钟信号CK2的时钟脉冲同步，栅极起始脉冲GSP2的脉冲与时钟信号CK4的时钟脉冲同步。 
接着，在图9的(a)中表示移位寄存器51a、51b的各移位寄存器级SRi的结构。 
移位寄存器级SRi具备晶体管Tr1、Tr2、Tr3、Tr4。特别地， 晶体管Tr4具备作为自举电容的电容CAP。上述晶体管均为n沟道型的TFT。 
在晶体管Tr1中，栅极和漏极连接到置位输入端子Qn-1，源极连接到晶体管Tr4的栅极。在晶体管Tr4中，漏极连接到时钟输入端子CKA，源极连接到输出端子GOUT。即，晶体管Tr4作为传导栅极，进行输入到时钟输入端子CKA的时钟信号的导通和截止。电容CAP连接到晶体管Tr4的栅极与源极之间。将与晶体管Tr4的栅极相同电位的节点称为netA。 
在晶体管Tr2中，栅极连接到时钟输入端子CKB，漏极连接到输出端子GOUT，源极连接到低电源输入端子VSS。在晶体管Tr3中，栅极连接到复位输入端子Qn+1，漏极连接到节点netA，源极连接到低电源输入端子VSS。 
接着，使用图9的(b)说明图9的(a)的结构的移位寄存器级SRi的动作。 
当对置位输入端子Qn-1输入移位脉冲时，晶体管Tr1变成导通状态，对电容CPA进行充电。该移位脉冲对于移位寄存器级SR1、SR2分别是栅极起始脉冲GSP1、GSP2，对于除此之外的移位寄存器级SRi是前级的栅极输出Gj-1、Gk-1。由于电容CAP被充电，节点netA的电位上升，晶体管Tr4变成导通状态，从时钟输入端子CKA输入的时钟信号出现在晶体管Tr4的源极，但是接着，在对时钟输入端子CKA输入了时钟脉冲的瞬间，由于电容CAP的自举效应，节点netA的电位急剧上升，输入了的时钟脉冲被传导到移位寄存器级SRi的输出端子GOUT而输出，成为栅极脉冲。 
当栅极脉冲向置位输入端子Qn-1的输入结束时，晶体管Tr4变成截止状态。并且，为了解除由于节点netA和移位寄存器级SRi的输出端子GOUT的悬浮而导致的电荷保持，通过输入到复位输入端子Qn+1的复位脉冲，将晶体管Tr3置为导通状态，将节点netA和输出端子GOUT置为低电源VSS的电位。 
其后，到再次对置位输入端子Qn-1输入移位脉冲为止，利用输入时钟输入端子CKB的时钟脉冲，将晶体管Tr2周期地变成导通 状态，由此将节点netA和移位寄存器级SRi的输出端子GOUT刷新成低电源电位，即将栅极总线GLi拉成低电位。 
这样，如图10所示，对栅极总线G1、G2、G3…按照顺序地输出栅极脉冲。 
下面，举出实施例来说明应用于图9的(a)的晶体管Tr4的元件构造。 
实施例1
利用图1和图2说明本实施例的TFT。 
图1表示在显示面板2上的、可以应用于晶体管Tr4的本实施例的TFT61的结构的平面图。 
TFT61具备TFT主体部61a、电容61b、61c以及配线62c、64c。电容61b、61c是能够分别发挥自举电容的功能的电容，可以应用于上述电容CAP。 
TFT主体部61a的结构如下：在栅极电极64的面板厚度方向上方，梳齿状的源极电极62和漏极电极63按照相互咬合的方式在面板面内对置配置，来确保大的沟道宽度。但这仅是一个例子，源极电极62、漏极电极63以及栅极电极64的形状和配置可以是任意的。 
电容(第1电容)61b是使第1电容电极62a与第2电容电极64a具有隔着栅极绝缘膜(第1绝缘膜，参照图2)66在面板厚度方向上对置的区域而形成的。第1电容电极62a是利用来自TFT主体部61a的源极电极62的引出配线62h向面板面内方向引出而形成的。第2电容电极64a是利用来自TFT主体部61a的栅极电极64的引出配线(第2引出配线)64h向面板面内方向引出而形成的。 
并且，第1电容电极62a通过向面板面内方向的引出配线(第1引出配线)62i连接到移位寄存器级SR的输出OUT，输出OUT通过接触孔65连接到面板厚度方向下方的栅极总线GL。 
电容(第2电容)61c与电容61b相邻地配置，并且是使第3电容电极62b与第4电容电极64b具有隔着栅极绝缘膜(第2绝缘膜)66对置的区域而形成的。第1绝缘膜和第2绝缘膜也可以是彼此不同的绝缘膜。在此，设计成电容61b和电容61c具有彼此相同的电容值。 从第3电容电极62b向面板面内方向引出引出配线(第3引出配线)62j，从第4电容电极64b向面板面内方向引出引出配线(第4引出配线)64i。 
配线(第1配线)62c被设为在面板厚度方向上方与引出配线64h和引出配线64i两者交叉。配线(第2配线)64c被设为在面板厚度方向下方与引出配线62i和引出配线62j两者交叉。 
图2表示图1的A-A’线截面图。 
如该截面图所示，图1的结构是使用在玻璃基板60上按照顺序层叠栅极金属GM、栅极绝缘膜66、Si的i层67、Si的n+层68、源极金属SM以及钝化膜69的结构而形成的。栅极电极64、第2电容电极64a、引出配线64h、配线64c以及栅极总线GL均是由在工艺中同时成膜的栅极金属GM形成的。作为栅极金属GM，可以采用由例如Ta(或者TaN)、Ti(或者TiN)、Al(或者以Al为主要成分的合金)、Mo(或者MoN)以及Cr各自的单层或者它们中的几个组合而成的层叠构造。源极电极62、漏极电极63、第1电容电极62a、引出配线62i以及配线62c均是由在工艺中同时成膜的源极金属SM形成的。作为源极金属SM，可以采用例如与栅极金属GM相同的材料，可以采用由例如Ta(或者TaN)、Ti(或者TiN)、Al(或者以Al为主要成分的合金)、Mo(或者MoN)以及Cr各自的单层或者它们中的几个组合而成的层叠构造。i层67是在TFT主体部61a中成为沟道形成区域的层。n+层68是作为在i层67与源极电极62和漏极电极63之间的源极、漏极的接触层而设置的层。 
此外，图1的第4电容电极64b和引出配线64i是由上述栅极金属GM形成的，第3电容电极62b和引出配线62j是由上述源极金属SM形成的。 
作为栅极绝缘膜66，可以采用例如SiN、SiO2等。作为钝化膜69，可以采用例如SiN、SiO2、有机树脂膜等。 
上述结构的TFT61在制造时，电容61b被引出配线62h、64h电连接到TFT主体部61a，并且电容61c由于第3电容电极62b与源极电极62不连接并且第4电容电极64b与栅极电极64不连接而与TFT主 体部61a不电连接。并且，在通过制造后的检查来判断出由于第1电容电极62a和第2电容电极64a具有漏电缺陷L1等而导致电容61b发生了漏电的情况下，将电容61b置为不通过引出配线62h、64h两者来施加电压的状态，并且通过引出配线62j以及配线64c和引出配线64i以及配线62c将电容61c电连接到TFT主体部61a。上述检查可以是电检查，也可以是目测检查。 
具体地，通过在配线62c与引出配线64h、64i彼此的各交叉的部位P1、P2进行激光熔敷来将它们彼此连接由此将第4电容电极64b连接到栅极电极64，并且通过在配线64c和引出配线62i、62j彼此的各交叉的部位P3、P4进行激光熔敷来将它们彼此连接由此将第3电容电极62b连接到源极电极62。并且，对引出配线64h在第2电容电极64a与上述交叉的部位P1之间的部位Q1进行激光熔断，由此将第2电容电极64a从引出配线64h切离来将第2电容电极64a从栅极电极64切离。 
由此，TFT61成为在电容61b发生漏电的情况下能够不牺牲TFT61整体而将电容61c作为替代自举电容来使用的TFT。 
此外，像电容61c这样的替代电容不限于1个，可以设置多个，在发生漏电时，能够选择1个可使用的替代电容来使用。 
实施例2
利用图3来说明本实施例的TFT。此外，对于与图1和图2中的部件标注了相同附图标记的部件，只要没有特别指明都是具有与图1和图2中的部件相同的功能的部件。 
图3是表示显示面板2上的、能够应用于晶体管Tr4的本实施例的TFT71的结构的平面图。 
TFT71具备TFT主体部61a、电容71a以及配线72h、74h。电容71a是能够发挥自举电容的功能的电容，是能够应用于上述电容CAP的电容。 
电容71a是使多个第1电容电极72a…和第2电容电极74a具有隔着绝缘膜66在面板厚度方向上对置的区域而形成的。多个第1电容电极72a…是使从TFT主体部61a的源极电极62引出的引出配线 72h向面板面内方向梳齿状地分支引出而形成的。第2电容电极74a通过来自TFT主体部61a的栅极电极64的引出配线74h向面板面内方向引出来形成。 
引出配线72h连接到移位寄存器级SR的输出OUT，输出OUT通过接触孔65连接到面板厚度方向下方的栅极总线GL。 
多个第1电容电极72a…和引出配线72h是由源极金属SM形成的，第2电容电极74a和引出配线74h是由栅极金属GM形成的。 
在上述结构的TFT71中，在通过制造后的检查来判断出由于多个第1电容电极72a…中的任一个以上的第1电容电极72a与第2电容电极74a之间具有漏电缺陷L2等而导致电容71a发生了漏电的情况下，使具有漏电缺陷L2的第1电容电极72a从引出配线72h电分离。具体地，引出配线72h被设置在从第2电容电极74a的面板厚度方向上方的区域偏离的位置，通过对在从引出配线72h到第1电容电极72a到达第2电容电极74a的面板厚度方向上方为止的范围的部位Q2进行激光熔断，使具有漏电缺陷L2的第1电容电极72a从引出配线72h分离。上述检查可以是电检查，也可以是目测检查，但是为了确定是哪一个第1电容电极72a发生了漏电缺陷L2，若电检查有困难，则目测检查是有用的。 
此外，也可以在第1电容电极72a的、从引出配线72h侧与第2电容电极74a交叉的部位的交叉边界上设置缺口部73，或者在引出配线72h的、在第1电容电极72a发生分支的部位的与该第1电容电极72a相邻的2个部位设置缺口部74、75。由此，将缺口部73、74、75作为标志，能够容易地确定能够进行激光熔断的部位。此外，缺口部73可以在相同第1电容电极72a中设置多个，缺口部74、75也可以设置在第1电容电极72a中。 
形成在各第1电容电极72a与第2电容电极74a之间的电容(下面称为部分电容)相互并联地连接来形成电容71的整体的电容(下面称为整体电容)，因此如果部分电容与整体电容相比非常小，则即使将发生了漏电缺陷L2的程度的根数的第1电容电极72a从引出配线72h分离，整体电容与分离之前相比也几乎不变。 
因此，TFT71成为在电容71a发生漏电的情况下能够不牺牲TFT71整体而对电容71a进行修复来使用的TFT。 
实施例3
使用图4和图5说明本实施例的TFT。 
图4表示在显示面板2上的、能够应用于晶体管Tr4的本实施例的TFT81的结构的平面图。 
TFT81具备TFT主体部81a、电容81b、81c以及配线82c、84c。电容81b、81c是能够分别发挥自举电容的功能的电容，是能够应用于上述电容CAP的电容。 
TFT主体部81a的结构如下：在栅极电极84的面板厚度方向上方，梳齿状的源极电极82和漏极电极83按照相互咬合的方式在面板面内对置配置，来确保大的沟道宽度。但这仅是一个例子，源极电极82、漏极电极83以及栅极电极84的形状和配置可以是任意的。 
电容81b是使第1电容电极82a和第2电容电极84a具有隔着栅极绝缘膜(第1绝缘膜，参照图5)86在面板厚度方向上对置的区域而形成的，并且是使第1电容电极82a和第3电容电极80a具有相对于第1电容电极82a在与第2电容电极84a侧相反的一侧隔着钝化膜(第2绝缘膜，参照图5)89在面板厚度方向上对置的区域而形成的。第1电容电极82a是利用来自TFT主体部81a的源极电极82的引出配线82h向面板面内方向引出而形成的。第2电容电极84a是利用来自TFT主体部81a的栅极电极84的引出配线(第2引出配线)84h向面板面内方向引出而形成的。第3电容电极80a是采用透明电极(参照图5)TM而形成的。从第3电容电极80a引出引出配线(第3引出配线)80c，引出配线80c通过接触孔85a连接到从栅极电极84向面板面内方向引出的引出配线84d。 
并且，第1电容电极82a通过向面板面内方向的引出配线(第1引出配线)82i连接到移位寄存器级SR的输出OUT，输出OUT通过接触孔85c连接到面板厚度方向下方的栅极总线GL。 
电容81c与电容81b相邻地配置，是使第4电容电极82b与第5电容电极84b具有隔着栅极绝缘膜(第3绝缘膜)86对置的区域，并且 使第4电容电极82b与第6电容电极80b具有相对于第4电容电极82b在与第5电容电极84b侧相反的一侧隔着钝化膜(第4绝缘膜)89在面板厚度方向上对置的区域而形成的。第1绝缘膜和第3绝缘膜、另外第2绝缘膜和第4绝缘膜也可以是彼此互不相同的绝缘膜。第6电容电极80b是采用透明电极(参照图5)TM而形成的。从第6电容电极80b向面板面内方向引出引出配线80d，引出配线80d通过接触孔85b连接到从第5电容电极84b向面板面内方向引出的引出配线(第5引出配线)84e。另外，从第4电容电极82b向面板面内方向引出引出配线(第4引出配线)82j。 
在此，电容81b和电容81c被设计成具有彼此相同的电容值。 
配线(第1配线)82c被设计成在面板厚度方向上方与引出配线84d和引出配线84e两者交叉。配线(第2配线)84c被设计成在面板厚度方向下方与引出配线82i和引出配线82j两者交叉。 
图5的(a)表示图4的B-B’线截面图，另外，图5的(b)表示图4中C-C’线截面图。 
如该截面图所示，图4的结构是采用在玻璃基板60上顺序层叠栅极金属GM、栅极绝缘膜86、Si的i层87、Si的n+层88、源极金属SM、钝化膜89以及透明电极TM的结构而形成的。栅极电极84、第2电容电极84a、引出配线84d、配线84c以及栅极总线GL均由在工艺中同时成膜的栅极金属GM来形成。作为栅极金属GM，可以采用由例如Ta(或者TaN)、Ti(或者TiN)、Al(或者以Al为主要成分的合金)、Mo(或者MoN)以及Cr各自的单层或者它们中的几个组合而成的层叠结构。源极电极82、漏极电极83、第1电容电极82a、引出配线82i以及配线82c均由在工艺中同时成膜的源极金属SM来形成。作为源极金属SM，可以采用例如与栅极金属GM相同的材料，可以采用由例如Ta(或者TaN)、Ti(或者TiN)、Al(或者以Al为主要成分的合金)、Mo(或者MoN)以及Cr各自的单层或者它们中的几个组合而成的层叠结构。另外，第3电容电极80a和第6电容电极80b均由在工艺中与像素电极用的构造同时成膜的透明电极TM而形成。作为透明电极TM，可以采用例如ITO(Indium Tin Oxide：铟 锡氧化物)、IZO(Indium Zinc Oxide：铟锌氧化物)等。 
作为栅极绝缘膜86，可以采用例如SiN、SiO2等。作为钝化膜89，可以采用例如SiN、SiO2、有机树脂膜等。 
i层87是在TFT主体部81a中成为沟道形成区域的层。n+层88是在i层87和源极电极82及漏极电极83之间作为源极、漏极的接触层而设置的层。 
此外，图4的第5电容电极84b和引出配线84e由上述栅极金属GM形成，第4电容电极82b和引出配线82h、82j由上述源极金属SM形成。 
在上述结构的TFT81中，在制造时，电容81b被引出配线82h、84h、80c电连接到TFT主体部81a，并且电容81c由于第4电容电极82b不与源极电极82连接并且第5电容电极84b和第6电容电极80b不与栅极电极84连接而不与TFT主体部81a电连接。并且，在通过制造后的检查来判断出由于第1电容电极82a和第2电容电极84a或者第1电容电极82a和第3电容电极80a具有漏电缺陷L3等而导致电容81b发生漏电的情况下，将电容81b置为不通过引出配线82h、84h两者和引出配线82h、80c两者来施加电压的状态，并且通过引出配线82j、配线84c和配线82c将电容81c电连接到TFT主体部81a。上述检查可以是电检查，也可以是目测检查。 
具体地，通过在配线82c和引出配线84d、84e彼此的各交叉的部位P5、P6进行激光熔敷来将它们彼此连接由此将第5电容电极84b和第6电容电极80b连接到栅极电极84，并且通过在配线84c和引出配线82i、82j彼此的各交叉的部位P7、P8进行激光熔敷来将它们彼此连接由此将第4电容电极82b连接到源极电极82。并且，对引出配线84h在中途的部位Q3x进行激光熔断并且对引出配线80c在中途的部位Q3y进行激光熔断，由此将第2电容电极84a和第3电容电极80a从栅极电极84切离。 
由此，TFT81成为在电容81b发生漏电的情况下能够不牺牲TFT81整体而将电容81c作为替代自举电容来使用的TFT。 
另外，电容81b的结构是并联连接形成在第1电容电极82a与第2 电容电极84a之间的电容和形成在第1电容电极82a与第3电容电极80a之间的电容。另外，电容81c的结构是并联连接形成在第4电容电极82b与第5电容电极84b之间的电容和形成在第4电容电极82b与第6电容电极80b之间的电容。因此，若电容81b、81c中，栅极绝缘膜86和钝化膜89的厚度相等，则与不是并联连接来构成的现有的情况相比，能够将由图12的H×W决定的面板上的占有面积减小到二分之一的程度。另外，若钝化膜89的膜厚是栅极绝缘膜86的二分之一，则电容81b、81c各自的占有面积与不是并联连接来构成的现有的情况相比，能够减小到三分之一的程度。其结果，尽管为防备发生漏电的情况而形成有替代电容，但是不会增加电容元件所使用的面板上的整体的占有面积。 
此外，像电容81c这样的替代电容不限于1个，也可以设置多个，在发生漏电时，能够选择1个可使用的替代电容来使用。 
实施例4
利用图6来说明本实施例的TFT。此外，对于与图4和图5中的部件标注了相同附图标记的部件，只要没有特别指明，都是具有与图4和图5中的部件相同的功能的部件。 
图6是表示显示面板2上的、能够应用于晶体管Tr4的本实施例的TFT91的结构的平面图。 
TFT 91具备TFT主体部81a、电容91a以及配线92h、94h。电容91a是能够发挥自举电容的功能的电容，是能够应用于上述电容CAP的电容。 
电容91是使多个第1电容电极92a…和第2电容电极94a具有隔着栅极绝缘膜(第1绝缘膜)86在面板厚度方向上对置的区域，并且使上述多个第1电容电极92a…和第3电容电极90a具有相对于第1电容电极92a在与第2电容电极94a侧相反的一侧隔着钝化膜(第2绝缘膜)89在面板厚度方向上对置的区域而形成的。多个第1电容电极92a…按照从TFT主体部81a的元件电极82引出的引出配线92h向面板面内方向梳齿状地分叉引出的方式而形成。第2电容电极94a由来自TFT主体部81a的栅极电极84的引出配线94h向面板面内方向 引出而形成。从第3电容电极90a引出引出配线90c，引出配线90c通过接触孔95b连接到引出配线84d。 
引出配线92h连接到移位寄存器级SR的输出OUT，输出OUT通过接触孔85c连接到面板厚度方向下方的栅极总线GL。 
多个第1电容电极92a…和引出配线92h由源极金属SM形成，第2电容电极94a和引出配线94h由栅极金属GM形成。另外，第3电容电极90a由透明电极TM形成。 
在上述结构的TFT 91中，通过制造后的检查来判断出由于多个第1电容电极92a…中的任一个以上的第1电容电极92a与第2电容电极94a之间或者一个以上的第1电容电极92a与第3电容电极90a之间具有漏电缺陷L4等而导致电容91a发生漏电的情况下，将具有漏电缺陷L4的第1电容电极92a从引出配线92h电分离。具体地，引出配线92h被设置在从第2电容电极94a的面板厚度方向上方的区域和第3电容电极90a的面板厚度方向下方的区域偏离的位置，通过在从引出配线92h到第2电容电极94a的面板厚度方向上方和第3电容电极90a的面板厚度方向下方中的离得近的一方为止的范围的部位Q4进行激光熔断，将具有漏电缺陷L4的第1电容电极92a从引出配线92h分离。上述检查可以是电检查，也可以是目测检查，但是为了确定是哪一个第1电容电极92a发生了漏电缺陷92h，若电检查有困难，则目测检查是有用的。 
此外，也可以在第1电容电极的、从引出配线92h侧与第2电容电极94a和第3电容电极90a中的离得近的一方交叉的部位的交叉边界上设置缺口部93，或者在引出配线92h的、第1电容电极92a发生分叉的部位的与该第1电容电极92a相邻的2个部位设置缺口部94、95。由此，将缺口部93、94、95作为标记而能够容易地确定可以进行激光熔断的部位。此外，缺口部也可以在相同第1电容电极92a中设置多个，缺口部94、95也可以设置在第1电容电极92a。 
形成在各第1电容电极92a与第2电容电极94a之间的电容(下面称为第1部分电容)相互并联连接，并且形成在各第1电容电极92a与第3电容电极90a之间的电容(下面称为第2部分电容)相互并联 连接，来形成电容91a的整体的电容(下面称为整体电容)，因此若第1部分电容和第2部分电容之和与整体电容相比充分地小，则即使将发生了漏电缺陷L4的程度的根数的第1电容电极92a从引出配线92h分离，整体电容与分离之前相比也几乎不变。 
由此，TFT91成为在电容91a发生漏电的情况下能够不牺牲TFT91整体而对电容91a进行修复来使用的TFT。 
另外，电容91a的结构是形成在第1电容电极92a与第2电容电极94a之间的电容和形成在第1电容电极92a与第3电容电极90a之间的电容并联连接。因此，多个第1电容电极92a是梳齿状的，由此即使多个第1电容电极92a的合计面积与将自举电容作为通常的1组平行平板电容而形成时的电极面积相比要小，也不用增加电容元件所使用的面板上的占有面积。 
上面说明了各实施例。在实施例1和实施例2中，举出了源极金属SM位于比栅极金属GM靠近面板厚度方向上方的结构，但是不限于此，也可以是源极金属SM位于比栅极金属GM靠近面板厚度方向下方的结构。另外，在实施例3和实施例4中，栅极金属GM和透明电极TM的上下关系是中间夹着源极金属SM即可，也可以反转。 
另外，除了栅极驱动器与显示区域2a的两侧相邻地设置以外，也可以是与显示区域2a的单侧相邻地设置等，其配置方法是任意的。 
另外，TFT可以用于显示装置的任意部位，也可以用于显示装置以外的场所。 
另外，本发明除了液晶显示装置以外，还能够普遍地用于EL显示装置等其它显示装置。 
本发明不限于上述实施方式，在权利要求所示出的范围之内能够做出各种变更。即，组合在权利要求所示出的范围内进行了适当变更的技术手段而得到的实施方式也包含在本发明的技术范围之内。 
工业上的可利用性
本发明能够很好地用于具备TFT的显示装置。 

Claims (16)

1.一种TFT，其特征在于：
该TFT是用于显示面板的TFT，具备：
第1电容，其是使第2电容电极和连接到源极电极的第1电容电极具有在面板厚度方向上隔着第1绝缘膜而对置的区域而形成的；
第2电容，其是使第3电容电极和第4电容电极具有在面板厚度方向上隔着第2绝缘膜而对置的区域而形成的；
第1引出配线，从上述第1电容电极向面板面内方向引出；
第2引出配线，从栅极电极向面板面内方向引出；
第3引出配线，从上述第3电容电极向面板面内方向引出；
第4引出配线，从上述第4电容电极向面板面内方向引出；
第1配线，从面板厚度方向看，其与上述第2引出配线和上述第4引出配线交叉；以及
第2配线，从面板厚度方向看，其与上述第1引出配线和上述第3引出配线交叉，
上述第2电容电极和上述栅极电极通过上述第2引出配线而相互连接，
上述第3电容电极与上述源极电极相互不连接，
上述第4电容电极与上述栅极电极相互不连接。
2.一种TFT，其特征在于：
该TFT是用于显示面板的TFT，具备：
第1电容，其是使第2电容电极和连接到源极电极的第1电容电极在面板厚度方向上隔着第1绝缘膜而对置；
第2电容，其是使第3电容电极和第4电容电极在面板厚度方向上隔着第2绝缘膜而对置；
第1引出配线，从上述第1电容电极向面板面内方向引出；
第2引出配线，从栅极电极向面板面内方向引出；
第3引出配线，从上述第3电容电极向面板面内方向引出；
第4引出配线，从上述第4电容电极向面板面内方向引出；
第1配线，从面板厚度方向看，其与上述第2引出配线和上述第4引出配线交叉；以及
第2配线，从面板厚度方向看，其与上述第1引出配线和上述第3引出配线交叉，
上述第2电容电极与上述栅极电极相互不连接，
上述第1引出配线和上述第3引出配线与上述第2配线相互连接，由此上述第3电容电极和上述源极电极相互连接，
上述第2引出配线和上述第4引出配线与上述第1配线相互连接，由此上述第4电容电极和上述栅极电极相互连接。
3.根据权利要求1或者2所述的TFT，其特征在于：
上述第1电容电极、上述第3电容电极、上述第1引出配线、上述第3引出配线以及上述第1配线由源极金属形成，
上述第2电容电极、上述第4电容电极、上述第2引出配线、上述第4引出配线以及上述第2配线由栅极金属形成。
4.根据权利要求1或者2所述的TFT，其特征在于：
上述第1绝缘膜和上述第2绝缘膜是栅极绝缘膜。
5.一种TFT，其特征在于：
该TFT是用于显示面板的TFT，具备：
第1电容，其是使第2电容电极和连接到源极电极的第1电容电极具有在面板厚度方向上隔着第1绝缘膜而对置的区域，并且是使上述第1电容电极和第3电容电极具有相对于上述第1电容电极在与上述第2电容电极侧相反的一侧在面板厚度方向上隔着第2绝缘膜而对置的区域而形成的；
第2电容，其是使第4电容电极和第5电容电极具有在面板厚度方向上隔着第3绝缘膜而对置的区域，并且是使上述第4电容电极和第6电容电极具有相对于上述第4电容电极在与上述第5电容电极侧相反的一侧在面板厚度方向上隔着第4绝缘膜而对置的区域而形成的；
第1引出配线，从上述第1电容电极向面板面内方向引出；
第2引出配线，从上述第2电容电极向面板面内方向引出；
栅极引出配线，从栅极电极向面板面内方向引出；
第3引出配线，从上述第3电容电极向面板面内方向引出；
第4引出配线，从上述第4电容电极向面板面内方向引出；
第5引出配线，从上述第5电容电极向面板面内方向引出；
第1配线，从面板厚度方向看，其与上述栅极引出配线和上述第5引出配线交叉；以及
第2配线，从面板厚度方向看，其与上述第1引出配线和上述第4引出配线交叉，
上述第3电容电极和上述栅极电极通过上述第3引出配线而相互连接，
上述第6电容电极连接到上述第5引出配线，
上述第2电容电极与上述栅极电极通过上述第2引出配线而相互连接，
上述栅极引出配线和上述第5引出配线与上述第1配线相互不连接，
上述第1引出配线和上述第4引出配线与上述第2配线相互不连接。
6.一种TFT，其特征在于：
该TFT是用于显示面板的TFT，具备：
第1电容，其是使第2电容电极和连接到源极电极的第1电容电极具有在面板厚度方向上隔着第1绝缘膜而对置的区域，并且是使上述第1电容电极和第3电容电极具有相对于上述第1电容电极在与上述第2电容电极侧相反的一侧在面板厚度方向上隔着第2绝缘膜而对置的区域而形成的；
第2电容，其是使第4电容电极和第5电容电极具有在面板厚度方向上隔着第3绝缘膜而对置的区域，并且是使上述第4电容电极和第6电容电极具有相对于上述第4电容电极在与上述第5电容电极侧相反的一侧在面板厚度方向上隔着第4绝缘膜而对置的区域而形成的；
第1引出配线，从上述第1电容电极向面板面内方向引出；
第2引出配线，从上述第2电容电极向面板面内方向引出；
栅极引出配线，从栅极电极向面板面内方向引出；
第3引出配线，从上述第3电容电极向面板面内方向引出；
第4引出配线，从上述第4电容电极向面板面内方向引出；
第5引出配线，从上述第5电容电极向面板面内方向引出；
第1配线，从面板厚度方向看，其与上述栅极引出配线和上述第5引出配线交叉；以及
第2配线，从面板厚度方向看，其与上述第1引出配线和上述第4引出配线交叉，
上述第3电容电极与上述栅极电极相互不连接，
上述第6电容电极连接到上述第5引出配线，
上述第2电容电极与上述栅极电极相互不连接，
上述栅极引出配线和上述第5引出配线与上述第1配线相互连接，由此上述第5电容电极和上述第6电容电极与上述栅极电极相互连接，
上述第1引出配线和上述第4引出配线与上述第2配线相互连接，由此上述第4电容电极与上述源极电极相互连接。
7.根据权利要求5或者6所述的TFT，其特征在于：
上述第1电容电极、上述第4电容电极、上述第1引出配线、上述第4引出配线以及上述第1配线由源极金属形成，
上述第2电容电极、上述第5电容电极、上述第2引出配线、上述第5引出配线、上述栅极引出配线以及上述第2配线由栅极金属形成，
上述第3电容电极、上述第6电容电极以及上述第3引出配线由透明电极形成。
8.根据权利要求5或者6所述的TFT，其特征在于：
上述第1绝缘膜和上述第3绝缘膜是栅极绝缘膜，
上述第2绝缘膜和上述第4绝缘膜是钝化膜。
9.一种移位寄存器，其特征在于：
具备权利要求1～8中的任一项所述的TFT作为构成各级的晶体管的至少一个。
10.一种扫描信号线驱动电路，其特征在于：
具备权利要求9所述的移位寄存器，使用上述移位寄存器生成显示装置的扫描信号。
11.根据权利要求10所述的扫描信号线驱动电路，其特征在于：
上述TFT是上述扫描信号的输出晶体管。
12.一种显示装置，其特征在于：
具备权利要求10或者11所述的扫描信号线驱动电路。
13.根据权利要求12所述的显示装置，其特征在于：
上述扫描信号线驱动电路在显示面板上与显示区域形成单片。
14.一种显示装置，其特征在于：
具备形成有权利要求1～8中的任一项所述的TFT的显示面板。
15.一种TFT的成形方法，使权利要求1所述的TFT成形，其特征在于：
通过熔断上述第2引出配线来使上述第2电容电极和上述栅极电极分离，
通过将上述第1引出配线和上述第3引出配线与上述第2配线相熔敷来使它们相互连接，
通过将上述第2引出配线和上述第4引出配线与上述第1配线相熔敷来使它们相互连接。
16.一种TFT的成形方法，使权利要求5所述的TFT成形，其特征在于：
通过熔断上述第3引出配线来使上述第3电容电极和上述栅极电极相互分离，
通过将上述第6电容电极熔敷到上述第5引出配线来连接它们，
通过熔断上述第2引出配线来使上述第2电容电极和上述栅极电极相互分离，
通过将上述栅极引出配线和上述第5引出配线与上述第1配线相熔敷来使它们相互连接，
通过将上述第1引出配线和上述第4引出配线与上述第2配线相熔敷来使它们相互连接。
CN200980110296.XA 2008-06-12 2009-01-27 Tft、移位寄存器、扫描信号线驱动电路、显示装置以及tft的成形方法 Expired - Fee Related CN101978505B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-154045 2008-06-12
JP2008154045 2008-06-12
PCT/JP2009/051236 WO2009150862A1 (ja) 2008-06-12 2009-01-27 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法

Publications (2)

Publication Number Publication Date
CN101978505A CN101978505A (zh) 2011-02-16
CN101978505B true CN101978505B (zh) 2013-03-13

Family

ID=41416573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980110296.XA Expired - Fee Related CN101978505B (zh) 2008-06-12 2009-01-27 Tft、移位寄存器、扫描信号线驱动电路、显示装置以及tft的成形方法

Country Status (6)

Country Link
US (1) US8946719B2 (zh)
JP (1) JP5341079B2 (zh)
CN (1) CN101978505B (zh)
BR (1) BRPI0911156A2 (zh)
RU (1) RU2471266C2 (zh)
WO (1) WO2009150862A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2535888A4 (en) 2010-02-08 2013-10-23 Sharp Kk Display device
KR101084273B1 (ko) * 2010-03-03 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2011135873A1 (ja) * 2010-04-28 2011-11-03 シャープ株式会社 シフトレジスタおよび表示装置
JP5379229B2 (ja) * 2010-05-13 2013-12-25 パナソニック株式会社 表示装置及びその製造方法
KR101758783B1 (ko) * 2010-12-27 2017-07-18 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 기판 및 이 표시 기판의 제조 방법
FR2976127B1 (fr) * 2011-06-01 2014-01-10 Commissariat Energie Atomique Composant organique a electrodes ayant un agencement et une forme ameliores
WO2013001566A1 (ja) * 2011-06-27 2013-01-03 パナソニック株式会社 表示装置及びその製造方法
WO2013001564A1 (ja) * 2011-06-27 2013-01-03 パナソニック株式会社 表示装置及びその製造方法
KR20130046847A (ko) * 2011-10-28 2013-05-08 삼성디스플레이 주식회사 표시기판 및 표시기판의 수리 방법
CN102411917A (zh) * 2011-12-21 2012-04-11 深圳市华星光电技术有限公司 液晶面板的驱动电路及液晶显示器
CN102708816B (zh) * 2012-03-02 2013-06-12 京东方科技集团股份有限公司 移位寄存器、栅极驱动装置和显示装置
EP2840566B1 (en) * 2012-04-20 2017-06-14 Sharp Kabushiki Kaisha Display device
US10838259B2 (en) 2012-05-16 2020-11-17 Sharp Kabushiki Kaisha Liquid crystal display
KR101975533B1 (ko) * 2012-06-29 2019-05-08 삼성디스플레이 주식회사 구동회로, 그를 구비하는 평판표시장치 및 구동회로의 리페어 방법
US20150255171A1 (en) * 2012-10-05 2015-09-10 Sharp Kabushiki Kaisha Display device
US9218088B2 (en) * 2012-10-11 2015-12-22 Shanghai Tianma Micro-electronics Co., Ltd. Touch screen display apparatus
CN103018991B (zh) * 2012-12-24 2015-01-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
TWM462429U (zh) 2013-03-26 2013-09-21 Chunghwa Picture Tubes Ltd 面板整合掃描驅動電路的電容結構
CN103715207B (zh) * 2013-12-31 2017-11-10 合肥京东方光电科技有限公司 Tft阵列基板的电容及其制造方法和相关设备
CN104536223A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 液晶显示面板及其阵列基板
US10146346B2 (en) * 2015-01-27 2018-12-04 Innolux Corporation Touch display device with capacitor having large capacitance
CN106653089B (zh) * 2015-10-22 2020-06-09 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示装置
JP6718988B2 (ja) * 2017-01-27 2020-07-08 シャープ株式会社 アクティブマトリクス基板およびそれを用いた表示装置
CN110326113B (zh) * 2017-02-21 2023-01-03 夏普株式会社 驱动电路、tft基板、显示装置
CN107527599B (zh) * 2017-08-16 2020-06-05 深圳市华星光电半导体显示技术有限公司 扫描驱动电路、阵列基板与显示面板
GB2604728B (en) 2018-09-10 2023-07-19 Pragmatic Printing Ltd Electronic circuit and method of manufacture
US11545069B2 (en) * 2019-10-18 2023-01-03 Chongqing Boe Optoelectronics Technology Co., Ltd. Display device having a shift register having interdigital transistor
TWI740484B (zh) * 2020-05-04 2021-09-21 宏碁股份有限公司 顯示裝置與其製造方法
JP7401416B2 (ja) 2020-09-11 2023-12-19 株式会社東芝 半導体装置
CN114283746B (zh) * 2021-12-29 2023-05-23 上海中航光电子有限公司 一种显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102361A (en) * 1989-01-23 1992-04-07 Sharp Kabushiki Kaisha Method for the manufacture of active matrix display apparatuses
CN1120210A (zh) * 1994-08-12 1996-04-10 汤姆森消费电子(法国)有限公司 用作液晶显示器的选定行扫描器的移位寄存器
CN1648756A (zh) * 2004-01-28 2005-08-03 夏普株式会社 有源矩阵基板和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0317614A (ja) * 1989-06-15 1991-01-25 Sharp Corp アクティブマトリクス表示装置の製造方法
RU1762690C (ru) * 1990-03-20 1994-08-30 Научно-исследовательский институт "Волга" Способ изготовления матрицы тонкопленочных транзисторов для управления жидкокристаллическим индикатором
US5701136A (en) * 1995-03-06 1997-12-23 Thomson Consumer Electronics S.A. Liquid crystal display driver with threshold voltage drift compensation
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US20030016196A1 (en) * 2001-07-17 2003-01-23 Display Research Laboratories, Inc. Thin film transistors suitable for use in flat panel displays
TWI249642B (en) * 2002-12-24 2006-02-21 Quanta Display Inc TFT LCD and manufacturing method thereof
US7112458B2 (en) * 2003-10-02 2006-09-26 Tpo Displays Corp. Method of forming a liquid crystal display
JP4522145B2 (ja) * 2004-05-25 2010-08-11 シャープ株式会社 表示装置用基板、その製造方法及び表示装置
US7608861B2 (en) * 2004-06-24 2009-10-27 Canon Kabushiki Kaisha Active matrix type display having two transistors of opposite conductivity acting as a single switch for the driving transistor of a display element
KR100654569B1 (ko) * 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100661725B1 (ko) * 2004-12-30 2006-12-26 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2007212812A (ja) * 2006-02-10 2007-08-23 Epson Imaging Devices Corp 電気光学装置
JP5128091B2 (ja) * 2006-08-04 2013-01-23 三菱電機株式会社 表示装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102361A (en) * 1989-01-23 1992-04-07 Sharp Kabushiki Kaisha Method for the manufacture of active matrix display apparatuses
CN1120210A (zh) * 1994-08-12 1996-04-10 汤姆森消费电子(法国)有限公司 用作液晶显示器的选定行扫描器的移位寄存器
CN1648756A (zh) * 2004-01-28 2005-08-03 夏普株式会社 有源矩阵基板和显示装置

Also Published As

Publication number Publication date
RU2471266C2 (ru) 2012-12-27
JP5341079B2 (ja) 2013-11-13
WO2009150862A1 (ja) 2009-12-17
US20110012880A1 (en) 2011-01-20
BRPI0911156A2 (pt) 2015-10-06
JPWO2009150862A1 (ja) 2011-11-10
CN101978505A (zh) 2011-02-16
RU2010138946A (ru) 2012-07-20
US8946719B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
CN101978505B (zh) Tft、移位寄存器、扫描信号线驱动电路、显示装置以及tft的成形方法
KR101758783B1 (ko) 게이트 구동부, 이를 포함하는 표시 기판 및 이 표시 기판의 제조 방법
US7804097B2 (en) Liquid crystal display device
US5744820A (en) Liquid crystal display device with a disconnected wiring pattern attached by independent metal wiring
KR20190111868A (ko) 시프트 레지스터 및 표시장치
US6256076B1 (en) Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof
WO2009150864A1 (ja) Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および、表示装置
US8179491B2 (en) Thin film transistor having improved fabrication and performance characteristics and display device having the same
WO2018155347A1 (ja) 駆動回路、マトリックス基板および表示装置
CN101946327A (zh) Tft、移位寄存器、扫描信号线驱动电路、开关电路和显示装置
WO2011007464A1 (ja) シフトレジスタ
WO2011142147A1 (ja) 回路基板及び表示装置
US9401122B2 (en) Display panel
US20060256248A1 (en) Thin film transistor array panel and method thereof
JP6718988B2 (ja) アクティブマトリクス基板およびそれを用いた表示装置
KR20110124529A (ko) 표시 패널
US7646017B2 (en) Thin film transistor array panel including assistant lines
KR20110067573A (ko) 표시 패널
US9711654B2 (en) Display device
KR102365774B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US10042218B2 (en) Liquid-crystal display device
US20160180787A1 (en) Gate driving circuit and display device having the same
US20040263770A1 (en) Liquid crystal display device
KR20080062544A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101783976B1 (ko) 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130313

Termination date: 20200127

CF01 Termination of patent right due to non-payment of annual fee