[go: up one dir, main page]

CN101939694B - 液晶显示器件及其制造方法以及电子装置 - Google Patents

液晶显示器件及其制造方法以及电子装置 Download PDF

Info

Publication number
CN101939694B
CN101939694B CN200980104073.2A CN200980104073A CN101939694B CN 101939694 B CN101939694 B CN 101939694B CN 200980104073 A CN200980104073 A CN 200980104073A CN 101939694 B CN101939694 B CN 101939694B
Authority
CN
China
Prior art keywords
film
electrode layer
etching
layer
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980104073.2A
Other languages
English (en)
Other versions
CN101939694A (zh
Inventor
小森茂树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101939694A publication Critical patent/CN101939694A/zh
Application granted granted Critical
Publication of CN101939694B publication Critical patent/CN101939694B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明目的之一是简化液晶显示器件等的制造方法。在薄膜晶体管的制造方法中，形成依次层叠了第一导电膜、绝缘膜、半导体膜、杂质半导体膜及第二导电膜的叠层体，通过第一蚀刻露出第一导电膜，并且通过第二蚀刻形成第二导电膜的图案。此外，在形成薄膜晶体管之后，形成滤色器层以使得减轻由薄膜晶体管等导致的不平坦；从而，减少形成像素电极层的表面的水平差。

Description

液晶显示器件及其制造方法以及电子装置
技术领域
本发明涉及液晶显示器件及其制造方法，以及使用该液晶显示器件的电子装置。
背景技术
近年来，利用在具有绝缘表面的衬底(诸如玻璃衬底等)上的厚度为几nm至几百nm的半导体薄膜构成的薄膜晶体管引人注目。薄膜晶体管广泛地应用于电子装置诸如集成电路(IC)及电光器件。尤其是，正在加快开发作为以液晶显示器件或EL(电致发光)显示器件等为代表的图像显示器件的开关元件的薄膜晶体管。具体地说，在有源矩阵型液晶显示器件中，通过在连接到开关元件的像素电极和与该像素电极对应的相对电极之间施加电压，从而对设置在像素电极和相对电极之间的液晶层进行光学调制。该光学调制被观察者识别为显示图案。在此，有源矩阵型液晶显示器件是指这样的液晶显示器件，其采用通过利用开关元件驱动以矩阵状布置的像素电极在屏幕上形成显示图案的方法。
上述有源矩阵型液晶显示器件的用途正在扩展，并且对于该液晶显示器件中的屏幕的大型化、高清晰度及高孔径比化等的要求在提高。此外，对于有源矩阵型液晶显示器件存在高可靠性、高成品率及低制造成本等要求。作为提高生产率并减少制造成本的方法，可以举出对工艺的简化。
在有源矩阵型液晶显示器件中，主要将薄膜晶体管用作开关元件。为了简化薄膜晶体管的制造工艺，有效的是缩减光刻中使用的光掩模的数量。例如，若是增加一个光掩模，则需要如下步骤：抗蚀剂涂敷、预烘焙、曝光、显影、后烘焙等，以及在上述步骤的前后的其他步骤，诸如成膜及蚀刻，以及抗蚀剂的去除、清洗及干燥等。在制造工艺中仅仅增加一个光掩模，却大幅增加了步骤数。因此，根据光掩模数量的不同，工艺被简化或复杂化；因此，为了减少制造工艺中使用的光掩模的数量，进行许多技术开发。
减少光掩模数量的许多常规技术采用复杂的技术，如背面曝光、抗蚀剂回流、或剥离法，这需要特殊的装置。已考虑了由于这种复杂的技术的利用所导致的各种问题而引起成品率降低。另外，常常没有选择不得不牺牲薄膜晶体管的电特性。
作为减少薄膜晶体管的制造工艺中的光掩模数量的典型方法，使用多色调(multi-tone)掩模(称为半色调掩模或灰色调掩模)的技术是周知的。作为通过使用多色调掩模减少制造步骤的技术，可以举出例如专利文献1(日本专利申请公开No.2003-179069号)。
发明内容
本发明目的之一是简化薄膜晶体管的制造工艺，从而简化液晶显示器件的制造方法。另一目的是提供一种解决了由于以上制造方法而产生的问题的液晶显示器件的制造方法。再一目的是提供一种有效地利用上述制造方法的特征的液晶显示器件的制造方法。
在要公开的本发明中，为了实现以上目的，形成依次层叠了第一导电膜、绝缘膜、半导体膜、杂质半导体膜、及第二导电膜的叠层体，通过第一蚀刻而露出第一导电膜，并且通过第二蚀刻而形成第一导电膜的图案。在第二蚀刻时对第一导电膜侧蚀刻，这使得能够将通过第二蚀刻而形成的图案(第一导电膜的图案)与通过第一蚀刻而形成的图案(绝缘膜、半导体膜、杂质半导体膜及第二导电膜的图案)区分开。由此，减少了光掩模的数量，并简化了工艺。另外，在形成薄膜晶体管之后，形成滤色器层从而缓和了由薄膜晶体管等导致的不平坦；因而，减少了形成像素电极层的表面的水平差(level difference)。替代地，利用由薄膜晶体管等所导致的不平坦，选择性地形成滤色器层。以下将描述更具体的解决方案。
所公开的本发明的一种液晶显示器件的制造方法，包括如下步骤：依次形成并层叠第一导电膜、第一绝缘膜、半导体膜、杂质半导体膜及第二导电膜；在第二导电膜上形成具有凹部的抗蚀剂掩模；通过使用该抗蚀剂掩模对第一绝缘膜、半导体膜、杂质半导体膜及第二导电膜进行第一蚀刻，从而至少露出第一导电膜；进行包括对第一导电膜的一部分的侧蚀刻的第二蚀刻，从而形成栅电极层；蚀刻第一抗蚀剂掩模的凹部，从而露出第二导电膜的与第一抗蚀剂掩模的凹部重叠的区域；使用已被蚀刻了的该抗蚀剂掩模对第二导电膜、杂质半导体膜及半导体膜的一部分进行第三蚀刻，从而形成源电极层、漏电极层、源区层、漏区层、和半导体层；在去除所述抗蚀剂掩模之后，形成第二绝缘膜以覆盖包含所述源电极层、漏电极层、源区层、漏区层、及半导体层的薄膜晶体管；在第二绝缘膜上形成滤色器层；以及在滤色器层上形成像素电极层。此外，利用滤色器层减少了其上形成像素电极层的表面的不平坦。
所公开的本发明的液晶显示器件的另一制造方法包括如下步骤：依次形成并层叠第一导电膜、第一绝缘膜、半导体膜、杂质半导体膜及第二导电膜；在第二导电膜上形成第一抗蚀剂掩模；使用第一抗蚀剂掩模对第一导电膜、第一绝缘膜、半导体膜、杂质半导体膜及第二导电膜进行第一蚀刻，从而至少露出第一导电膜；进行包括对第一导电膜的一部分的侧蚀刻的第二蚀刻，从而形成栅电极层；在去除第一抗蚀剂掩模之后，形成第二抗蚀剂掩模；使用第二抗蚀剂掩模对第二导电膜、杂质半导体膜及半导体膜的一部分进行第三蚀刻，从而形成源电极层、漏电极层、源区层、漏区层、和半导体层；在去除第二抗蚀剂掩模之后，形成第二绝缘膜以覆盖包含所述源电极层、漏电极层、源区层、漏区层、和半导体层的薄膜晶体管；在第二绝缘膜上形成滤色器层；以及在滤色器层上形成像素电极层。此外，利用滤色器层减少了其上形成像素电极层的表面的不平坦。
所公开的本发明的液晶显示器件的另一制造方法包括如下步骤：依次形成并层叠第一导电膜、第一绝缘膜、半导体膜、杂质半导体膜及第二导电膜；在第二导电膜上形成具有凹部的抗蚀剂掩模；使用该抗蚀剂掩模对第一绝缘膜、半导体膜、杂质半导体膜及第二导电膜进行第一蚀刻，从而至少露出第一导电膜；进行包括对第一导电膜的一部分的侧蚀刻的第二蚀刻，从而形成栅电极层；使第一抗蚀剂掩模后退，从而露出第二导电膜的与第一抗蚀剂掩模的凹部重叠的区域；使用已经被蚀刻了的抗蚀剂掩模对第二导电膜、杂质半导体膜及半导体膜的一部分进行第三蚀刻，从而形成源电极层、漏电极层、源区层、漏区层、及半导体层；在去除该抗蚀剂掩模之后，形成第二绝缘膜以覆盖包含所述源电极层、漏电极层、源区层、漏区层、及半导体层的薄膜晶体管；在第二绝缘膜上选择性地形成滤色器层；以及在滤色器层上形成像素电极层。
所公开的本发明的液晶显示器件的另一制造方法包括如下步骤：形成第一导电膜；在第一导电膜上形成绝缘膜；在绝缘膜上形成半导体膜；在半导体膜上形成杂质半导体膜；在杂质半导体膜上形成第二导电膜；在第二导电膜上形成包含凹部的第一抗蚀剂掩模；使用所述第一抗蚀剂掩模对所述绝缘膜、半导体膜、杂质半导体膜及第二导电膜进行第一蚀刻，以至少露出第一导电膜的表面；对第一导电膜的一部分进行第二蚀刻，来以使栅电极的宽度比绝缘膜的宽度窄的方式形成栅电极层；通过蚀刻第一抗蚀剂掩模的凹部以露出第二导电膜的与第一抗蚀剂掩模的凹部重叠的部分，来形成第二抗蚀剂掩模；使用第二抗蚀剂掩模对第二导电膜、杂质半导体膜及一部分半导体膜进行第三蚀刻，以形成源电极及漏电极层、源区及漏区层、以及半导体层；在去除第二抗蚀剂掩模之后，在源电极层、漏电极层、源区层、漏区层以及半导体层上形成第二绝缘膜；在第二绝缘膜上形成滤色器；以及在滤色器上形成像素电极层。
注意，优选使用多色调掩模形成其上表面具有凹部的所述抗蚀剂掩模。另外，可以使用印刷法、喷墨法等选择性地形成所述滤色器层。
注意，通过进行侧蚀刻，可以形成其侧表面被形成为比第一绝缘层的侧表面向内预定距离的栅电极层。另外，优选利用干蚀刻进行第一蚀刻，并且利用湿蚀刻进行第二蚀刻。这是因为优选的是高精度地进行利用第一蚀刻的加工，并且需要以侧蚀刻的加工进行第二蚀刻。
通过使用上述液晶显示器件的制造方法，可以提供液晶显示器件及具有液晶显示器件的电子装置。
注意，第一导电膜的图案指的是例如形成栅电极及栅极布线、电容器电极及电容器布线的金属布线的顶视图布局。
注意，在本说明书中，腐蚀指的是在进行蚀刻加工时非有意的蚀刻。因此，优选在将腐蚀减少到最低程度的条件下进行蚀刻。
注意，在本说明书中，栅极布线指的是连接到薄膜晶体管的栅电极的布线。利用栅电极层形成栅极布线。另外，栅极布线有时被称为扫描线。
注意，在本说明书中，源极布线指的是连接到薄膜晶体管的源/露电极的布线。利用源/漏电极层形成源极布线。另外，源极布线有时被称为信号线。
利用所公开的本发明，可以大幅减少用于制造薄膜晶体管的步骤的数量。就是说，可以简化液晶显示器件的制造工艺。注意，在其目的在于减少光掩模数量的常规技术中，常常牺牲了薄膜晶体管的电特性；但是，在所公开的本发明中，可以在维持薄膜晶体管的电特性的同时减少用于制造薄膜晶体管的步骤的数量。
另外，形成了滤色器层，从而缓和了由薄膜晶体管等所导致的不平坦；因而可以减少形成像素电极层的表面的水平差。由此，可以使施加到液晶的电压均匀，从而可以抑制取向无序，并且实现良好显示。在使用印刷法或喷墨法等选择性地形成滤色器层的情况下，可以利用由薄膜晶体管等导致的不平坦(如，由于源极布线而引起的不平坦)，来分开地形成滤色器；因而可以提高滤色器分开形成的精度。因此，可以在不采用特别结构的情况下良好地形成滤色器。
注意，通过本发明的制造方法而制造的薄膜晶体管具有与栅电极层端部接触的空腔，由此可以使栅电极和漏电极之间的泄漏电流低。另外，因为形成了空腔，因而可以使栅电极端部附近的介电常数低(低k)。
附图说明
图1A至1C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图2A至2C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图3A至3C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图4A至4C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图5A至5C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图6A至6C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图7A至7C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图8A至8C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图9A至9C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图10A至10C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图11A至11C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图12A至12C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图13A至13C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图14A至14C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图15A至15C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图16是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图17是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图18是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图19是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图20是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图21是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图22是示出通过应用了本发明的制造方法而获得的有源矩阵衬底的连接部的图；
图23是示出通过应用了本发明的制造方法而获得的有源矩阵衬底的连接部的图；
图24A至24C是示出通过应用了本发明的制造方法而获得的有源矩阵衬底的连接部的图；
图25A-1和25A-2以及图25B-1和25B-2是每一都示出用于本发明的制造方法的多色调掩模的图；
图26A至26C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图27A至27C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图28是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图29是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图30是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图31A至31C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图32A至32C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图33A至33C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图34A至34C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图35A至35C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图36是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图37A至37C是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图38A和38B是示出根据本发明的薄膜晶体管及显示器件的制造方法的一个例子的图；
图39A和39B是示出每一都使用本发明的显示器件的电子装置的透视图；
图40是示出使用本发明的显示器件的电子装置的图；
图41A至41C是示出使用本发明的显示器件的电子装置的图。
具体实施方式
实施方式
下面将参照附图详细描述实施方式。然而，本发明不限于以下的描述，并且所属技术领域的技术人员十分明白，本发明的方式和细节可以用各种各样的方式进行修改而不脱离发明的内涵和外延。另外，不同实施方式的结构可以适当地搭配实施。注意，在如下所述的本发明的结构中，使用相同的附图标记表示相同的部分或具有类似功能的部分，并且将省略对其重复说明。对类似的部件应用了相同的阴影图案，并且在某些情况下并不对所述类似部件特别以附加附图标记来表示。
实施方式1
在本实施方式中，将参照图1A至图25B-2描述液晶显示器件的制造方法的例子。
图16至图20示出根据本实施方式的薄膜晶体管的平面图。图20是直到并且包括形成像素电极的步骤已经完成的情况下的图。图1A至图3C是沿着图16至图20中的A-A′线截取的截面图。图4A至图6C是沿着图16至图20中的B-B′线截取的截面图。图7A至图9C是沿着图16至图20中的C-C′线截取的截面图。图10A至图12C是沿着图16至图20中的D-D′线截取的截面图。图13A至图15C是沿着图16至图20中的E-E′线截取的截面图。
首先，在衬底100上形成第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110。这些膜既可由单层形成，又可由层叠了多个膜的叠层膜形成。
作为衬底100，可以使用绝缘衬底。绝缘衬底包括例如玻璃衬底或石英衬底。在本实施方式中，使用玻璃衬底作为衬底100。
第一导电膜102由导电材料形成。利用导电材料形成第一导电膜102，所述导电材料诸如：例如，钛、钼、铬、钽、钨、铝、铜、钕、铌或钪等金属材料，或包含任意这些金属作为主要成分的合金材料。注意，第一导电膜102的材料需要选自具有耐受后面步骤(诸如，第一绝缘膜104的形成等)的耐热性并且在后面步骤(诸如，第二导电膜110的蚀刻等)中不容易被腐蚀或侵蚀的材料。只要满足这些条件，第一导电膜102的材料不局限于特定材料。
另外，第一导电膜102例如可以通过溅射法或CVD法(包括热CVD法、等离子体CVD法等)等形成。但是，第一导电膜102的形成方法并不局限于特定方法。
第一绝缘膜104被用作栅极绝缘膜，它由绝缘材料形成。第一绝缘膜104例如可以使用硅的氧化物膜、硅的氮化物膜、硅的氧氮化物膜、或硅的氮氧化膜等形成。注意，与第一导电膜102类似，第一绝缘膜104的材料需要选自具有一定程度的耐热性并且在后面的步骤中不容易被腐蚀或侵蚀的材料。只要满足这些条件，第一绝缘膜104的材料不局限于特定材料。
另外，第一绝缘膜104例如可以通过CVD法(包括热CVD法、等离子体CVD法等)或溅射法等形成。但是，第一绝缘膜104的形成方法并不局限于特定方法。
半导体膜106由半导体材料形成。半导体膜106例如可以使用由硅烷气体形成的非晶硅等形成。注意，与第一导电膜102等类似，半导体膜106的材料需要选自具有一定程度的耐热性并且在后面的步骤中不容易被腐蚀或侵蚀的材料。只要满足这些条件，半导体膜106的材料不局限于特定材料。因此，可以使用锗等。注意，对半导体膜106的结晶性也没有特别的限制。
另外，半导体膜106例如可以通过CVD法(包括热CVD法、等离子体CVD法等)或溅射法等形成。但是，半导体膜106的形成方法不局限于特定方法。
杂质半导体膜108是包含赋予一导电类型的杂质元素的半导体膜，并且利用添加有赋予一导电类型的杂质元素的半导体材料气体等来形成。例如，杂质半导体膜108是包含磷烷(化学式为PH3)或乙硼烷(化学式为B2H6)的硅烷气体形成的包含磷或硼的硅膜。注意，与第一导电膜102等类似，杂质半导体膜108的材料需要选自具有一定程度的耐热性并且在后面的步骤中不容易被腐蚀或侵蚀的材料。只要满足这些条件，杂质半导体膜108的材料不局限于特定材料。注意，对杂质半导体膜108的结晶性也没有特别的限制。
在制造n沟道薄膜晶体管的情况下，可以使用磷或砷等作为要添加的赋予一导电类型的杂质元素。就是说，用来形成杂质半导体膜108的硅烷气体可以包含预定浓度的磷烷烷或砷烷(化学式为AsH3)等。替代地，在制造p沟道薄膜晶体管的情况下，可以使用硼等作为要添加的杂质元素。就是说，用来形成杂质半导体膜108的硅烷气体包含预定浓度的乙硼烷等。
另外，杂质半导体膜108例如可以通过CVD法(包括热CVD法、等离子体CVD法等)等形成。但是，杂质半导体膜108的形成方法并不局限于特定方法。
第二导电膜110由作为导电材料(作为第一导电膜102的材料举出的材料等)但是与用于第一导电膜102的材料不同的材料形成。这里，“不同的材料”是指其主要成分不相同的材料。具体地说，优选选择不容易在下面将说明的第二蚀刻中被蚀刻的材料。另外，与第一导电膜102等类似，第二导电膜110的材料需要选自具有一定程度的耐热性并且在后面的步骤中不容易被腐蚀或侵蚀的材料。因而，只要满足这些条件，第二导电膜110的材料不局限于特定材料。
另外，第二导电膜110例如可以通过溅射法或CVD法(包括热CVD法、等离子体CVD法等)等形成。但是，第二导电膜110的形成方法并不局限于特定方法。
接着，在第二导电膜110上形成第一抗蚀剂掩模112(参照图1A、图4A、图7A、图10A、和图13A)。第一抗蚀剂掩模112是其上表面具有凹部或凸部的抗蚀剂掩模。也可以说，第一抗蚀剂掩模112也可以被称作包括具有不同厚度(这里，两种厚度)的多个区域的抗蚀剂掩模。下面，对于第一抗蚀剂掩模112，将较厚的区域称为第一抗蚀剂掩模112的凸部，并将较薄的区域称为第一抗蚀剂掩模112的凹部。
第一抗蚀剂掩模112具有在形成源/漏电极层的区域的凸部，在未形成源/漏电极层并露出半导体层的区域中的凹部。
可以使用多色调掩模形成第一抗蚀剂掩模112。下面，将参照图25A-1至25B-2描述多色调掩模。
多色调掩模是可以以多级光强度进行曝光的掩模，并且典型地，以提供曝光区域、半曝光区域以及非曝光区域的三级光强度进行曝光。利用多色调掩模，可以通过一次曝光及显影处理形成具有多个厚度(典型地为两种厚度)的抗蚀剂掩模。由此，利用多色调掩模，可以减少光掩模的数量。
图25A-1及图25B-1是示出典型的多色调掩模的截面图。图25A-1示出灰色调掩模140，而图25B-1示出半色调掩模145。
图25A-1中所示的灰色调掩模140包括在透光的衬底141上地由遮光膜形成的遮光部142以及设有遮光膜图案的槽缝部143。
槽缝部143具有以等于或小于用于曝光的光的分辨率极限的间隔设置的槽缝(包括点或网眼等)，从而控制光的透光率。注意，设置在槽缝部143处的槽缝可以为周期性地或者非周期性地设置。
作为透光的衬底141，可以使用由石英等形成的衬底。用于形成遮光部142及槽缝部143的遮光膜可以使用金属材料来形成，优选使用铬或氧化铬等来形成。
在用光照射灰色调掩模140以用于曝光的情况下，如图25A-2所示，与遮光部142重叠的区域的透光率为0％，不设置遮光部142及槽缝部143的区域的透光率为100％。此外，槽缝部143处的透光率基本在10％至70％的范围内，这可以根据槽缝的间隔等调整。
图25B-1所示的半色调掩模145包括在透光的衬底146上使用半透光膜来形成的半透光部147以及使用遮光膜形成的遮光部148构成。
半透光部147可以使用MoSiN、MoSi、MoSiO、MoSiON、或CrSi等来形成。遮光部148可以以与灰色调掩模的遮光膜类似地方式利用金属材料来形成，优选使用铬或氧化铬等来形成。
在用光照射半色调掩模145以用于曝光的情况下，如图25B-2所示，与遮光部148重叠的区域的透光率为0％，并且未设置遮光部148和半透光部147的区域的透光率为100％。此外，半透光部147的透光率基本在10％至70％的范围内，这可以根据要使用的材料或其厚度等来调整。
在使用多色调掩模进行曝光及显影时，可以形成具有厚度不同的区域的第一抗蚀剂掩模112。
接着，使用第一抗蚀剂掩模112进行第一蚀刻。就是说，蚀刻第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110，以形成薄膜叠层体114(参照图1B、图4B、图7B、图10B、图13B、和图16)。此时，优选至少露出第一导电膜102。在本说明书中，将该蚀刻步骤称为第一蚀刻。作为第一蚀刻，可以采用干蚀刻或湿蚀刻，但是优选进行高各向异性的蚀刻法。将高各向异性的蚀刻法用于第一蚀刻，可以提高图案的加工精度。注意，在对于第一蚀刻采用干蚀刻的情况下，可以以一个步骤进行第一蚀刻，同时在对于第一蚀刻采用湿蚀刻的情况下，以多个步骤进行第一蚀刻。因此，对于第一蚀刻优选采用干蚀刻。
接着，使用第一抗蚀剂掩模112进行第二蚀刻。就是说，蚀刻第一导电膜102以形成栅电极层116(参照图1C、图4C、图7C、图10C、图13C、和图17)。在本说明书中，将该蚀刻步骤称为第二蚀刻。
注意，栅电极层116形成栅极布线、电容器布线、和支撑部。在栅电极层被表示为栅电极层116A时，该栅电极层形成栅极布线；在栅电极层被表示为栅电极层116B或栅电极层116D时，该栅电极层形成支撑部；并且在栅电极层被表示为栅电极层116C时，该栅电极层形成电容器布线。于是，将这些总称为栅电极层116。
在由第一导电膜102形成的栅电极层116的侧表面在薄膜叠层体114侧表面的内侧的蚀刻条件下进行第二蚀刻。就是说，进行第二蚀刻以使得栅电极层116的侧表面与薄膜叠层体114的底表面接触(进行蚀刻以使得在A-A′截面中栅电极层116的宽度比薄膜叠层体114的宽度小)。可以说是，栅电极层116被设置为使得其侧表面在第一绝缘膜104(即，栅极绝缘层)等的侧表面的内侧。此外，在对第二导电膜110的蚀刻速度低且对第一导电膜102的蚀刻速度高的条件下进行第二蚀刻。就是说，在第一导电膜102相对于第二导电膜110的蚀刻选择性高的条件下进行第二蚀刻。通过在这些条件下进行第二蚀刻，可形成栅电极层116。
作为第二蚀刻，可以采用干蚀刻或湿蚀刻，优选使用高各向同性的蚀刻法(化学蚀刻)。通过将高各向同性的蚀刻(化学蚀刻)法用于第二蚀刻，可以对第一导电膜侧蚀刻。就是说，对于第二蚀刻优选采用湿蚀刻。
注意，对栅电极层116的侧表面的形状没有特别的限制。例如所述形状可以为锥形。栅电极层116的侧表面形状取决于根据第二蚀刻中使用的药液等条件而定。
这里，短语“对第二导电膜110的蚀刻速度低且对第一导电膜102的蚀刻速度高的条件”或“第一导电膜102相对于第二导电膜110的蚀刻选择性大的条件”是指满足下述第一要求及第二要求的条件。
第一要求如下：栅电极层116留在需要的地方。需设有栅电极层116的地方对应于图17至图20中的虚线所示的区域。就是说，在第二蚀刻之后，需留下栅电极层116以便形成栅极布线、电容器布线及支撑部。为了使栅电极层形成栅极布线及电容器布线，需要以不使这些布线断开的方式进行第二蚀刻。如图1A至图1C及图20所示，栅电极层116被设置为使得其侧表面优选比薄膜叠层体114的侧表面向内距离d1，实施者可以根据布局适当地设定该距离d1。
第二要求如下：由栅电极层116形成的栅极布线或电容器布线的宽度d3以及由源/漏电极层120A形成的源极布线的最小宽度d2是适当的(参照图20)。随着通过第二蚀刻来蚀刻源/漏电极层120A，源极布线的最小宽度d2变小；因而源极布线的电流密度变得过大，并且电特性降低。因此，在第一导电膜102的蚀刻速度不过高且第二导电膜110的蚀刻速度尽可能小的条件下进行第二蚀刻。此外，在随后将说明的第三蚀刻中的第一导电膜102的蚀刻速度尽可能小的条件下进行该第二蚀刻。
增大源极布线的最小宽度d2是困难的。这是因为如下缘故：由于源极布线的最小宽度d2取决于与源极布线重叠的半导体层的最小宽度d4而定，因此为了使源极布线的最小宽度d2较大，需增大半导体层的最小宽度d4，这导致难以使彼此相邻的栅极布线和电容器布线绝缘开。在所公开的本发明中，将半导体层的最小宽度d4设定为小于上述距离d1的大约2倍。就是说，将距离d1设定为大于半导体层的最小宽度d4的大约二分之一。
在栅极布线和与该栅极布线相邻的电容器布线之间具有至少一个与源极布线重叠的半导体层的宽度为最小宽度d4的部分是被接受的。优选的是，如图20所示，将与栅极布线相邻的区域及与电容器布线相邻的区域中的半导体层的宽度设定为最小宽度d4。
另外，将由源/漏电极层形成的连接于像素电极层的部分中的电极的宽度设定为等于源极布线的最小宽度d2。
如上所述，在所公开的发明中，在能够给进行侧蚀刻的条件下进行第二蚀刻是非常重要的。这是因为，当第二蚀刻包括第一导电膜102的侧蚀刻时，可以使由栅电极层116形成的彼此相邻的栅极布线和电容器布线彼此绝缘(参照图17)。
这里，侧蚀刻指的是如下蚀刻：不仅沿着待蚀刻的膜的厚度方向(垂直于衬底表面的方向或垂直于该膜的基底膜的表面的方向)，而且还沿着与厚度方向垂直的方向(平行于衬底表面的方向或平行于该膜的基底膜的表面的方向)对该膜进行蚀刻。已经被侧蚀刻了的膜的端部可以根据用于对膜进行蚀刻的蚀刻气体或液态化学剂的蚀刻速率而具有各种各样的形状。在很多情况下，膜被形成为其端部具有曲面。
如图17所示，通过第一蚀刻而形成的薄膜叠层体114被设计为在与由栅电极层116B或栅电极层116D形成的支撑部相邻的部分中是细的(参照图17中箭头所示的部分)。利用这种结构，可以通过第二蚀刻来使栅电极层116A断开，以与栅电极层116B或栅电极层116D绝缘开。
图17中所示的栅电极层116B及栅电极层116D用作支撑薄膜叠层体114的支撑部。利用该支撑部，可以防止诸如在栅电极层上形成的栅极绝缘膜等的膜的剥离。此外，利用该支撑部，可以防止通过第二蚀刻形成的与栅电极层116相邻的空腔区域比必要程度更大。另外，优选设置该支撑部，这是因为可以防止薄膜叠层体114因自重而被破坏或损坏，从而可以提高成品率。但是，本发明比那个不局限于具有支撑部的方式，而是可以采用没有支撑部的结构。图21示出了没有支撑部的方式的平面图(与图20对应)的一个例子。
如上所述，优选通过湿蚀刻进行第二蚀刻。
在通过湿蚀刻进行第二蚀刻的情况下，可以淀积铝或钼作为第一导电膜102，可以淀积钛或钨作为第二导电膜110，并且可以使用包含硝酸、醋酸及磷酸的液态化学剂以用于蚀刻。替代地，可以淀积钼作为第一导电膜102，可以淀积钛、铝或钨作为第二导电膜110，并且可以使用包含过氧化氢溶液的液态化学剂以用于蚀刻。
在通过湿蚀刻进行第二蚀刻的情况下，最优选的是：形成将钼淀积在添加有钕的铝上的叠层膜作为第一导电膜102，淀积钨作为第二导电膜110，并且使用包含2％的硝酸、10％的醋酸及72％的磷酸的液态化学剂以用于蚀刻。通过使用具有这种组分比的液态化学剂，可以蚀刻第一导电膜102而不蚀刻第二导电膜110。注意，为了减小铝的电阻并防止小丘(hillock)，对第一导电膜102添加了钕。
如图17所示，在平面图中栅电极层116具有角状部分(如，角状部分151)。这是因为：由于用于形成栅电极层116的第二蚀刻大致是各向同性的，所以以栅电极层116的侧表面和薄膜叠层体114的侧表面之间的距离d1大致均匀一致的方式进行蚀刻。
接着，蚀刻第一抗蚀剂掩模112；因而露出第二导电膜110，并形成第二抗蚀剂掩模118。作为通过第一抗蚀剂掩模112的边缘的后退(recession)而形成第二抗蚀剂掩模118的方法，例如可以举出利用氧等离子体的灰化。但是，通过第一抗蚀剂掩模112的边缘的后退而形成第二抗蚀剂掩模118的方法不局限于此。注意，这里虽然已经描述了在进行了第二蚀刻之后形成第二抗蚀剂掩模118的情况，但是本发明不局限于此，并且可以在形成第二抗蚀剂掩模118之后进行第二蚀刻。
接着，使用第二抗蚀剂掩模118蚀刻薄膜叠层体114中的第二导电膜110，从而形成源/漏电极层120(参照图2A、图5A、图8A、图11A、图14A、和图18)。这里，作为蚀刻条件，选择不发生或不容易发生对第二导电膜110以外的膜的腐蚀或侵蚀的条件。尤其是，在不发生或不容易发生对栅电极层116的腐蚀或侵蚀的条件下进行蚀刻是重要的。
注意，源/漏电极层120形成源极布线、将薄膜晶体管和像素电极彼此连接的电极、以及用作存储电容器的电容器的一个电极。在源/漏电极层被表示为源/漏电极层120A或源/漏电极层120C时，源/漏电极层形成这样的电极层，该电极层形成源极布线；在源/漏电极层被表示为源/漏电极层120B时，源/漏电极层形成将薄膜晶体管的漏电极和像素电极彼此连接的电极层；并且在源/漏电极层被表示为源/漏电极层120D时，源/漏电极层形成这样的一个电极层，该电极层形成电容器以及电容器布线。于是，将这些源/漏电极层总称为源/漏电极层120。
注意，对于薄膜叠层体114中的第二导电膜110的蚀刻，可以采用湿蚀刻或干蚀刻。
然后，蚀刻薄膜叠层体114中的杂质半导体膜108及半导体膜106的上部(背沟道部)，以形成源/漏区122(参照图2B、图5B、图8B、图11B、图14B、和图19)。这里，作为蚀刻条件，选择不发生或不容易发生对杂质半导体膜108及半导体膜106以外的膜的腐蚀或侵蚀的条件。尤其是，在不发生或不容易发生对栅电极层116的腐蚀或侵蚀的条件下进行蚀刻是重要的。
注意，薄膜叠层体114中的杂质半导体膜108及半导体膜106的上部(背沟道部)的蚀刻可以通过干蚀刻或湿蚀刻来进行。
然后，去除第二抗蚀剂掩模118(参照图2C、图5C、图8C、图11C、和图14C)；从而，完成薄膜晶体管(参照图2C)。如上所述，可以以一个光掩模形成薄膜晶体管。
在本说明书中，参照图2A和图2B描述了的步骤被总称为第三蚀刻。该第三蚀刻可以以多个分开的步骤进行，或者可以以单个步骤进行。
第二绝缘膜被形成为覆盖以如上所述的方式形成的薄膜晶体管。这里，描述利用保护膜126作为第二绝缘膜的例子，但是，并不局限于这种单层结构，而是可以采用两层或以上的叠层结构。可以以与第一绝缘膜104类似的方式形成第一保护膜126。然后，在第二绝缘膜上形成滤色器层128(参照图3A、图6A、图9A、图12A、和图15A)。
滤色器层128被形成为使得减少由薄膜叠层体114所导致的表面不平坦。更具体地说，滤色器层被形成为使得提高了其上后来形成像素电极层的表面的平坦性。在本实施方式中，将滤色器层128形成为嵌入在不形成薄膜叠层体114等的区域中，但是，本发明不应被解释为局限于此，只要减少了由薄膜叠层体114等导致的不平坦即可。
如上所述，通过使用滤色器层来减少其上形成像素电极层的表面的不平坦，因而，可以以一个步骤形成滤色器层并且能够提高平坦性。由此，提高了像素电极的平坦性，这防止液晶的取向无序，并且提高显示图像质量。另外，由于不需要与滤色器层分开地形成用于提高平坦性的层，这导致进一步简化的工艺步骤。
注意，可以使用例如印刷法、喷墨法、或光刻法等适当地形成滤色器层128。例如，在使用旋涂法等形成具有对应于R(红)、G(绿)、B(蓝)的颜料的树脂之后，通过光刻进行图案化；因此，可以形成滤色器层128。作为滤色器层的图案，可以采用条形图案、三角形图案、或正方形图案等。
注意，在通过光刻形成滤色器的情况下，使用一个光掩模。当然，也可以使用不使用光掩模的方法来形成滤色器。
接着，在第二绝缘膜中形成第一开口部130及第二开口部131(参照图3B、图6B、图9B、图12B、和图15B)。第一开口部130及第二开口部131被形成为至少到达源/漏电极层的表面。用于形成第一开口部130及第二开口部131的方法不局限于特定的方法，实施者可以根据第一开口部130的直径等适当地选择。例如，可以通过利用光刻法进行干蚀刻，形成第一开口部130及第二开口部131。
注意，在利用光刻法形成开口部的情况下，使用一个光掩模。
接着，在第二绝缘膜上形成像素电极层132(参照图3C、图6C、图9C、图12C、图15C、和图20)。像素电极层132被形成为通过开口部连接到源/漏电极层120。具体地说，像素电极层132被形成为通过第一开口部130连接到源/漏电极层120B，并且通过第二开口部131连接到源/漏电极层120D。优选使用透光导电材料形成像素电极层132。这里，作为透光导电材料，可以举出铟锡氧化物(以下，称为ITO)、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等。可以通过溅射法或CVD法等形成透光导电材料的膜，但是，用于形成透光导电材料的膜的方法不局限于特定方法。另外，像素电极层132可以具有单层结构，或者其中层叠了多个膜的叠层膜结构。
注意，在本实施方式中，只对于像素电极层132使用透光导电材料，但是本发明不局限于此。可以使用透光导电材料作为第一导电膜102及第二导电膜110的材料。
注意，在通过光刻形成像素电极层132的情况下，使用一个光掩模。
通过上述步骤，完成了用于液晶显示器件的有源矩阵衬底。如本实施方式所示的，可以通过利用侧蚀刻形成栅电极层，并使用多色调掩模形成源/漏电极层的方式，利用一个光掩模来制造薄膜晶体管。另外，使用滤色器来减少其上形成像素电极层的表面的不平坦，因而，可以以一个步骤形成滤色器层并且提高平坦性。因此，实现了更加简化的步骤。
注意，虽然在本实施方式中未示出，但是也可以在形成滤色器层之后并在形成像素电极层之前形成外覆层。形成外覆层可以进一步提高其上形成像素电极的表面的平坦性。另外，可以防止被包含在滤色器层中的材料的部分进入液晶材料中。对于外覆层，可以使用主要包含丙烯酸树脂或环氧树脂的热固性材料。
利用本发明的制造方法制造的薄膜晶体管具有如下的结构，所述结构包括：栅电极层上的栅极绝缘膜；所述栅极绝缘膜上的半导体层；所述半导体层上的源区及漏区；所述源区及漏区上的源电极及漏电极；以及与所述栅电极层的侧表面相邻的空腔(参照图3C)。通过被形成为与所述栅电极层的侧表面相邻的空腔，可以制造在栅电极层的端部处具有低的泄漏电流的薄膜晶体管。
这里，将参照图22、图23以及图24A至24C描述根据上述步骤制造的有源矩阵衬底的端子连接部。
图22是根据上述步骤制造的有源矩阵衬底的栅极布线侧上的端子连接部以及源极布线侧上的端子连接部的平面图，而图23以及图24A至24C是其截面图。
图22是栅极布线侧上的端子连接部及源极布线侧上的端子连接部中的从像素部延伸的栅极布线及源极布线的平面图。
图23示出沿着图22的X-X′线的截面图。就是说，图23是栅极布线侧上的端子连接部的截面图。在图23中，只露出栅电极层116。端子部连接到其中路出该栅电极层116的区域。
图24A至24C示出沿着图22的Y-Y′线的截面图。就是说，图24A至24C是源极布线侧上的端子连接部的截面图。在图24A至24C所示的沿Y-Y′线的截面图中，栅电极层116和源/漏电极层120通过像素电极层132彼此连接。图24A至24C示出了栅电极层116和源/漏电极层120之间的多种连接方式。对根据本发明的显示器件的端子连接部，可采用任意这些方式或者除了图24A至24C所示的以外的连接方式。通过将源/漏电极层120连接于栅电极层116的结构，可以使端子连接部的高度大致均匀一致。
注意，开口部的数量不局限于图24A至24C中所示的开口部的数量。不仅可以对一个端子设置一个开口部，而且还可以对一个端子设置多个开口部。在对一个端子设置多个开口部的情况下，即使在由于用于形成开口部的蚀刻不充分而未能良好地形成任何开口部时，也可以在其他开口部处实现电连接。此外，在所有开口部都毫无问题地形成的情况下，也可以增大接触面积，并可以降低接触电阻，这是优选的。
在图24A中，通过以下方式来实现电连接：通过蚀刻等去除保护膜126的端部，以露出栅电极层116和源/漏电极层120，并且在露出的区域中形成像素电极层132。图22所示的平面图与图24A所示的平面图对应。
注意，可以在形成第一开口部130及第二开口部131的同时，形成其中露出栅电极层116、源/漏电极层120的区域。
在图24B中，以如下方式实现电连接：在保护膜126中设置第三开口部160A，通过蚀刻等去除第一保护膜126和滤色器层128的端部以露出栅电极层116和源/漏电极层120，并且在所露出的区域中形成像素电极层132。
注意，可以在形成第一开口部130及第二开口部131的同时，形成第三开口部160A以及其中露出栅电极层116的区域。
在图24C中，以如下方式来实现电连接：在保护膜126及滤色器层128中形成第三开口部160B及第四开口部161，以露出栅电极层116和源/漏电极层120，并且在所露出的区域中形成像素电极层132。这里，与图24A及24B类似地，通过蚀刻等去除保护膜126及滤色器层128的端部，并而将这种被蚀刻的区域用作端子连接部。
注意，可以在形成第一开口部130及第二开口部131的同时，形成第三开口部160B和第四开口部161以及其中露出栅电极层116的区域。
下面，将描述使用上述有源矩阵衬底制造液晶显示器件的方法。就是说，将描述单元工艺及模块工艺。注意，在本发明的液晶显示器件的制造方法中，对单元工艺及模块工艺没有特别的限制。
在单元工艺中，将根据上述步骤制造的有源矩阵衬底和与该有源矩阵衬底相对的衬底(以下称为相对衬底)彼此附接，并且注入液晶。首先，下面将简要说明相对衬底的制造方法。注意，尽管未提及，但是形成在相对衬底上的膜也可以为单层结构或叠层结构。
首先，在衬底上形成遮光层，然后在像素电极层上形成肋。注意，在形成遮光层之后，在形成所述电极层之前形成用来提高平坦性的绝缘膜。形成用来提高平坦性的绝缘膜提高了其上形成该电极层的表面的平坦性；从而可以抑制液晶的取向无序。
作为遮光层，选择性地形成具有遮光性的材料的膜。作为具有遮光性的材料，例如可以使用包含黑色树脂(碳黑)的有机树脂。替代地，可以使用包括包含铬作为其主要成分的材料的膜的叠层膜。例如，包含铬作为其主要成分的材料的膜是指包含铬、氧化铬或氮化铬等的膜。对用于遮光层的材料没有特别的限制，只要它具有遮光性。使用光刻等以选择性地形成具有遮光性的材料的膜。
在形成用来提高平坦性的绝缘膜的情况下，其可以例如使用光敏聚酰亚胺、光敏丙烯酸、或光敏环氧树脂等的材料通过旋涂法等形成。注意，本发明并不局限于这些材料和形成方法。
电极层可以以与有源矩阵衬底中所包括的像素电极层132类似的方式形成。注意，由于选择性的形成并不是必须的，因而可以在整个表面上形成像素电极层。
形成在电极上的肋是为了拓宽视角的目的形成有图案的有机树脂膜。注意，在不是特别需要的情况下，不必形成所述肋。
另外，可以在形成肋之前或在形成肋之后形成柱间隔物(柱形间隔物)来作为间隔物。柱间隔物是指为将有源矩阵衬底和相对衬底之间的间隙保持为均匀一致而以恒定间隔形成在相对衬底上的结构物。在使用珠间隔物(球形间隔物)的情况下，可以不必形成柱间隔物。
接着，在有源矩阵衬底及相对衬底上形成取向膜。例如，以如下方式形成取向膜：将聚酰亚胺树脂等溶化在有机溶剂中，通过涂覆法或旋涂法等涂敷该溶液，然后将该溶液干燥并焙烧。所形成的取向膜的厚度一般近似为大于等于约50nm且小于等于约100nm。对取向膜进行摩擦处理，以使液晶分子与特定预倾角对准。例如，通过利用天鹅绒(velvet)等毛绒布摩擦取向膜，来进行摩擦处理。
然后，使用密封剂附接有源矩阵衬底和相对衬底。在相对衬底上未设置柱间隔物的情况下，可以将珠间隔物分散在所希望的区域中并可以执行附接。
接着，将液晶材料注入被彼此附接的有源矩阵衬底和相对衬底之间的空间中。在注入液晶材料之后，使用紫外线固化树脂等密封注入口。替代地，可以在滴了液晶材料之后附接有源矩阵衬底和相对衬底。
接着，对通过附接有源矩阵衬底和相对衬底而形成的液晶单元的双表面附接偏振片。从而，单元工艺结束。
接着，作为模块工艺，将柔性印刷电路(FPC)连接到端子部的输入端子(在图24A至图24C中，栅电极层116的露出区域)。FPC具有在聚酰亚胺等的有机树脂膜上的由导电膜形成的布线，并且通过各向异性导电胶(以下称为ACP)连接到输入端子。ACP包括用作粘合剂的胶和镀敷了金等以具有导电表面的具有几十μm至几百μm直径的粒子。当混入胶中的粒子接触输入端子上的导电层和连接到形成在FPC中的布线的端子上的导电层时，实现它们之间的电连接。替代地，可以在连接FPC之后，将偏振片附接到有源矩阵衬底和相对衬底。通过上述步骤，可以制造液晶显示器件。
根据本发明，可以大幅削减制造液晶显示器件的制造步骤数量。这是因为可以使用一个光掩模(多色调掩模)制造薄膜晶体管。另外，使用滤色器来提高平坦性；因而，不必另外形成绝缘膜等，这使得削减了步骤数量。另外，减少了由薄膜晶体管所导致的不平坦，从而提高像素电极的平坦性，并且可以抑制液晶的取向无序。
在本发明中，可以大幅削减薄膜晶体管的制造步骤数量，而不使用诸如背面曝光、抗蚀剂回流、剥离等等的复杂方法。因此，可以大幅削减液晶显示器件的制造步骤数量，而不使用复杂工艺。
另外，可以在维持薄膜晶体管的电特性的同时大幅减小液晶显示器件的制造步骤数量。另外，可以大幅度地削减制造成本。
实施方式2
在本实施方式中，将描述与实施方式1不同的根据本发明的薄膜晶体管的制造方法及显示器件的制造方法。具体地说，将参照图26A、26B和26C，图27A、27B和图27C、图28，图29，以及至图30，来描述不使用多色调掩模的与实施方式1类似的薄膜晶体管的制造方法。
图26A、26B及26C对应于实施方式1中的图1A、图1C及图2A。图27A、27B及27C对应于实施方式1中的图10A、图10C及图11A。图28、图29及图30对应于实施方式1中的图16、图17及图18。沿着图28、图29及图30中所示的A-A′线截取的截面图对应于图26A、26B及26C，而沿着图28、图29及图30中所示的D-D′线截取的截面图对应于图27A、27B及27C。
首先，与实施方式1类似，在衬底100上形成第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110。其材料及其形成方法与实施方式1的类似。
然后，在第二导电膜110上形成第一抗蚀剂掩模170(参照图26A及图27A)。第一抗蚀剂掩模170与实施方式1中的第一抗蚀剂掩模112不同，并且第一抗蚀剂掩模170被形成为具有大致均匀一致的厚度而没有设置凸部。就是说，形成第一抗蚀剂掩模170而不使用多色调掩模。
接着，使用第一抗蚀剂掩模170进行第一蚀刻。就是说，通过蚀刻对第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110进行图案化，以在第一导电膜102上形成薄膜叠层体114(参照图28)。
接着，以与实施方式1类似的方式进行第二蚀刻，以形成栅电极层116(参照图26C、图27C及图29)。
这里，第二蚀刻的条件与实施方式1中的第二蚀刻的相同。在第二蚀刻之后，去除第一抗蚀剂掩模170。
接着，在薄膜叠层体114上形成第二抗蚀剂掩模171，并且使用第二抗蚀剂掩模171形成源/漏电极层120。蚀刻条件等与实施方式1的类似。另外，后面的步骤与实施方式1的类似。
如上所述，在本实施方式中，可以制造薄膜晶体管而不使用多色调掩模。从而，可以制造液晶显示器件。注意，所使用的掩模数量比实施方式1多一个。
注意，上述点以外，根据本实施方式的薄膜晶体管的制造方法及液晶显示器件的制造方法与实施方式1的类似。因此，当然可以获得与实施方式1的薄膜晶体管的制造方法及显示器件的制造方法类似的效果，但是，所使用的掩模数量增加了一个。就是说，根据本实施方式，可以使用两个光掩模制造薄膜晶体管。因此，与现有方法相比，所使用的光掩模数量减少，并且可以削减薄膜晶体管的制造步骤数量。还可以削减液晶显示器件的制造步骤数量。此外，可以高成品率低成本地制造薄膜晶体管和液晶显示器件。
注意，利用本实施方式的制造方法而制造的薄膜晶体管具有如下结构，所述结构高宽：栅电极层上的栅极绝缘膜；所述栅极绝缘膜上的半导体层；所述半导体层上的源区及漏区；所述源区及漏区上的源电极及漏电极；以及与所述栅电极层的侧表面相邻的空腔。通过形成与栅电极层的侧表面相邻的空腔，可以制造在栅电极层的端部处具有低泄漏电流的薄膜晶体管。
实施方式3
在本实施方式中，将描述与实施方式1及2不同的根据本发明的薄膜晶体管的制造方法及液晶显示器件的制造方法。具体地说，将参照图31A至31C、图32A至32C、图33A至33C、图34A至34C、图35A至35C以及图36描述通过实施方式1及2中所描述的第一蚀刻对第一导电膜102进行蚀刻的方式。
注意，图31A至31C对应于实施方式1中的图1A至1C。图32A至32C对应于实施方式1中的图4A至4C。图33A至33C对应于实施方式1中的图7A至7C。图34A至34C对应于实施方式1中的图10A至10C。图35A至35C对应于实施方式1中的图13A至13C。图36对应于实施方式1中的图16。
首先，与实施方式1类似，在衬底100上形成第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110。其材料及其形成方法与实施方式1的类似。
然后，在第二导电膜110上形成第一抗蚀剂掩模112(参照图31A、图32A、图33A、图34A及图35A)。第一抗蚀剂掩模112的特征与实施方式1的类似。
接着，使用第一抗蚀剂掩模112进行第一蚀刻。就是说，通过蚀刻对第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110进行图案化，以形成薄膜叠层体114及被蚀刻了的第一导电膜115(参照图31B、图32B、图33B、图34B、图35B及图36)。
如上所述，本实施方式与实施方式1不同点在于通过第一蚀刻加工第一导电膜102，以形成被蚀刻了的第一导电膜115。
接着，通过第二蚀刻将被蚀刻了的第一导电膜115加工成栅电极层116(参照图31C、图32C、图33C、图34C及图35C)。
这里，第二蚀刻的条件等与实施方式1中的第二蚀刻的除了在以下点之外是类似的。
在实施方式1中，需要只通过第二蚀刻完全去除第一导电膜102的应该被去除的区域。注意，第一导电膜102的应该被去除的区域指的是形成栅电极层116的区域以外的区域。
这里，薄膜叠层体114的侧表面和栅电极层116的侧表面之间的距离d1取决于第一导电膜102的厚度。第二蚀刻是其中进行侧蚀刻的蚀刻，并且它大致是各向同性蚀刻(所谓的化学蚀刻)。因此，在实施方式1所述的方法中，在使所述距离d1比第一导电膜102的厚度小的情况下，难以完全去除第一导电膜102的应该被去除的区域。
另一方面，如上所述，通过第一蚀刻加工第一导电膜102来形成被蚀刻了的第一导电膜115，并且通过第二蚀刻形成栅电极层116；因此可以使所述距离d1比第一导电膜102的厚度小。就是说，可以与第一导电膜102的厚度独立地控制所述距离d1，从而提高布局设计的灵活性。
注意，第二蚀刻后的步骤与实施方式1的类似。就是说，可以通过将实施方式1中所述的方法和本实施方式中所述的方法组合来制造薄膜晶体管。具体地说，通过利用侧蚀刻形成栅电极层，并且使用多色调掩模形成源/漏电极层，利用一个光掩模制造薄膜晶体管。
如上所述，在本实施方式中，通过第一蚀刻加工第一导电膜102；因而可以与第一导电膜102的厚度独立地设计薄膜叠层体114的侧表面和栅电极层116的侧表面的距离d1，从而提高布局设计的自由度。
注意，根据本实施方式的薄膜晶体管的制造方法及液晶显示器件的制造方法除了上述的点之外与实施方式1的类似。因此，当然可以获得与根据实施方式1的薄膜晶体管的制造方法及显示器件的制造方法类似的效果。
注意，本实施方式可以与实施方式2组合实施。
实施方式4
在本实施方式中，将描述其特征在于滤色器层的制造方法的本发明的薄膜晶体管的制造方法及液晶显示器件的制造方法。具体地说，将参照图37A、37B和37C及图38A和38B描述通过印刷法或喷墨法等在实施方式1至3中已经描述了的滤色器层等的制造工艺中选择性地形成滤色器的实施方式。
注意，图37A对应于图3A，图37B对应于图6A，并且图37C对应于图9A。另外，图38A对应于图12A，图38B对应于图15A。
首先，如实施方式1中那样，将薄膜叠层体114及栅电极层116形成为所希望的形状，并且去除第二抗蚀剂掩模118(参照图2C、图5C、图8C、图11C及图14C)。
然后，形成第二绝缘膜以覆盖通过上述步骤形成的薄膜晶体管。这里，将保护膜126用作第二绝缘膜，但是保护膜126也可以采用具有两层或以上的叠层结构，而不局限于这种单层结构。然后，在第二绝缘膜上形成滤色器层128(参照图37A、图37B、图37C、图38A及图38B)。
如早已说明了的，在本实施方式中，使用印刷法或喷墨法形成滤色器层128。这里，本发明的薄膜叠层体114具有如下的叠层结构，其包括：第一导电膜102、第一绝缘膜104、半导体膜106、杂质半导体膜108及第二导电膜110。因此，与使用常规的制造方法的情况相比，要成为源极布线或栅极布线的薄膜叠层体114的厚度较大。通过利用这一点，可以容易地分别形成滤色器层128。
例如，在将R(红)、G(绿)、B(蓝)中的各颜色的滤色器层128形成为在与源极布线平行的方向上延伸的情况下，将某种颜色的滤色器层128形成于被夹在源极布线之间的区域(以下称为源极布线间区域)中，并且在源极布线间相邻区域之间形成另一种颜色的滤色器层128。印刷法或喷墨法是通过滴下液滴而进行形成的方法；然而，利用由薄膜叠层体114形成的源极布线，可以防止液滴的非必要的扩展，从而提高了滤色器层128的制造精度。
注意，滤色器层128具有减少由薄膜叠层体114等导致的表面不平坦的效果。为了有效地利用该效果，在本实施方式中，采用了这样的结构，其中滤色器层128还形成在除了后面要形成像素电极层132的区域以外的区域中。但是，若并不认为该减少表面不平坦的效果是重要的，则可以采用这样的结构，其中在形成像素电极层132的区域正下方的区域中形成滤色器层128。
另外，也可以在形成滤色器层之后并在形成像素电极层之前形成外覆层。形成外覆层可以进一步提高其上形成像素电极的表面的平坦性。另外，可以防止被包含在滤色器层中的材料的一部分进入液晶材料中。对于外覆层，可以使用主要包含丙烯酸树脂或环氧树脂的热固性材料。
如上所述，通过利用由薄膜叠层体114导致的不平坦分别形成滤色器层128；从而，提高了滤色器层128色分离(color separation)精度。另外，由于可以减少其上形成像素电极的表面的不平坦，所以可以以一个步骤形成滤色器层并且提高平坦性。通过提高像素电极的平坦性，防止了液晶的取向无序，并且提高了显示图像质量。另外，由于不需要用于形成滤色器层128的图案化等的步骤，从而可以进一步地减小步骤数量。
由于通过实施方式1至3中所述的方法类似地执行后续步骤，因此这些省略了对其描述。本实施方式可以与实施方式1至3适当地组合。
实施方式5
在本实施方式中，将参照图39A和39B、图40、和图41A至41C描述若干电子装置，所述电子装置每一都并入有利用实施方式1至4中所述的方法制造的液晶显示器件作为显示部。作为这种电子装置，可以举出例如：影像拍摄装置(如摄像机或数字相机等)、头戴显示器(护目镜型显示器)、投影仪、汽车导航系统、汽车立体声、个人计算机、以及便携信息终端(诸如，移动计算机、移动电话或电子书阅读器等)。
图39A示出电视装置。通过将利用本发明制造的液晶显示器件并入在外壳中，可以完成图39A所示的电视装置。使用通过实施方式1至3中所述的任意制造方法制造的液晶显示器件形成主屏幕223，并且作为其附属设备还设置扬声器部229、操作开关等。
如图39A所示，在外壳221中并入通过实施方式1至3中所述的任意制造方法的制造地液晶显示器件222，并且可以通过接收机225接收一般的电视广播。当该电视装置经由调制解调器224通过有线或无线连接而连接到通信网络时，可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间，或者在接收者之间)的数据通信。
可以利用并入在外壳中的开关或与外壳分开的遥控器226来操作该电视装置。对于该遥控器226也可以设置显示输出数据的显示部227。
另外，除了主屏223以外，该电视装置可以包括用于显示频道或音量等的副屏幕228。
图40是示出电视装置的主要结构的框图。在显示区域中形成像素部251。可以通过COG方法实现信号线驱动电路252和扫描线驱动电路253。
作为外部电路的结构，在视频信号的输入侧上设置：用于放大由调谐器254接收的信号当中的视频信号的视频信号放大器电路255；用于将从视频信号放大器电路255输出的信号转换为与红、绿、蓝的颜色对应的色度(chrominance)信号的视频信号处理电路256；以及用于将该视频信号转换为满足驱动器电路的输入规范的信号的控制电路257等等。控制电路257对扫描线侧和信号线侧每一输出信号。在进行数字驱动的情况下，可以在信号线侧设置信号分割电路258，以提供被分割成m(m是整数)段的输入数字信号。
在调谐器254接收的信号当中，音频信号被发送到音频信号放大器电路259，并且其输出经过音频信号处理电路260提供给扬声器263。控制电路261从输入单元262接收关于接收站的控制数据(接收频率)和音量，并且将信号发送到调谐器254及音频信号处理电路260。
在把通过实施方式1至3中所述的任意制造方法制造的液晶显示器件和显示器件应用于主屏幕223和副屏幕228时，可以提高电视装置的产率。
注意，上述结构并不局限于电视装置，并且还可以应用于大尺寸显示媒体，诸如：车站或机场等的信息显示板、或者街道上的广告显示板，以及个人计算机的监视器等。根据本发明，可以提高这些显示媒体的产率。
图39B所示的移动计算机包括主体231及显示部232等。在将通过实施方式1至3中所述的任意方法制造的液晶显示器件应用于显示部232时，可以提高计算机的产率。
图41A至41C示出了具有电话和信息终端功能的便携电子装置300的结构示例。这里，图41A是正面图，图41B是背面图，而且图41C是展开图。便携电子装置300具有电话和信息终端两者的功能，并且是除了语音呼叫以外还能够进行各种数据处理的电子装置，即所谓的智能手机。
便携电子装置300包括外壳301和外壳302。外壳301上设置有显示部311、扬声器312、麦克风313、操作键314、定位装置315、影像拍摄装置镜头316、外部连接端子317等。外壳302上设置有键盘321、外部存储器插槽322、影像拍摄装置镜头323、灯324、耳机端口325等。另外，将天线并入在外壳301中。除了上述结构以外，还可以内置无线IC芯片和小型存储器装置等。
显示部311包括根据本发明的半导体器件。显示在显示部311上的图像(以及显示图像的方向)根据便携电子装置300的使用方式而多样地变化。另外，由于在相同平面上设置了显示部311和影像拍摄装置镜头316，所以可以实现带有图像的语音呼叫(所谓的视频电话)。注意，扬声器312及麦克风313不仅可用于语音呼叫，而且还可用于录音或重放等。在使用影像拍摄装置镜头323(和灯324)拍摄静态图像及运动图像的情况下，使用显示部311作为取景器。操作键314被用于入向和出向呼叫、用于电子邮件等的信息输入、屏幕卷动、光标运动等的操作。
彼此重叠的外壳301和外壳302(参照图41A)滑动并且可以入图41C所示地展开，从而便携电子装置300可用作信息终端。在此情况下，可以使用键盘321和指示装置(pointing device)315平滑操作。外部连接端子317可以连接到各种线缆，诸如AC适配器及USB线缆，从而便携电子装置300能够被充电或与计算机等进行数据通信。另外，通过将记录媒体插入外部存储器插槽322，便携电子装置300可以处理大量数据地存储及移动。除了上述功能以外，还可以包括利用诸如红外线等的电磁波的无线通信功能以及接收电视的功能等。通过利用在本申请中公开的本发明，可以低成本地提供具有高可靠性和高性能地便携电子装置。
由于本实施方式中所述的各种电子装置可以通过实施方式1至3中所述的液晶显示器件和显示器件的制造方法而制造，因此可以提高这些电子装置的成品率。
因此，根据本发明，可以大幅降低这些电子装置的制造成本。
本申请基于2008年2月27日向日本专利局提交的日本专利申请No.2008-046601，通过引用将其全文结合在此。

Claims (14)

1.一种液晶显示器件的制造方法，包括如下步骤：
形成第一导电膜；
在所述第一导电膜上形成绝缘膜；
在所述绝缘膜上形成半导体膜；
在所述半导体膜上形成杂质半导体膜；
在所述杂质半导体膜上形成第二导电膜；
其特征在于，所述方法还包括：
在所述第二导电膜上形成第一抗蚀剂掩模；
利用所述第一抗蚀剂掩模对所述绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻，以至少露出所述第一导电膜的表面；
对所述第一导电膜的一部分进行第二蚀刻来以如下方式形成栅电极层，即，使所述栅电极层的宽度窄于所述绝缘膜的宽度；
在去除所述第一抗蚀剂掩模之后在所述第二导电膜上形成第二抗蚀剂掩模；
利用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及部分所述半导体膜进行第三蚀刻，以形成源电极层及漏电极层、源区层及漏区层、以及半导体层；
在去除所述第二抗蚀剂掩模之后，在所述源电极层、所述漏电极层、所述源区层、所述漏区层以及所述半导体层上形成第二绝缘膜；
在所述第二绝缘膜上形成滤色器；以及
在所述滤色器上形成像素电极层。
2.一种液晶显示器件的制造方法，包括如下步骤：
形成第一导电膜；
在所述第一导电膜上形成绝缘膜；
在所述绝缘膜上形成半导体膜；
在所述半导体膜上形成杂质半导体膜；
在所述杂质半导体膜上形成第二导电膜；
其特征在于，所述方法还包括：
在所述第二导电膜上形成包含凹部的第一抗蚀剂掩模；
利用所述第一抗蚀剂掩模对所述绝缘膜、所述半导体膜、所述杂质半导体膜及所述第二导电膜进行第一蚀刻，以至少露出所述第一导电膜的表面；
对所述第一导电膜的一部分进行第二蚀刻来以如下方式形成栅电极层，即，使所述栅电极层的宽度窄于所述绝缘膜的宽度；
通过蚀刻所述第一抗蚀剂掩模的所述凹部并通过使所述第一抗蚀剂掩模的边缘后退，以露出所述第二导电膜的一部分，来形成第二抗蚀剂掩模；
利用所述第二抗蚀剂掩模对所述第二导电膜、所述杂质半导体膜及部分所述半导体膜进行第三蚀刻，以形成源电极层及漏电极层、源区层及漏区层、以及半导体层；
在去除所述第二抗蚀剂掩模之后，在所述源电极层、所述漏电极层、所述源区层、所述漏区层以及所述半导体层上形成第二绝缘膜；
在所述第二绝缘膜上形成滤色器；以及
在所述滤色器上形成像素电极层。
3.根据权利要求1或2所述的液晶显示器件的制造方法，其中在形成所述第二抗蚀剂掩模之后进行所述第二蚀刻。
4.根据权利要求2所述的液晶显示器件的制造方法，其中利用多色调掩模形成所述第一抗蚀剂掩模。
5.根据权利要求1或2所述的液晶显示器件的制造方法，其中所述第一蚀刻为干蚀刻，而所述第二蚀刻为湿蚀刻。
6.根据权利要求1或2所述的液晶显示器件的制造方法，其中所述第一导电膜由第一材料形成，而所述第二导电膜由主要成分与所述第一材料的主要成分不同的第二材料形成。
7.根据权利要求1或2所述的液晶显示器件的制造方法，进一步包括在所述滤色器上形成外覆层的步骤。
8.根据权利要求1或2所述的液晶显示器件的制造方法，进一步包括在所述第二绝缘膜中形成开口的步骤。
9.一种液晶显示器件，包括：
绝缘表面上的栅电极；
所述栅电极上的第一绝缘膜；
所述第一绝缘膜上的半导体层；
所述半导体层上的杂质半导体层；
所述杂质半导体层上的导电膜；
所述导电膜上的第二绝缘膜；
所述第二绝缘膜上的滤色器；以及
所述滤色器上的像素电极层，
其特征在于，其中，与所述栅电极相邻地且在所述第一绝缘膜和所述绝缘表面之间形成空腔，使得所述栅电极的宽度窄于所述第一绝缘膜的宽度。
10.根据权利要求9所述的液晶显示器件，其中所述半导体层具有作为沟道区域的第一凹部。
11.根据权利要求9所述的液晶显示器件，其中所述半导体层具有与所述空腔重叠的第二凹部。
12.根据权利要求9所述的液晶显示器件，其中所述栅电极的主要成分不同于所述导电膜的主要成分。
13.根据权利要求9所述的液晶显示器件，进一步包括在所述滤色器上的外覆层。
14.根据权利要求9所述的液晶显示器件，进一步包括在所述第二绝缘膜中的开口，通过该开口，所述像素电极层与所述导电膜接触。
CN200980104073.2A 2008-02-27 2009-02-19 液晶显示器件及其制造方法以及电子装置 Expired - Fee Related CN101939694B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-046601 2008-02-27
JP2008046601 2008-02-27
PCT/JP2009/053465 WO2009107686A1 (en) 2008-02-27 2009-02-19 Liquid crystal display device and manufacturing method thereof, and electronic device

Publications (2)

Publication Number Publication Date
CN101939694A CN101939694A (zh) 2011-01-05
CN101939694B true CN101939694B (zh) 2014-01-29

Family

ID=40997429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980104073.2A Expired - Fee Related CN101939694B (zh) 2008-02-27 2009-02-19 液晶显示器件及其制造方法以及电子装置

Country Status (5)

Country Link
US (2) US8049221B2 (zh)
JP (2) JP5525166B2 (zh)
CN (1) CN101939694B (zh)
TW (1) TWI483049B (zh)
WO (1) WO2009107686A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
US7749820B2 (en) * 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
US7989234B2 (en) 2009-02-16 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US8202769B2 (en) 2009-03-11 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5539765B2 (ja) * 2009-03-26 2014-07-02 株式会社半導体エネルギー研究所 トランジスタの作製方法
US8456586B2 (en) 2009-06-11 2013-06-04 Apple Inc. Portable computer display structures
US8408780B2 (en) 2009-11-03 2013-04-02 Apple Inc. Portable computer housing with integral display
US8743309B2 (en) 2009-11-10 2014-06-03 Apple Inc. Methods for fabricating display structures
US8467177B2 (en) 2010-10-29 2013-06-18 Apple Inc. Displays with polarizer windows and opaque masking layers for electronic devices
US9143668B2 (en) 2010-10-29 2015-09-22 Apple Inc. Camera lens structures and display structures for electronic devices
US9894781B2 (en) 2012-06-06 2018-02-13 Apple Inc. Notched display layers
US11637919B2 (en) 2019-12-03 2023-04-25 Apple Inc. Handheld electronic device
US11522983B2 (en) 2019-12-03 2022-12-06 Apple Inc. Handheld electronic device
US12003657B2 (en) 2021-03-02 2024-06-04 Apple Inc. Handheld electronic device

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS60242674A (ja) * 1984-05-17 1985-12-02 Oki Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JPS61225869A (ja) * 1985-03-29 1986-10-07 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置とその製造方法
JPS6269680A (ja) * 1985-09-24 1987-03-30 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法
JPS6273669A (ja) * 1985-09-26 1987-04-04 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置の製造方法
JPS6484669A (en) 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
JPH0311744A (ja) 1989-06-09 1991-01-21 Citizen Watch Co Ltd 薄膜トランジスタの製造方法
JPH03161938A (ja) 1989-11-20 1991-07-11 Seiko Instr Inc 薄膜トランジスタの製造方法
JPH04188770A (ja) * 1990-11-22 1992-07-07 Casio Comput Co Ltd 薄膜トランジスタ
JP3161938B2 (ja) * 1995-05-11 2001-04-25 キヤノン株式会社 超伝導線の製造方法
DE69635239T2 (de) 1995-11-21 2006-07-06 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Flüssigkristall-Anzeige
JPH09292633A (ja) * 1996-02-27 1997-11-11 Canon Inc カラー液晶表示装置の製造方法
JPH1084669A (ja) * 1996-09-10 1998-03-31 Fuji Electric Co Ltd 電力変換装置のノイズフィルタ
JPH1117166A (ja) * 1997-06-23 1999-01-22 Nec Corp 半導体装置の製造方法
US6493048B1 (en) 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP3450758B2 (ja) * 1999-09-29 2003-09-29 株式会社東芝 電界効果トランジスタの製造方法
KR100325079B1 (ko) 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
KR100494683B1 (ko) 2000-05-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크
US7223643B2 (en) 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4570278B2 (ja) * 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
TW488080B (en) 2001-06-08 2002-05-21 Au Optronics Corp Method for producing thin film transistor
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP2004241774A (ja) 2003-02-03 2004-08-26 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法とそのためのマスク
US7579220B2 (en) * 2005-05-20 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method
KR101201017B1 (ko) 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101225440B1 (ko) 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20070019457A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치
JP5105811B2 (ja) 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
EP1793266B1 (en) 2005-12-05 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
CN102331638B (zh) 2005-12-05 2015-11-25 株式会社半导体能源研究所 液晶显示器
JP2007227440A (ja) * 2006-02-21 2007-09-06 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びその製造方法
TWI322288B (en) 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
KR20080001181A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법
WO2008099528A1 (ja) * 2007-02-13 2008-08-21 Sharp Kabushiki Kaisha 表示装置、表示装置の製造方法
KR101296653B1 (ko) * 2007-10-05 2013-08-14 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101243824B1 (ko) * 2008-09-24 2013-03-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
JP2009230128A (ja) 2009-10-08
CN101939694A (zh) 2011-01-05
US20120045860A1 (en) 2012-02-23
US8049221B2 (en) 2011-11-01
US20090212300A1 (en) 2009-08-27
JP2014160849A (ja) 2014-09-04
WO2009107686A1 (en) 2009-09-03
TWI483049B (zh) 2015-05-01
US8361820B2 (en) 2013-01-29
JP5788052B2 (ja) 2015-09-30
TW200947087A (en) 2009-11-16
JP5525166B2 (ja) 2014-06-18

Similar Documents

Publication Publication Date Title
CN101939694B (zh) 液晶显示器件及其制造方法以及电子装置
JP5498687B2 (ja) 薄膜トランジスタの作製方法及び表示装置の作製方法
JP5383256B2 (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
US8901561B2 (en) Method for manufacturing display device
US20110065221A1 (en) Method for Manufacturing an LCD Device Employing a Reduced Number of Photomasks Including Bottom and Top Gate Type Devices
JP5371487B2 (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
JP5530111B2 (ja) 薄膜トランジスタの作製方法
JP2010028103A (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
JP5997725B2 (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140129

Termination date: 20220219