[go: up one dir, main page]

CN101937879A - 锗硅Bi-CMOS器件制备工艺 - Google Patents

锗硅Bi-CMOS器件制备工艺 Download PDF

Info

Publication number
CN101937879A
CN101937879A CN2009100575243A CN200910057524A CN101937879A CN 101937879 A CN101937879 A CN 101937879A CN 2009100575243 A CN2009100575243 A CN 2009100575243A CN 200910057524 A CN200910057524 A CN 200910057524A CN 101937879 A CN101937879 A CN 101937879A
Authority
CN
China
Prior art keywords
germanium silicon
cmos device
cmos
coating
preparation technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009100575243A
Other languages
English (en)
Other versions
CN101937879B (zh
Inventor
王雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200910057524A priority Critical patent/CN101937879B/zh
Publication of CN101937879A publication Critical patent/CN101937879A/zh
Application granted granted Critical
Publication of CN101937879B publication Critical patent/CN101937879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种锗硅Bi-CMOS器件制备工艺，其中形成锗硅Bi-CMOS器件的侧墙和金属硅化物阻挡层包括以下步骤：1，介质膜层沉积；2，旋涂负性光刻胶；3，使用金属硅化物阻挡层的光罩进行曝光，形成金属硅化物阻挡层图形；4，刻蚀，形成侧墙，同时去除非金属硅化物阻挡层处的介质膜层；5，成长保护CMOS器件的介质膜层；6，光刻，刻蚀打开Si/Ge生长区；7，后续的Si/Ge器件形成工艺。本发明采用负性光刻胶进行金属硅化物阻挡层光刻，从而通过一次光刻刻蚀形成侧墙和金属硅化物阻挡层，简化工艺流程，提高器件的成品率和可靠性。

Description

锗硅Bi-CMOS器件制备工艺
技术领域
本发明涉及半导体集成电路工艺领域，尤其涉及半导体工艺领域中锗硅Bi-CMOS(Bipolar Complementary Metal Oxide Semiconductor，双极互补金属氧化半导体)器件的工艺集成方法。
背景技术
在半导体制造中，因为Si/Ge能带间隙比Si更小，电子/空穴对产生复合速度更快，可以应用于高速器件。同时Si/Ge器件工艺与现有Si集成电路工艺兼容性强。锗硅双极(Bipolar)器件是一种比较常用的模拟器件。同时为了提高集成度，人们把相应的双极器件和金属氧化物互补型半导体(CMOS)器件集成在一起，形成锗硅Bi-CMOS器件，作为一种常用的模拟器件被广泛应用。
由于锗硅Bi-CMOS器件中同时集成了两种工艺，特性差别很大的器件，因此在实际的工艺流程中，如何形成不同的器件，如何降低不同器件之间工艺的互相影响是该器件的核心工艺集成方法。先进行高温锗硅双极器件工艺，然后形成CMOS器件，最后形成锗硅双极器件是其中一种比较常用的方法。
无论采取何种方法，如何形成锗硅Bi-CMOS器件中的CMOS器件侧墙和金属硅化物阻挡层是不同的工艺集成方法需要考虑的核心步骤之一，其普通工艺的基本步骤如下：
(1)介质膜层沉积；(2)全面刻蚀形成侧墙；(3)金属硅化物阻挡层沉积；(4)使用金属硅化物阻挡层的光罩进行曝光，形成金属硅化物阻挡层图形；(5)刻蚀，去除非金属硅化物阻挡层处的介质膜层；(6)成长保护CMOS器件的介质膜层；(7)光刻，刻蚀打开Si/Ge生长区；(8)后续的Si/Ge器件形成工艺。
在现有技术中，形成侧墙的工艺如图1所示。在锗硅双极区包括埋层2，深沟槽隔离1将外延层7隔开，包括器件的集电极3，浅槽隔离4，在源漏区5中间还包括栅极8。首先，如图1(a)所示，在锗硅双极区和CMOS区全面沉积比较厚的介质膜层；如图1(b)所示，然后通过无光罩的方式对介质层进行直接刻蚀，利用侧向沉积介质膜较厚的各向异性特征，形成侧墙8的同时将其他区域的介质膜层去除；然后，如图1(c)所示成长金属硅化物阻挡层6，并进行光刻刻蚀，打开需要进行金属硅化物形成区域，保留其他区域的介质膜层，形成如图1(d)所示的金属硅化物阻挡层6；接着，进行后续的工艺流程。
后续工艺，如图2所示。首先，如图2(a)所表示，在上述工艺的基础上，在锗硅双极区和CMOS区上方全面的沉积一层保护层10覆盖所有区域，该保护层一般为SiO2或SiN，或Si，N，O的混合物(如SiON)，或者为掺杂N，B，P，F等物质的SiO2，形成的这层保护层使得在Si/Ge器件形成的过程中，所有工艺步骤不会接触到CMOS区域；然后，如图2(b)所示，采用光刻工艺，用一个光罩打开Si/Ge区域，然后，刻蚀去除硅表面的所有层次，图2(b)中的光刻胶为CMOS器件的保护层，会在Si/Ge器件形成后在全部移除；然后，去除图2(b)中的光刻胶形成如图2(c)所示的结构，进行后续的Si/Ge器件形成工艺
这种现有的通用工艺步骤非常繁琐，导致锗硅Bi-CMOS器件的流片时间和生产成本都很高，而且在此工艺中正性光刻胶对于大面积曝光区域容易形成微小的显影缺陷。对于普通的非Si/Ge器件，从金属硅化物阻挡层的设计原理来看，普通器件如果需要金属硅化物阻挡层打开的区域都是要形成金属硅化物的区域，因此从电路板图面积上来说，所要打开的面积非常小，不会存在大面积曝光区域。同时对于普通器件，后续的工艺使用Ti，Co等金属电极材料在高温下与Si形成金属化合物作为连线的节点，因此即使存在微小的显影缺陷也不会影响最终形成的金属硅化物电极的材料性质。但是对Si/Ge器件形成时，在Si/Ge区为了去除保护层，进行后续的Si/Ge外延生长，此时从版图上来说，会打开所有Si/Ge器件区域，且Si/Ge器件的面积远大于CMOS，因此需要大面积曝光，此时容易产生显影缺陷。而后续的Si/Ge外延工艺是一种非常严格的沿晶向的分子外延生长，任何细微的缺陷都会造成晶格缺陷导致器件特性变化。因此对于普通的Si/Ge工艺中需要额外的清洗步骤来去除此类微小缺陷。
发明内容
本发明所要解决的技术问题是提供一种锗硅Bi-CMOS器件制备工艺，能够降低锗硅Bi-CMOS器件生成工艺成本，并降低相关显影缺陷引起的后续锗硅外延层生长缺陷，提高器件的成品率和可靠性。
为解决上述技术问题，本发明锗硅Bi-CMOS器件制备工艺的技术方案是，形成锗硅Bi-CMOS器件的侧墙和金属硅化物阻挡层包括以下步骤：
1)首先，在整个锗硅双极区和CMOS区上面全面沉积介质膜层；
2)接着，在介质膜层上旋涂负性光刻胶；
3)使用金属硅化物阻挡层的光罩进行曝光，形成金属硅化物阻挡层图形；
4)刻蚀，形成CMOS器件的侧墙，同时去除非金属硅化物阻挡层处的介质膜层；
5)成长保护CMOS器件的介质膜层；
6)光刻，刻蚀打开Si/Ge生长区；
7)后续的Si/Ge器件形成工艺。
作为本发明的进一步改进是，在步骤4)之前增加一步显影工艺。
作为本发明另一种进一步改进是，在步骤4)之前增加一步湿法清洗步骤。
本发明锗硅Bi-CMOS器件制备工艺在形成CMOS的侧墙和锗硅双极器件的金属硅化物阻挡层时，采用了负性光刻胶进行金属硅化物阻挡层光刻，然后直接进行刻蚀，从而通过一次光刻刻蚀形成侧墙和金属硅化物阻挡层，简化工艺流程，降低工艺缺陷，提高器件的成品率和可靠性。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1为现有技术形成锗硅Bi-CMOS器件侧墙的流程示意图；
图2为现有技术形成锗硅Bi-CMOS器件金属硅化物阻挡层流程示意图；
图3为本发明形成锗硅Bi-CMOS器件的侧墙和金属硅化物阻挡层流程示意图；
图4为本发明流程图。
图中附图标记为：
1为深隔离区，2为埋层，3为集电极的引出区，4为浅隔离层，5为源漏区，6为金属硅化物阻挡层，7为外延层，8为栅极，9为介质层，10为保护层，11为集电极。
具体实施方式
如图4所示，本发明锗硅Bi-CMOS器件制备工艺在形成锗硅Bi-CMOS器件的侧墙和金属硅化物阻挡层时包括以下步骤：
首先，在硅基板上形成常规的锗硅器件的衬底和掺杂区，在锗硅双极区包括埋层2，深沟槽隔离1将外延层7隔开，包括器件的集电极11，集电极引出区3，浅槽隔离4，还包括COMS器件的栅极8，或者在有些情况下也可以先完成LDD和源漏注入形成源漏区5。
如图3(a)所示，在整个锗硅器件和CMOS器件上方沉积介质膜层，介质膜可以为氧化物(如SiO2)或氮化物(如SiN)，也有氧氮混合物(SiON)，或者是这些物质的混合层(ONO-SiO2/SiN/SiO2夹心结构)，或者是含B，F或P的氧化物，或炭化物(SiC)，介质膜的厚度为10
Figure B2009100575243D0000051
-10000，可以采用PVD(Physical Vapor Deposition，物理气相沉积)或CVD(ChemicalVapor Deposition，化学气相沉积)，也可以使用ALD(atomic layerdeposition，原子层淀积)等沉积介质膜9，可以采用高压，常压或减压沉积介质膜。
其次，如图3(b)所示，在整个介质膜层上的旋涂负性光刻胶，使用金属硅化物阻挡层的光罩进行曝光，进行SB(Silicide Block)(金属硅化物阻挡)光刻，除去Si/Ge区域及SB形成区域的介质膜层。同时利用负性光刻胶的不需要曝光就可以被移除特性，保证Si/Ge曝光后低缺陷。
然后，如图3(c)所示，刻蚀，形成侧墙，同时去除非金属硅化物阻挡层处的介质膜层9，形成金属硅化物阻挡层图形。保留四处场区的介质膜层9，该区域的介质膜层不需要特别移除。另外，Si/Ge区的极电极处也不需要专门形成金属硅化物区，因此SB层可挡可不挡。
接着，如图3(d)所示，在整个锗硅器件和CMOS器件上方全面成长保护CMOS器件的介质膜层
接着，如图3(e)所示，在整个锗硅器件和CMOS器件上方涂布光刻胶，采用光刻工艺进行光刻刻蚀，去掉Si/Ge区表面的保护层，打开Si/Ge生长区。
最后，如图3(f)所示，后续的Si/Ge器件形成工艺，形成锗硅双极CMOS器件。
同时，对于集电极11和集电极引出区3也可以在此之后通过注入工艺对7进行掺杂，然后退火形成，或者可以在后续的工艺中对3和11进行进一步注入，改善电阻，提高器件性能。
在本发明中，Si/Ge器件周边的场区顶部没有金属硅化物阻挡层，除了Si/Ge场区上，其他区域都被保护层盖着。除非后续的工艺中有刻蚀到场区的刻蚀步骤。
本发明锗硅Bi-CMOS器件制备工艺，在制备锗硅Bi-CMOS器件中的侧墙和金属硅化物阻挡层时，采用负性光刻胶进行金属硅化物阻挡层光刻，然后直接进行刻蚀，从而通过一次光刻刻蚀形成侧墙和金属硅化物阻挡层。
使用本发明方法，可以简化工艺流程，同时通过负性光刻胶的使用，降低普通工艺中正性光刻胶对于大面积曝光区域容易形成的显影缺陷，从而降低相关显影缺陷引起的后续锗硅外延层生长缺陷，提高器件的成品率和可靠性。

Claims (8)

1.一种锗硅Bi-CMOS器件制备工艺，其特征在于，形成锗硅Bi-CMOS器件的侧墙和金属硅化物阻挡层包括以下步骤：
1)首先，在整个锗硅双极区和CMOS区上面全面沉积介质膜层；
2)接着，在介质膜层上旋涂负性光刻胶；
3)使用金属硅化物阻挡层的光罩进行曝光，形成金属硅化物阻挡层图形；
4)刻蚀，形成CMOS器件的侧墙，同时去除非金属硅化物阻挡层处的介质膜层；
5)成长保护CMOS器件的介质膜层；
6)光刻，刻蚀打开Si/Ge生长区；
7)后续的Si/Ge器件形成工艺。
2.根据权利要求1所述的锗硅Bi-CMOS器件制备工艺，其特征在于，步骤1)中沉积的介质膜为SiO2或者SiN，或者是氧化物及氮化物的组合。
3.根据权利要求2所述的锗硅Bi-CMOS器件制备工艺，其特征在于，步骤1)中沉积的介质膜为含B，F或P的氧化物，或炭化硅。
4.根据权利要求2所述的锗硅Bi-CMOS器件制备工艺，其特征在于，步骤1)中沉积的介质膜为ONO夹心结构。
5.根据权利要求1所述的锗硅Bi-CMOS器件制备工艺，其特征在于，步骤1)中沉积的介质膜厚度10-10000
6.根据权利要求1所述的锗硅Bi-CMOS器件制备工艺，其特征在于，在步骤4)之前增加一步显影工艺。
7.根据权利要求1所述的锗硅Bi-CMOS器件制备工艺，其特征在于，在步骤4)之前增加一步湿法清洗步骤。
8.根据权利要求1所述的锗硅Bi-CMOS器件制备工艺，其特征在于，步骤1)及步骤5)中采用PVD或CVD，也可以使ALD沉积介质膜。
CN200910057524A 2009-06-30 2009-06-30 锗硅Bi-CMOS器件制备工艺 Active CN101937879B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910057524A CN101937879B (zh) 2009-06-30 2009-06-30 锗硅Bi-CMOS器件制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910057524A CN101937879B (zh) 2009-06-30 2009-06-30 锗硅Bi-CMOS器件制备工艺

Publications (2)

Publication Number Publication Date
CN101937879A true CN101937879A (zh) 2011-01-05
CN101937879B CN101937879B (zh) 2012-10-03

Family

ID=43391117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910057524A Active CN101937879B (zh) 2009-06-30 2009-06-30 锗硅Bi-CMOS器件制备工艺

Country Status (1)

Country Link
CN (1) CN101937879B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184898A (zh) * 2011-04-22 2011-09-14 上海宏力半导体制造有限公司 半导体器件制作方法和SiGe HBT晶体管制作方法
CN102956475A (zh) * 2011-08-23 2013-03-06 上海华虹Nec电子有限公司 锗硅双极cmos跨多晶硅层的制备方法
CN105428320A (zh) * 2015-12-17 2016-03-23 重庆中科渝芯电子有限公司 一种SiGe BiCMOS工艺中保护HBT有源区的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488662B2 (en) * 2005-12-13 2009-02-10 Chartered Semiconductor Manufacturing, Ltd. Self-aligned vertical PNP transistor for high performance SiGe CBiCMOS process

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184898A (zh) * 2011-04-22 2011-09-14 上海宏力半导体制造有限公司 半导体器件制作方法和SiGe HBT晶体管制作方法
CN102184898B (zh) * 2011-04-22 2015-03-18 上海华虹宏力半导体制造有限公司 半导体器件制作方法和SiGe HBT晶体管制作方法
CN102956475A (zh) * 2011-08-23 2013-03-06 上海华虹Nec电子有限公司 锗硅双极cmos跨多晶硅层的制备方法
CN102956475B (zh) * 2011-08-23 2015-02-04 上海华虹宏力半导体制造有限公司 锗硅双极cmos跨多晶硅层的制备方法
CN105428320A (zh) * 2015-12-17 2016-03-23 重庆中科渝芯电子有限公司 一种SiGe BiCMOS工艺中保护HBT有源区的方法
CN105428320B (zh) * 2015-12-17 2017-12-22 重庆中科渝芯电子有限公司 一种SiGe BiCMOS工艺中保护HBT有源区的方法

Also Published As

Publication number Publication date
CN101937879B (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
CN100539043C (zh) 半导体装置及其形成方法
US8247262B2 (en) Method for reducing contact resistance of CMOS image sensor
US7517766B2 (en) Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device
US8796095B2 (en) Integrated method for forming metal gate FinFET devices
US20070096201A1 (en) Single mask scheme method and structure for integrating PMOS and NMOS transistors using strained silicon
CN102097382B (zh) 半导体器件的制作方法
CN100517618C (zh) 半导体器件及其制造方法
US20100120240A1 (en) Method for fabricating pmos transistor and method for forming dual gate using the same
CN103489786A (zh) 一种阵列基板的制作方法
CN101937879B (zh) 锗硅Bi-CMOS器件制备工艺
US7557000B2 (en) Etching method and structure using a hard mask for strained silicon MOS transistors
US20050133832A1 (en) Methods for selective deposition to improve selectivity
US7591659B2 (en) Method and structure for second spacer formation for strained silicon MOS transistors
CN104347375B (zh) 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法
KR970013188A (ko) 반도체 소자의 소자격리방법
CN102983104B (zh) Cmos晶体管的制作方法
US6440811B1 (en) Method of fabricating a poly-poly capacitor with a SiGe BiCMOS integration scheme
CN109830433A (zh) 制作半导体元件的方法
CN101894799A (zh) 提高nmos晶体管电子迁移率的方法
EP2074652B1 (en) Silicide formation on a wafer
US8993393B2 (en) Multiple silicide integration structure and method
US20110309452A1 (en) Methods of manufacturing semiconductor devices
US8928047B2 (en) MOSFET with source side only stress
CN102254806A (zh) Bcd工艺中双栅极氧化层的形成方法
CN100499079C (zh) Cmos器件应力膜的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131218

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131218

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.