[go: up one dir, main page]

CN101924097B - 用于检测集成电路芯片的衬底变薄的器件 - Google Patents

用于检测集成电路芯片的衬底变薄的器件 Download PDF

Info

Publication number
CN101924097B
CN101924097B CN201010199203.XA CN201010199203A CN101924097B CN 101924097 B CN101924097 B CN 101924097B CN 201010199203 A CN201010199203 A CN 201010199203A CN 101924097 B CN101924097 B CN 101924097B
Authority
CN
China
Prior art keywords
substrate
resistor
thinning
integrated circuit
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010199203.XA
Other languages
English (en)
Other versions
CN101924097A (zh
Inventor
帕斯卡·福尔纳拉
克里斯琴·里韦罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN101924097A publication Critical patent/CN101924097A/zh
Application granted granted Critical
Publication of CN101924097B publication Critical patent/CN101924097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G06K19/07381—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit with deactivation or otherwise incapacitation of at least a part of the circuit upon detected tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种用于检测集成电路芯片的衬底变薄的器件，在衬底的有源区中包括连接为惠斯顿桥的条形扩散电阻器，其中：所述桥的第一相对电阻器沿着第一方向定位；所述桥的第二相对电阻器沿着第二方向定位；以及所述第一方向和第二方向使得衬底的变薄造成所述桥的失衡值的变化。

Description

用于检测集成电路芯片的衬底变薄的器件
技术领域
本发明涉及保护集成电路芯片免受激光攻击。本发明更具体地涉及检测在进行激光攻击之前进行的芯片衬底变薄。
背景技术
图1是包括半导体支撑衬底3的集成电路芯片1的简化横截面图，半导体支撑衬底3在其上部中包括电子部件(未示出)形成于其中的有源层5。衬底3当前由绝缘层的层叠7覆盖。传导互连迹线9形成于绝缘层之间。一般依次存在若干个互连层，例如在所示示例中为M1至M3这三个。传导通路(未示出)穿越绝缘层将传导迹线相互连接、将传导迹线连接到芯片的输入-输出芯片端子11和有源区5的部件，由此形成电路互连。
在安全器件如支付卡中，有源区5的一些区域能够处理和/或存储关键数据，例如加密密钥。这样的器件可能遭受以获得受保护的保密数据为目的的欺诈操控。
在已知的攻击之中，所谓的“故障攻击(fault attacks)”包括故意干扰芯片的操作并且分析干扰对其行为的影响。攻击者尤其关心干扰对数据如输出信号、功率消耗或者响应时间的影响。他可能通过统计研究或者其它手段据此推断关键数据，比如所用的算法，还可能是加密密钥。为了故意在芯片的电路中造成故障，一种攻击模式包括用激光束轰击芯片的区域。因此有可能将故障注入到某些存储器单元中和/或更改某些部件的操作。应当注意，在激光攻击中芯片应当是带电的。
图2是图1的芯片1的简化横截面图，示出了衬底3变薄的预备步骤，这是进行激光攻击所必需的。为了使激光束能够到达有源区5的部件，攻击者需要去除支撑衬底3的部分厚度。例如，由180μm厚的衬底形成的芯片，其厚度在激光攻击之前减少150μm量级。
为了保证防范窜改，一般在安全芯片中提供耦合到保护电路的攻击检测器件。当检测到攻击时，保护电路实施关键数据的保护、转移或者破坏措施。例如，可以将保护电路设置为在检测到攻击时中断芯片的电源或者复位，以减少攻击者可以用于研究芯片对扰动的响应的时间。
攻击检测方案可以是逻辑上的。所述攻击检测方案例如包括将完整性测试定期引入到运算中，所述完整性测试能够保证未从外界修改数据。这样的方案的弊端在于引入额外的运算步骤、因此增加芯片响应时间。另外，完整性测试不能检测由攻击者造成的所有干扰。因此攻击者具有可能使他能够获取关键数据的余地。
其它所谓的物理攻击检测方案特别包括对温度变化、紫外线射线或者X射线灵敏的传感器，使得能够检测可疑活动。像逻辑方案一样，这样的方案并不完全可靠。实际上，攻击者在攻击被检测到之前具有他能够获得关键数据的余地。此外，这样的方案是昂贵的且难以实施。
发明内容
因此，本发明实施例的目的在于提供一种克服现有技术方案的至少一些弊端的用于检测激光攻击的器件。
本发明实施例的目的在于提供一种能够在攻击者能够分析芯片对激光干扰的响应之前检测攻击的器件。
本发明实施例的目的在于检测在执行激光攻击之前进行的芯片支撑衬底变薄。
本发明实施例的目的在于提供一种易于用常见制造方法实施的低成本的方案。
因此，本发明的实施例提供了一种用于检测集成电路芯片的衬底变薄的器件，该器件在所述衬底的有源区中包括连接为惠斯顿桥的条形扩散电阻器，其中：所述桥的第一相对电阻器沿着第一方向定向；所述桥的第二相对电阻器沿着第二方向定向；并且所述第一方向和第二方向使得所述衬底的变薄造成桥的失衡值的变化。
根据本发明的一个实施例，所述衬底的主表面在所述衬底的晶体结构的面[001]中。
根据本发明的一个实施例：所述扩散电阻器形成于第一传导类型的衬底区域中；以及所述第一方向和第二方向分别对应于所述衬底的晶体结构的方向(100)和(110)。
根据本发明的一个实施例：所述第一相对电阻器形成于第一传导类型的衬底区域中；所述第二相对电阻器形成于第二传导类型的衬底区域中；并且所述第一方向和第二方向分别对应于所述衬底的晶体结构的方向(100)和(010)。
根据本发明的一个实施例：所述第一相对电阻器形成于第一传导类型的衬底区域中；所述第二相对电阻器形成于第二传导类型的衬底区域中；并且所述第一方向和第二方向平行于所述衬底的晶体结构的方向(110)。
根据本发明的一个实施例：所述扩散电阻器形成于P型掺杂的衬底区域中；所述第一方向和第二方向分别对应于所述衬底的晶体结构的方向(100)和(110)；以及所述第二相对电阻器各自被由多晶硅层覆盖的绝缘区域包围，整个电阻器由保护氮化物层覆盖。
根据本发明的一个实施例：所述扩散电阻器形成于N型掺杂的衬底区域中；所述第一方向和第二方向分别对应于所述衬底的晶体结构的方向(100)和(110)；以及所述第一相对电阻器各自被由多晶硅层覆盖的绝缘区域包围，整个电阻器由保护氮化物层覆盖。
本发明的另一个实施例提供了一种用于检测集成电路的衬底变薄的电路，该电路包括：至少一个根据任一上述实施例的用于检测衬底变薄的器件；用于测量该器件的失衡的装置。
根据本发明的一个实施例，至少一个比较器比较所述至少一个器件的失衡值与阈值，所述检测电路的输出状态基于该比较器的输出值。
将结合附图在具体实施例的以下非限制性描述中详细讨论本发明的前述目的、特征和优点。
附图说明
前述图1是集成电路芯片部分的简化横截面图；
前述图2是图1的芯片部分在其衬底变薄之后的简化横截面图；
图3示出了惠斯顿桥的电路图；
图4A至图4C是示出了电阻器一个实施例的简化俯视图和横截面图；
图5至图7是用于检测芯片的衬底变薄的器件的三个实施例的简化俯视图；
图8A至图8C是示出了电阻器一个实施例的简化俯视图和横截面图；以及
图9是示出了用于检测芯片的衬底变薄的器件的另一实施例的简化俯视图。
具体实施方式
为求清楚，在不同的附图中用相同的标号表示相同的元件，另外如集成电路的表示中常见的那样，各种横截面图和俯视图未按比例绘制。
图3示出了由例如具有相同值R的四个电阻器形成的惠斯顿桥的电路图。向桥在节点A与B之间的第一对角线施加第一电压VIN。失衡电压VOUT可以出现在电桥的节点C与D之间的第二对角线两端。
正常情况下，惠斯顿桥是平衡的，并且不管VIN的值和可能的温度变化如何，输出电压VOUT都约为0V。
图4A是示意性地示出了扩散电阻器的一个实施例的俯视图。图4B和图4C是图4A沿着轴B-B和C-C的横截面图。N型掺杂区21形成于轻掺杂的P型半导体衬底的区域23的上部中。在俯视图中，掺杂区21具有矩形条的形状。氧化物区域25布置于掺杂区21的外围以界定该电阻器。传导焊盘27布置成与电阻区21的末端接触。所有上述传导类型可以相反。
通常由硅制成的半导体衬底具有压阻特性，也就是说，其传导性根据其受到的机械应力而变化。现在，先于激光攻击的衬底变薄改变在芯片的有源层中施加的应力。因而，电阻值可能在衬底变薄时变化。因此，为了检测厚度变化，这里提供检测电阻变化。
图5是用于检测芯片衬底变薄的器件的一个实施例的简化俯视图。形成于有源芯片区中的该器件包括由具有相同值R的四个电阻器31、33、35、37形成的惠斯顿桥。如参照图4A至图4C所描述的那样，电阻器31、33、35、37为形成于P型半导体衬底中的扩散电阻器。这里考虑主表面在晶面[001](即与晶向(001)正交的面)中的单晶硅衬底。相对电阻器31和33相互平行并且在米勒符号表示中沿着方向(100)定向。相对电阻器35和37相互平行并且沿着方向(110)定向。电阻器31、33、35、37因此布置于同一面[001]中，方向(100)和(110)形成45°角。
当衬底变薄以准备激光攻击时，有源区中的应力变化可能不同地影响沿着不同方向定向的电阻器。沿着轴(100)定向的电阻器31和33保持基本上不变。然而，沿着轴(110)的电阻器35和37经历明显变化。因此，衬底的变薄造成桥的失衡值的变化。作为例子，桥的输出电压VOUT在从180μm的衬底去除150μm时按因子4变化(例如从20mV变到80mV)。
如果四个电阻器沿着相同方向定向，则在衬底变薄的情况下，衬底中的应力变化会基本上以相同的方式影响所有电阻器。惠斯顿桥的失衡值会因此保持不变。
如果电阻器形成于主表面也在面[001]中的半导体N型衬底中，则沿着方向(110)定向的电阻器会在衬底变薄的情况下保持基本上不变。然而，沿着方向(100)定向的电阻器会经历明显变化。因此，桥的失衡值会对衬底的变薄敏感。
本发明的至少一个实施例还提供了用于测量惠斯顿桥的失衡值的装置(未示出)。根据一个实施例，测量装置包括将输出电压VOUT分别与正阈值如50mV和负阈值如-50mV比较的比较器。当桥失衡超过阈值时，衬底变薄检测电路的输出改变，因此例如停止芯片操作。可以例如选择在每次启动芯片时定期地或者在向芯片供电时持续地执行失衡电压测量。
图6是用于检测芯片衬底变薄的器件的替选实施例的简化俯视图。形成于有源芯片区中的该器件包括由具有相同值R的四个电阻器41、43、45、47形成的惠斯顿桥。电阻器41、43、45、47为如参照图4A至图4C所述形成于衬底中的扩散电阻器，该衬底的主表面形成于面[001]中。相对电阻器41和43形成于衬底的轻掺杂N型区域中。电阻器41和43在米勒符号表示中沿着方向(100)定向。相对电阻器45和47形成于轻掺杂P型衬底区域中。电阻器45和47沿着方向(010)定向。
当衬底变薄以准备激光攻击时，沿着方向(100)定向的电阻器41和43经历明显变化。然而，沿着方向(010)定向的电阻器45和47保持基本上不变。因此，衬底的变薄造成桥失衡值的变化。
图7是用于检测芯片衬底变薄的器件的替选实施例的简化俯视图。形成于有源芯片区中的该器件包括由具有相同值R的四个电阻器51、53、55、57形成的惠斯顿桥。电阻器51、53、55、57为如参照图4A至图4C所述形成于衬底中的扩散电阻器，该衬底的主表面在面[001]中。相对电阻器51和53形成于轻掺杂N型衬底区域中。相对电阻器55和57形成于轻掺杂P型衬底区域中。电阻器51、53、55和57沿着方向(010)定向。
当衬底变薄以准备激光攻击时，电阻器51和53经历明显变化。然而，电阻器55和57保持基本上不变。因此，衬底的变薄造成桥的失衡值的变化。
当然，本发明不限于参照图5至图7所述的配置。本领域技术人员能够通过使惠斯顿桥电阻器不同地定向来实施所希望的操作。然而，为了获得良好的检测性能，桥应当具有对衬底变薄所产生的应力变化的良好敏感性。一般而言，桥的第一相对电阻器应当对衬底变薄造成的应力变化特别敏感。然而，桥的第二相对电阻器应当在衬底变薄时保持基本上不变。发明人确定上述配置对于[001]硅衬底表现出最佳的检测性能。当然，如果衬底的主表面不在面[001]中，则可选择根据变薄可能产生的应力提供最大可变性的其它定向。
图8A是示意性地表示形成于芯片的有源层中的扩散电阻器的一个实施例的俯视图。图8B和图8C是图8A的电阻器沿着轴B-B和C-C的横截面图。图8A至图8C的电阻器类似于图4A至图4C的电阻器。该电阻器还包括绝缘区域25的表面上的多晶硅层61。层61对应于在绝缘区域25上维持在集成电路的其它位置处形成MOS晶体管的绝缘栅极的绝缘多晶硅层的一部分。另外，可以维持保护氮化物层63以覆盖除了传导焊盘27之外的整个电阻器。
图9是用于检测芯片衬底变薄的器件的简化俯视图。该器件包括形成于主表面在面[001]中的P型半导体衬底中的由具有相同值R的四个电阻器71、73、75、77形成的惠斯顿桥。相反电阻器71和73为如参照图4A至图4C所述形成的扩散电阻器。相反电阻器75和77为如参照图8A至图8C所述形成的、绝缘区域由多晶硅覆盖的扩散电阻器。电阻器71和73沿着方向(100)定向。电阻器75和77沿着方向(110)定向。
这样的器件相对于参照图5所描述的器件具有提高的衬底变薄检测性能。实际上，存在于电阻器75和77中的多晶硅层和氮化物层放大了这些电阻器对有源区中的应力变化的敏感性。
使用惠斯顿桥作为变薄检测元件的优点在于失衡值VOUT独立于电路温度这一事实。实际上，虽然电阻值可能随温度变化，但是经历的漂移至少在所有电阻器具有相同的掺杂类型的情况下对于同一桥的所有电阻器而言是相同的。因此，平衡保持不变。
根据本发明的一个实施例的优点，提供的方案与常见的制造方法兼容并且无需额外的制造步骤。
已经描述了本发明的具体实施例。本领域技术人员能够想到各种变型和修改。具体而言，本说明书提及一种用于检测芯片衬底变薄的电路，该电路包括惠斯顿桥和用于检测该桥的失衡的装置。本领域技术人员还能够形成包括多个惠斯顿桥的检测电路。另外，无论其中形成惠斯顿桥电阻器的半导体衬底的传导类型是什么，本领域技术人员都能够实施所希望的操作。另外，本发明不限于本说明书中所讨论的桥失衡检测装置。无论所使用的惠斯顿桥失衡测量装置如何，本领域技术人员都能够实施所希望的操作。另外，本说明书提及由具有相同值的四个电阻器形成的惠斯顿桥。本领域技术人员能够通过使用其中电阻器并非都具有相同值的通常平衡的惠斯顿桥来实施所希望的操作。

Claims (9)

1.一种用于检测集成电路芯片(1)的衬底(3)变薄的器件，在所述衬底的有源区(5)中包括连接为惠斯顿桥的条形扩散电阻器(31，33，35，37)，其中：
所述桥的第一相对电阻器(31，33)沿着第一方向定向；
所述桥的第二相对电阻器(35，37)沿着第二方向定向；以及
所述第一方向和第二方向使得所述衬底的变薄造成所述桥的失衡值(VOUT)的变化，其中所述第二相对电阻器响应于所述衬底的变薄而变化，并且所述第一相对电阻器响应于所述衬底的变薄基本上不变，并且其中所述桥的失衡指示所述衬底的变薄。
2.根据权利要求1所述的用于检测集成电路芯片的衬底变薄的器件，其中，所述衬底的主表面在所述衬底的晶体结构的面[001]中。
3.根据权利要求2所述的用于检测集成电路芯片的衬底变薄的器件，其中：
所述扩散电阻器(31，33，35，37)形成于第一传导类型的衬底区域中；以及
所述第一方向和第二方向分别对应于所述衬底的晶体结构的方向(100)和(110)。
4.根据权利要求2所述的用于检测集成电路芯片的衬底变薄的器件，其中：
所述第一相对电阻器(41，43)形成于第一传导类型的衬底区域中；
所述第二相对电阻器(45，47)形成于第二传导类型的衬底区域中；以及
所述第一方向和第二方向分别对应于所述衬底的晶体结构的方向(100)和(010)。
5.根据权利要求2所述的用于检测集成电路芯片的衬底变薄的器件，其中：
所述第一相对电阻器(51，53)形成于第一传导类型的衬底区域中；
所述第二相对电阻器(55，57)形成于第二传导类型的衬底区域中；以及
所述第一方向和第二方向平行于所述衬底的晶体结构的方向(110)。
6.根据权利要求2所述的用于检测集成电路芯片的衬底变薄的器件，其中：
所述扩散电阻器(71，73，75，77)形成于P型掺杂的衬底区域中；
所述第一方向和第二方向分别对应于所述衬底的晶体结构的方向(100)和(110)；以及
所述第二相对电阻器(75，77)各自被由多晶硅层覆盖的绝缘区域包围，整个电阻器由保护氮化物层覆盖。
7.根据权利要求2所述的用于检测集成电路芯片的衬底变薄的器件，其中：
所述扩散电阻器(71，73，75，77)形成于N型掺杂的衬底区域中；
所述第一方向和第二方向分别对应于所述衬底的晶体结构的方向(100)和(110)；以及
所述第一相对电阻器(71，73)各自被由多晶硅层覆盖的绝缘区域包围，整个电阻器由保护氮化物层覆盖。
8.一种用于检测集成电路芯片的衬底变薄的电路，包括：
至少一个根据权利要求1所述的用于检测衬底变薄的器件；
用于测量所述至少一个器件的失衡的装置。
9.根据权利要求8所述的用于检测集成电路芯片的衬底变薄的电路，其中，至少一个比较器比较所述至少一个器件的失衡值与阈值，所述检测电路的输出状态基于所述至少一个比较器的输出值。
CN201010199203.XA 2009-06-15 2010-06-09 用于检测集成电路芯片的衬底变薄的器件 Active CN101924097B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR09/53968 2009-06-15
FR0953968A FR2946775A1 (fr) 2009-06-15 2009-06-15 Dispositif de detection d'amincissement du substrat d'une puce de circuit integre

Publications (2)

Publication Number Publication Date
CN101924097A CN101924097A (zh) 2010-12-22
CN101924097B true CN101924097B (zh) 2015-02-04

Family

ID=41510993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010199203.XA Active CN101924097B (zh) 2009-06-15 2010-06-09 用于检测集成电路芯片的衬底变薄的器件

Country Status (5)

Country Link
US (2) US8618821B2 (zh)
EP (1) EP2267772B1 (zh)
JP (1) JP5693879B2 (zh)
CN (1) CN101924097B (zh)
FR (1) FR2946775A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2950969B1 (fr) * 2009-10-02 2011-12-09 St Microelectronics Rousset Dispositif de detection de variations de temperature dans une puce
CH704694A1 (de) * 2011-03-25 2012-09-28 Melexis Tessenderlo Nv Stresssensor zur Erfassung mechanischer Spannungen in einem Halbleiterchip und stresskompensierter Hallsensor.
FR2980303A1 (fr) * 2011-09-19 2013-03-22 St Microelectronics Rousset Detection d'une attaque laser en face arriere d'un dispositif electronique, et support semiconducteur correspondant
FR2986356B1 (fr) * 2012-01-27 2014-02-28 St Microelectronics Rousset Dispositif de protection d'un circuit integre contre des attaques en face arriere
FR2998419B1 (fr) 2012-11-21 2015-01-16 St Microelectronics Rousset Protection d'un circuit integre contre des attaques
CN104218026B (zh) * 2013-06-05 2017-05-31 中芯国际集成电路制造(上海)有限公司 半导体检测结构及检测方法
JP2015175833A (ja) * 2014-03-18 2015-10-05 セイコーエプソン株式会社 物理量センサー、高度計、電子機器および移動体
EP4216274A3 (en) * 2015-12-29 2023-09-27 Secure-IC SAS System and method for protecting an integrated circuit (ic) device
FR3048103B1 (fr) * 2016-02-22 2018-03-23 Stmicroelectronics (Rousset) Sas Procede de detection d'un amincissement du substrat semi-conducteur d'un circuit integre depuis sa face arriere et circuit integre correspondant
US10107873B2 (en) 2016-03-10 2018-10-23 Allegro Microsystems, Llc Electronic circuit for compensating a sensitivity drift of a hall effect element due to stress
GB201607589D0 (en) * 2016-04-29 2016-06-15 Nagravision Sa Integrated circuit device
US10162017B2 (en) 2016-07-12 2018-12-25 Allegro Microsystems, Llc Systems and methods for reducing high order hall plate sensitivity temperature coefficients
US10250258B2 (en) 2016-09-28 2019-04-02 Nxp B.V. Device and method for detecting semiconductor substrate thickness
CN106503780B (zh) * 2016-10-31 2019-05-14 天津大学 用于芯片顶层金属防护层的完整性检测方法及装置
US9754901B1 (en) 2016-11-21 2017-09-05 Cisco Technology, Inc. Bulk thinning detector
CN108257941B (zh) * 2016-12-28 2020-05-12 无锡华润上华科技有限公司 半导体器件的测试结构和测试方法
FR3063385B1 (fr) * 2017-02-28 2019-04-26 Stmicroelectronics (Rousset) Sas Circuit integre avec detection d'amincissement par la face arriere et condensateurs de decouplage
EP3593380A1 (fr) 2017-03-09 2020-01-15 STMicroelectronics (Rousset) SAS Puce electronique
US10520559B2 (en) 2017-08-14 2019-12-31 Allegro Microsystems, Llc Arrangements for Hall effect elements and vertical epi resistors upon a substrate
FR3072211B1 (fr) * 2017-10-11 2021-12-10 St Microelectronics Rousset Procede de detection d'une injection de fautes et d'un amincissement du substrat dans un circuit integre, et circuit integre associe
FR3077678B1 (fr) * 2018-02-07 2022-10-21 St Microelectronics Rousset Procede de detection d'une atteinte a l'integrite d'un substrat semi-conducteur d'un circuit integre depuis sa face arriere, et dispositif correspondant
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11610846B2 (en) * 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
CN112320754B (zh) * 2020-10-28 2023-09-29 东南大学 一种半导体导电薄膜线宽的在线测试结构及方法
CN113267118B (zh) * 2021-06-23 2022-05-17 东南大学 一种半导体导电薄膜厚度在线测试结构及其测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016644A (en) * 1974-03-18 1977-04-12 Kulite Semiconductor Products, Inc. Methods of fabricating low pressure silicon transducers
US4975390A (en) * 1986-12-18 1990-12-04 Nippondenso Co. Ltd. Method of fabricating a semiconductor pressure sensor
EP0408456B1 (fr) * 1989-07-13 1992-06-10 Gemplus Card International Carte à microcircuit protégée contre l'intrusion
CN101107709A (zh) * 2005-02-11 2008-01-16 雅斯拓股份有限公司 防攻击保护的电子元件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961900A (en) * 1973-06-05 1976-06-08 Catalytic Pollution Controls, Inc. Combustible vapor detector
JPS59117271A (ja) * 1982-12-24 1984-07-06 Hitachi Ltd 圧力感知素子を有する半導体装置とその製造法
US6332359B1 (en) * 1997-04-24 2001-12-25 Fuji Electric Co., Ltd. Semiconductor sensor chip and method for producing the chip, and semiconductor sensor and package for assembling the sensor
US6006607A (en) * 1998-08-31 1999-12-28 Maxim Integrated Products, Inc. Piezoresistive pressure sensor with sculpted diaphragm
JP3391321B2 (ja) * 1999-12-09 2003-03-31 日本電気株式会社 半導体集積回路およびその製造方法
JP4803898B2 (ja) 2001-05-17 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
JP4045979B2 (ja) * 2003-02-26 2008-02-13 株式会社デンソー 圧力検出装置
JP4329478B2 (ja) * 2003-10-06 2009-09-09 株式会社日立製作所 力学量測定装置
US7430920B2 (en) * 2005-12-16 2008-10-07 Hitachi, Ltd. Apparatus for measuring a mechanical quantity
DE102004032484B3 (de) * 2004-07-05 2005-11-24 Infineon Technologies Ag Sensor und Verfahren zum Herstellen eines Sensors
JP4697004B2 (ja) * 2006-03-29 2011-06-08 株式会社日立製作所 力学量測定装置
US8522051B2 (en) * 2007-05-07 2013-08-27 Infineon Technologies Ag Protection for circuit boards
US8143705B2 (en) * 2007-08-02 2012-03-27 Nxp B.V. Tamper-resistant semiconductor device and methods of manufacturing thereof
WO2009047585A1 (en) * 2007-10-09 2009-04-16 Nds Limited Tamper-detecting electronic system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016644A (en) * 1974-03-18 1977-04-12 Kulite Semiconductor Products, Inc. Methods of fabricating low pressure silicon transducers
US4975390A (en) * 1986-12-18 1990-12-04 Nippondenso Co. Ltd. Method of fabricating a semiconductor pressure sensor
EP0408456B1 (fr) * 1989-07-13 1992-06-10 Gemplus Card International Carte à microcircuit protégée contre l'intrusion
CN101107709A (zh) * 2005-02-11 2008-01-16 雅斯拓股份有限公司 防攻击保护的电子元件

Also Published As

Publication number Publication date
US20100315108A1 (en) 2010-12-16
CN101924097A (zh) 2010-12-22
US8618821B2 (en) 2013-12-31
EP2267772B1 (fr) 2015-07-29
US20140070829A1 (en) 2014-03-13
US9121896B2 (en) 2015-09-01
FR2946775A1 (fr) 2010-12-17
JP2010287894A (ja) 2010-12-24
JP5693879B2 (ja) 2015-04-01
EP2267772A1 (fr) 2010-12-29

Similar Documents

Publication Publication Date Title
CN101924097B (zh) 用于检测集成电路芯片的衬底变薄的器件
US7439538B2 (en) Multi-purpose poly edge test structure
US8946859B2 (en) Device for detecting an attack in an integrated circuit chip
US8550707B2 (en) Device for detecting temperature variations in a chip
KR100371115B1 (ko) 요철 검출 센서, 지문 조합 장치 및 개인 판별 장치
US9224701B2 (en) Protection of an integrated circuit against attacks
US9793220B2 (en) Detection of environmental conditions in a semiconductor chip
US20130334897A1 (en) Integrated circuit with automatic total ionizing dose (tid) exposure deactivation
US8610256B2 (en) Device for detecting an attack against an integrated circuit
CN104755895A (zh) 具有覆盖层的压力传感器
KR100580440B1 (ko) 도핑된 반도체층을 배선으로 사용한 반도체 가속도 센서
KR101196064B1 (ko) 압력 센서 및 압력 센서의 제조 방법
US7344899B2 (en) Die assembly and method for forming a die on a wafer
US8607631B2 (en) Heated air mass WCSP package and method for accelerometer
CN101005097A (zh) 半导体压阻式传感器及其操作方法
US7663243B2 (en) Semiconductor memory device comprising pseudo ground pad and related method
JP3728389B2 (ja) 表面カバーを備えた半導体チップ
US6989682B1 (en) Test key on a wafer
CN104218026A (zh) 半导体检测结构及检测方法
EP3944316A1 (en) An electrostatic discharge protection semiconductor structure and a method of manufacture
JPH0964345A (ja) 電界効果半導体装置のゲート絶縁膜耐圧モニタ
JP2007180207A (ja) プロセス評価用デバイス、これを備えた半導体装置およびこれを用いた半導体製造プロセスの評価方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant