[go: up one dir, main page]

CN101911267A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101911267A
CN101911267A CN2008801226173A CN200880122617A CN101911267A CN 101911267 A CN101911267 A CN 101911267A CN 2008801226173 A CN2008801226173 A CN 2008801226173A CN 200880122617 A CN200880122617 A CN 200880122617A CN 101911267 A CN101911267 A CN 101911267A
Authority
CN
China
Prior art keywords
layer
semiconductor
semiconductor device
semiconductor layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2008801226173A
Other languages
English (en)
Inventor
中泽淳
木村知洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101911267A publication Critical patent/CN101911267A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

半导体装置具备：绝缘性基板；台阶层，其设置在绝缘性基板上并具备倾斜角为60°以上的端部；绝缘层，其形成在绝缘性基板和台阶层上并且设置成在台阶层上隆起；第1半导体层，其设置在隆起的绝缘层的相邻部；以及第2半导体层，其由与第1半导体层相同的材料构成，在隆起的绝缘层上形成岛状。

Description

半导体装置及其制造方法
技术领域
本发明涉及应用于例如有源矩阵型液晶显示装置等的半导体装置及其制造方法。
背景技术
一般而言，在有源矩阵型显示装置中，在矩阵状配置在玻璃基板等绝缘性基板上的多个像素区域中，分别形成有薄膜晶体管。
作为该薄膜晶体管的形成方法，首先，在绝缘性基板上，形成例如氧化硅膜或者氮化硅膜等绝缘膜，在其上形成非晶硅层后，通过激光照射使其晶化成多晶硅层。然后，将上述多晶硅层蚀刻成构成矩阵的多个岛状的图案。并且，对这种被岛状图案化的多晶硅层进一步地实施规定的处理，由此形成薄膜晶体管。
另外，作为薄膜晶体管的形成方法，在专利文献1中，公开了具备如下工序的半导体装置的制造方法：在基板的一部分上形成遮光层和缓冲膜，在缓冲膜的整个面上形成非晶硅层；对非晶硅层进行激光退火，形成多晶硅层；以及将多晶硅层图案化成具有与遮光层实质上一致的图案。
专利文件1：日本特开2007-201076号公报
发明内容
发明要解决的问题
然而，在形成薄膜晶体管时的硅层的图案化过程中，存在各种问题。
图18表示具备在一般的有源矩阵型显示装置中使用的薄膜晶体管117、118的有源矩阵基板100的平面概略图。有源矩阵基板100在绝缘性基板111上分别具备薄膜晶体管117、118。薄晶体管117、118分别具备被图案化了的硅层114。在硅层114上分别形成有：栅极电极119、120；通过接触孔125～128与硅层114电连接的漏极121、123；以及源极电极122、124。
在此，一般而言，硅层114的图案化通过光刻等来进行，通过光刻等图案化后，有可能会在相邻硅层114之间生成硅层的残渣114’。这种情况下，会有在各薄膜晶体管117、118之间发生泄漏不良的问题。
另外，有在薄膜晶体管117、118的下层设置遮光层的情况，但是使薄膜晶体管117、118的硅层114图案化，使其精度良好地控制在所希望的位置，这比较困难。因此，预料到某种程度的位置错位，必须将该遮光层设置成比本来所需要的大，存在显示装置的开口率降低的问题。
本发明是鉴于上述问题而完成的，目的在于提供能够不利用光刻就高精度地进行半导体层图案化的半导体装置及其制造方法。
用于解决问题的方案
本发明的半导体装置，具备：绝缘性基板；台阶层，其设置在绝缘性基板上并具备倾斜角为60°以上的端部；绝缘层，其形成在绝缘性基板和台阶层上，并且设置成在台阶层上隆起；第1半导体层，其设置在隆起的绝缘层的相邻部；以及第2半导体层，其由与第1半导体层相同的材料构成，在隆起的绝缘层上形成岛状。
另外，在本发明的半导体装置中，绝缘层厚度也可以为20nm以上并且200nm以下。
并且，在本发明的半导体装置中，台阶层也可以是遮光层。
另外，在本发明的半导体装置中，遮光层的厚度也可以在50nm以上。
本发明的半导体装置，具备：绝缘性基板；底涂层，其设置在绝缘性基板上；台阶层，其设置在底涂层上并具备倾斜角为60°以上的端部；第1半导体层，其设置在底涂层上设置，并且，设置在台阶层的相邻部；以及第2半导体层，其由与第1半导体层相同的材料构成，在台阶层上形成岛状。
另外，在本发明的半导体装置中，也可以是：第1半导体层至少设有2个且配置成彼此相邻，并且分别构成薄膜晶体管的有源层，第2半导体层可以设在相邻的第1半导体层之间。
并且，在本发明的半导体装置中，第2半导体层也可以构成薄膜晶体管的有源层。
本发明的半导体装置的制造方法，具备：台阶层形成步骤，在绝缘性基板上形成台阶层，所述台阶层具备倾斜角为60°以上的端部；绝缘层形成步骤，在绝缘性基板和台阶层上形成绝缘层，并且所述绝缘层在台阶层上隆起；半导体层形成步骤，在绝缘性基板和台阶层上形成的绝缘层上形成半导体层；以及阶跃形成步骤，对半导体层照射激光，使半导体层晶化，并且在与半导体层的台阶层的端部对应部位形成阶跃，由此形成隆起的绝缘层的相邻部的第1半导体层，在隆起的绝缘层上形成岛状的第2半导体层。
另外，在本发明的半导体装置的制造方法中，在绝缘层形成步骤中，也可以将绝缘层的厚度形成为20nm以上并且为200nm以下。
并且，在本发明的半导体装置的制造方法中，台阶层也可以是遮光层。
另外，在本发明的半导体装置的制造方法中，也可以将遮光层的厚度形成为50nm以上。
本发明的半导体装置的制造方法，具备：台阶层形成步骤，在表面形成有底涂层的绝缘性基板的底涂层上形成台阶层，上述台阶层具备倾斜角为60°以上的端部；半导体层形成步骤，在底涂层和台阶层上形成半导体层，并且所述半导体层在台阶层上隆起；以及阶跃形成步骤，对半导体层照射激光，使半导体层晶化，并且在与半导体层的台阶层的端部对应的部位形成阶跃，由此在台阶层的相邻部形成第1半导体层，在台阶层上形成岛状的第2半导体层。
另外，在本发明的半导体装置的制造方法中，可以将在阶跃形成步骤中形成的第1半导体层用于有源层，形成薄膜晶体管。
并且，在本发明的半导体装置的制造方法中，可以将在阶跃形成步骤中形成的第2半导体层用于有源层，形成薄膜晶体管。
发明效果
根据本发明，能够提供不利用光刻就高精度地进行半导体层图案化的半导体装置及其制造方法。
附图说明
图1是实施方式1的半导体装置的有源矩阵基板的平面图。
图2是图1的I-I’线的截面图。
图3是实施方式1的形成有非晶硅薄膜的绝缘性基板的截面图。
图4是实施方式1中，形成有栅极电极的绝缘性基板的截面图。
图5是实施方式1的其它状态的半导体装置的截面图。
图6是在端部倾斜角不满60°的遮光层上形成的绝缘层和硅薄膜的截面图。
图7是实施方式2的半导体装置的有源矩阵基板的平面图。
图8是图7的II-II’线的截面图。
图9是实施方式2的形成有非晶硅薄膜的绝缘性基板的截面图。
图10是使图9的硅薄膜晶化来产生阶跃的状态的绝缘性基板的截面图。
图11是在N沟道型多晶硅薄膜晶体管的制造工序中，将掩模设在栅极电极形成区域的硅薄膜的平面图。
图12是在P沟道型多晶硅薄膜晶体管的制造工序中，将掩模设在栅极电极形成区域和岛状形成的第1半导体层上的硅薄膜的平面图。
图13是在N沟道型多晶硅薄膜晶体管的制造工序中，将掩模设在栅极电极形成区域和岛状形成的第1半导体层上的硅薄膜的平面图。
图14是在P沟道型多晶硅薄膜晶体管的制造工序中，将掩模设在栅极电极形成区域的硅薄膜的平面图。
图15是N沟道型多晶硅薄膜晶体管的平面图。
图16是P沟道型多晶硅薄膜晶体管的平面图。
图17是实施方式2的其它方式的半导体装置的截面图。
图18是以往的半导体装置的有源矩阵基板的平面图。
附图标记说明：
10，30，40，70：半导体装置；11，71：绝缘性基板；12，33，42，96：台阶层；13，73：绝缘层；14，54’：第1半导体层；14’，54：第2半导体层，17、18、57、58：薄膜晶体管；31、32、94、95：底涂层。
具体实施方式
下面，根据附图详细说明本发明的实施方式的半导体装置的结构及其制造方法。此外，本发明不限于下面的实施方式。
(实施方式1)
(半导体装置10的结构)
图1表示本发明的实施方式1的半导体装置10的有源矩阵基板的平面概略图。图2是图1的I-I’线的截面图。
半导体装置10具备图1和2所示的有源矩阵基板。有源矩阵基板具备玻璃基板等绝缘性基板11。在绝缘性基板11上形成台阶层12，使其在矩阵状配置的各像素区域中的第1半导体层14之间延伸。台阶层12的构成材料无特别限定，也可以使用具有遮光性的材料作为遮光层。台阶层12的具体构成材料，优选例如钨、钽或者钼等难熔的金属材料、SiN、SiO2等加工性优良的材料。台阶层12的两端部的倾斜角A被形成为90°左右。在此，在台阶层12的两端部，倾斜角A被形成为60°以上即可，例如，台阶层12的两端部也可以大于90°。即，台阶层12的两端部也可以被形成为倒锥状。
在绝缘性基板11和台阶层12上，形成有绝缘层13。绝缘层13形成厚度为20nm以上且200nm以下，并隆起地设置在台阶层12上。绝缘层13例如由SiO2层、SiNO层等构成，在台阶层12由导电性材料形成的情况下，发挥绝缘构件的功能；和作为在玻璃等绝缘性基板与薄膜晶体管的半导体层之间的基底的功能。在绝缘层13上，形成有薄膜晶体管17、18。薄膜晶体管17、18发挥作为各像素区域的开关元件的功能，具备：具备有源层的第1半导体层14；和在第1半导体层14上隔着栅极绝缘膜15形成的栅极电极19、20。有源层具备沟道区域、在沟道区域两侧设置的源极区域以及漏极区域。
第1半导体层14，由多晶硅构成，被设在在台阶层12上隆起的绝缘层13的相邻部。第1半导体层14被配置为彼此相邻，并且分别构成薄膜晶体管17、18的有源层。
在相邻的第1半导体层14之间的绝缘层13的隆起部分上，设有岛状形成的第2半导体层14’。第2半导体层14’由与第1半导体层14相同的材料，即多晶硅构成。
在薄膜晶体管17、18上，形成有层间绝缘膜16。在层间绝缘膜16和栅极绝缘膜15中，形成有分别到达薄膜晶体管17、18的有源层的源极区域和漏极区域的接触孔25～28。在到达有源层源极区域的接触孔25、27，和到达漏极区域的接触孔26、28中填充有导电性材料，分别构成源极电极21、23和漏极电极22、24。
半导体装置10，具备上述结构的有源矩阵基板，并且设有显示介质层等，构成例如液晶显示装置、有机/无机EL显示装置等显示装置。
(半导体装置10的制造方法)
下面，说明本发明的实施方式1的半导体装置10的制造方法。
首先，如图3所示，准备玻璃基板等绝缘性基板11，在绝缘性基板11上层叠由例如Mo等难熔金属等构成的遮光材料。然后，通过对遮光材料的蚀刻，形成具备厚度为例如50nm以上，倾斜角A为90°的端部的台阶层12，使其在薄膜晶体管17、18对应区域之间延伸。
下面，在绝缘性基板11和台阶层12上形成厚度为20nm以上且200nm以下的绝缘层13。此时，绝缘层13在台阶层12上相比于其它部分更为隆起地形成。
然后，在绝缘性基板11和台阶层12上形成的绝缘层13上，形成非晶硅薄膜29。
下面，对非晶硅薄膜29实施激光晶化处理。激光晶化处理使用未图示的激光晶化装置。激光晶化装置，由例如脉冲激光振荡器、反射镜、光学系、加工台以及系统控制部等构成。
在此使用的激光，使用例如波长为400nm以下的准分子激光，通过照射使得多晶半导体层表面能量密度在为200mJ/cm2以上且450mJ/cm2以下的范围内。具体地说，优选波长为308nm的XeCl准分子激光、波长为248nm的KrF准分子激光等。此外，也可以含有从包括Nd:YAG激光的第2高次谐波、Nd:YVO4激光的第2高次谐波、Nd:YLF激光的第2高次谐波、Nd:玻璃激光的第2高次谐波、Yb:YAG激光的第2高次谐波、Yb:玻璃激光的第2高次谐波、Ar离子激光、Ti:蓝宝石激光的第2高次谐波以及Dye激光的组中选出的至少1种。
作为使用这样的激光晶化装置的激光晶化处理，首先，将形成有非晶硅薄膜29的绝缘性基板11放置在激光晶化装置的加工台上，通过从系统控制部发出信号，使来自脉冲激光震荡器的激光光源的脉冲激光震荡。
下面，被震荡的脉冲激光被反射镜反射射向光学系，被光学系整形为激光，照射非晶硅薄膜29。
在激光照射非晶硅薄膜29后，通过系统控制部，使加工台在平面方向移动，使非晶硅薄膜29从一方的端部开始向另一方的端部依次晶化。由此，非晶硅薄膜29被多晶化。
另外，在台阶层12上隆起的绝缘层13上所形成的非晶硅薄膜29也在该部分隆起，因此，利用激光使非晶硅薄膜29从一方的端部开始向另一方的端部依次晶化时，在与非晶硅薄膜29的台阶层12的端部对应的部位形成有阶跃。由于该阶跃的产生，在隆起的绝缘层13的相邻部形成有被多晶化了的第1半导体层14，在如图1所示的隆起的绝缘层13上形成被岛状多晶化的第2半导体层14’。
另外，此时，在使非晶硅薄膜29晶化前，在相邻的薄膜晶体管17、18的形成区域之间，存在非晶硅薄膜29的连续残渣，即使在这种情况下，也如图1所示，由于会在隆起的绝缘层13上生成阶跃，因此只会残留非连续的残渣14”，很好地抑制了泄漏不良。
并且，在上述激光晶化处理中，也可以对激光照射过一次的部位，再次照射激光。由此，能够更好地产生半导体层的阶跃。
下面，利用光刻等形成在隆起的绝缘层13的相邻部生成的被多晶化的第1半导体层14的图案。
此外，上述激光晶化处理，在第1半导体层14的图案形成前、后进行均可，能够得到相同的结果。
接着，将第1半导体层14用于有源层，形成薄膜晶体管17、18。
即，首先，在绝缘层13上，层叠栅极绝缘膜15，使其覆盖第1半导体层14和第2半导体层14’。
下面，在第1半导体层14上的与沟道区域形成预定位置对应的部分形成掩模，离子注入杂质元素，在第1半导体层14内，形成由沟道区域和其两侧的低浓度杂质区域(源极区域和漏极区域)构成的有源层。
接着，如图4所示，除去掩模，利用光刻在第1半导体层14的沟道区域上使栅极电极19、20形成图案。
下面，在用层间绝缘膜16覆盖栅极绝缘膜15和栅极电极19、20后，从层间绝缘膜16中，形成接触孔25～28，使它们贯通层间绝缘膜16和栅极绝缘膜15并到达第1半导体层14的源极区域和漏极区域。
接着，在接触孔25～28中填充导电性材料，形成源极电极21、23和漏极电极22、24。
在如此形成的有源矩阵基板上，隔着例如显示介质层设置对置基板等，由此完成显示装置等的半导体装置10。
-实施方式1的作用效果-
在本发明的实施方式1中，在像素区域被矩阵状配置的有源矩阵基板上，预先形成具备倾斜角A为60°以上的端部的台阶层12，使其在相邻像素区域的薄膜晶体管17、18形成区域间延伸。并且，在台阶层12上设置隆起的绝缘层13，在绝缘层13上形成非晶硅薄膜29后，通过激光照射进行硅薄膜的晶化。因此，倾斜角A角度大导致在硅薄膜的覆盖性降低的部位产生阶跃。由此，在相邻薄膜晶体管17、18之间，能够不使用光刻等就很好地抑制在构成它们的半导体层14之间连续的半导体层的残渣的产生。因此，能够有效抑制薄膜晶体管17、18连续的半导体层的残渣导致的电连接泄漏不良的发生。另外，能够同时且高精度地进行硅薄膜的晶化和用于防止泄漏不良的图案化，因此制造效率变高。
另外，绝缘层13的厚度为20nm以上，因此得到很好的绝缘性。并且，绝缘层13的厚度为200nm以下，因此可以很好地反映台阶层12的端部的角度，易于产生阶跃。
此外，在半导体装置的薄膜晶体管之间设置台阶层，利用如上所述的激光晶化处理来产生阶跃的结构，不限于上述结构，例如，也可以是如图5所示的结构。即，图5的半导体装置30，相对于图2所示的结构的半导体装置10，不同点在于在台阶层33上直接形成有第2半导体层14’。在此，在图5中，对与图2所示的结构要素相同的结构要素标注相同的附图标记，说明其省略。
作为图5的半导体装置的制造方法，首先，在玻璃基板等绝缘性基板11上，形成底涂层31、32。底涂层31、32，能够以例如SiN、SiO2等来形成。底涂层也可以不是如图5所示的2层结构，也可以是1层、3层以上的结构。
接着，在底涂层32上，形成由例如SiN、SiO2等构成的台阶层33。台阶层33也可以通过对新层叠与底涂层32不同的构件而得到的层进行蚀刻等来形成。另外，也可以通过仅对底涂层32上部进行蚀刻来形成。该情况下，底涂层32和台阶层33会被一体地形成。另外，台阶层33形成为在半导体装置30的相邻薄膜晶体管17、18之间延伸，并且具备倾斜角A为60°以上的端部。
下面，在台阶层33和底涂层32上形成非晶硅薄膜后，通过激光照射进行硅薄膜的晶化，在与台阶层33的端部对应的硅薄膜的覆盖性降低的部位产生阶跃。由此，与图1和2记载的半导体装置10相同，不用光刻等就能够抑制在相邻薄膜晶体管17、18之间，在构成它们的半导体层14之间连续的半导体层的残渣的产生。由此，能够有效抑制由于薄膜晶体管17、18连续的半导体层的残渣导致的电连接泄漏不良的发生。
(实施例)
为了研究台阶层的端部的倾斜角A、台阶层与硅薄膜之间的绝缘层的膜厚的关系中的阶跃状态，进行了评价试验。在本评价试验中，进行了与实施方式1所示的半导体装置10的制造方法中的激光照射相同的处理。即，在绝缘性基板上形成在端部具备倾斜角A分别为10～90°的9种台阶层，在其上分别形成具备膜厚各不相同的20～100nm的绝缘层。并且，在绝缘层上形成非晶硅薄膜，通过激光照射进行晶化处理。表1表示其结果。表1中，○表示未产生阶跃。△表示一部分产生了阶跃。×表示产生了完全的阶跃，未出现生成残渣硅层连续的现象。
(表1)
Figure BPA00001162737000101
根据表1，可知如果台阶层的端部的倾斜角A在60°以上，则不论绝缘层的膜厚，都会良好地产生阶跃。
另一方面，当台阶层的端部的倾斜角60°不到时，阶跃的产生不完全，有时会残留残渣。这是因为：如图6所示，当台阶层62的端部的倾斜角B未满60°时，相对于台阶层62上隆起地形成的绝缘层63，在绝缘层63上形成的硅薄膜64的覆盖性提高，在倾斜部65难以产生阶跃。
(实施方式2)
下面，说明本发明的实施方式2的半导体装置40的结构。
(半导体装置40的结构)
图7表示本发明的实施方式2的半导体装置40的有源矩阵基板的平面图。图8表示图1的II-II’线的截面图。
半导体装置40具备图7和8所示的有源矩阵基板。有源矩阵基板具备玻璃基板等绝缘性基板71。在绝缘性基板71上，形成有与在矩阵状配置的各像素区域中形成的第2半导体层54对应的台阶层42。
台阶层42的两端部的倾斜角A成90°左右。在此，在台阶层42的两端部，倾斜角A成60°以上即可，例如，台阶层42的两端部也可以大于90°。即，台阶层42的两端部可以形成为倒锥状。在本实施方式中，台阶层42，利用由例如Mo等难熔金属等构成的遮光材料形成。即，台阶层42构成在上方设置的半导体装置40的薄膜晶体管57、58的遮光层。此外，在薄膜晶体管57、58的下方无需设置遮光层的情况下，台阶层42也可以由不具有遮光性的材料形成。例如，优选利用绝缘层形成台阶层42。
在绝缘性基板71和台阶层42上，形成有绝缘层73。绝缘层73形成为厚度为20nm以上且200nm以下，在台阶层42上隆起地设置。
在绝缘层73上，形成有薄膜晶体管57、58。薄膜晶体管57、58发挥作为各像素区域的开关元件的功能，具备：由具备有源层的多晶硅构成的第2半导体层54；和在第2半导体层54上隔着栅极绝缘膜75形成的栅极电极79、80。第2半导体层54在台阶层42上隆起的绝缘层73上岛状形成。有源层具备沟道区域、在沟道区域两侧设置的源极区域以及漏极区域。
第1半导体层54’，被设置在在台阶层42上隆起的绝缘层73的相邻部。第1半导体层54’由与第2半导体层54相同的材料，即多晶硅构成。
在薄膜晶体管57、58上，形成有层间绝缘膜76。在层间绝缘膜76和栅极绝缘膜75中，形成有分别到达薄膜晶体管57、58的有源层的源极区域和漏极区域的接触孔85～88。在到达有源层的源极区域的接触孔85、87，和到达漏极区域的接触孔86、88中填充有导电性材料，分别构成源极电极81、83和漏极电极82、84。
上述半导体装置40，在台阶层42由导电层形成的情况下，优选具备将该台阶层42的电位固定在规定值的机构。例如，半导体装置40具备将台阶层42电接地的接地机构。另外，也可以预先接在将台阶层42的电位维持在规定值的电压供给源上。
另外，半导体装置40，具备上述结构的有源矩阵基板，并且设有显示介质层等，构成例如液晶显示装置、有机/无机EL显示装置等显示装置。
(半导体装置40的制造方法)
下面，说明本发明的实施方式2的半导体装置40的制造方法。
首先，准备玻璃基板等绝缘性基板71，在绝缘性基板71上层叠由例如Mo等难熔金属等构成的遮光材料后，通过蚀刻，在薄膜晶体管57、58对应区域形成具备厚度为例如50nm以上、倾斜角A为90°的端部的台阶层42。此外，也可以使用绝缘层取代难熔金属，形成台阶层42。
下面，在绝缘性基板71和台阶层42上形成厚度为20nm以上且200nm以下的绝缘层73。此时，绝缘层73在台阶层42上相比于其它部分更为隆起地形成。
接着，在绝缘性基板71和台阶层42上形成的绝缘层73上，形成如图9所示的非晶硅薄膜89。
下面，对非晶硅薄膜89实施激光晶化。激光晶化处理使用与在实施方式1中所使用的激光晶化装置相同的激光晶化装置。作为激光晶化处理，首先，将形成有非晶硅薄膜89的绝缘性基板71放置在激光晶化装置的加工台上，通过从系统控制部发出信号，使来自脉冲激光震荡器的激光光源的脉冲激光震荡。
下面，被震荡的脉冲激光被反射镜反射射向光学系，被光学系整形为激光，照射非晶硅薄膜89。
在激光照射非晶硅薄膜89后，通过系统控制部，使加工台在平面方向移动，使非晶硅薄膜89从一方的端部开始向另一方的端部依次晶化。由此，非晶硅薄膜89被多晶化。
另外，在台阶层42上隆起的绝缘层73上所形成的非晶硅薄膜89也在该部分隆起，因此通过激光使非晶硅薄膜89从一方的端部开始向另一方的端部依次晶化时，如图10所示，在与非晶硅薄膜89的台阶层42的端部的对应部分形成有阶跃。由于该阶跃的产生，在隆起绝缘层73的相邻部形成有被多晶化了的第1半导体层54’，在隆起绝缘层73上形成被岛状多晶化的第2半导体层54。
另外，此时，还可以对激光照射过一次的部位，再次照射激光。由此，能够更好地产生半导体层的阶跃。
下面，将通过产生阶跃来形成的第2半导体层54用于有源层，形成薄膜晶体管57、58。
即，首先，在绝缘层73上，层叠栅极绝缘膜75，使其覆盖第1半导体层54’和第2半导体层54。
下面，在第2半导体层54上的与沟道区域形成预定位置对应的部分形成掩模，离子注入杂质元素，在第2半导体层54内，形成由沟道区域和其两侧的低浓度杂质区域(源极区域和漏极区域)构成的有源层。
接着，除去掩模，在第2半导体层54的沟道区域上通过光刻使栅极电极79、80形成图案。
下面，用层间绝缘膜76覆盖栅极绝缘膜75和栅极电极79、80后，从层间绝缘膜76上，形成接触孔85～88，使它们贯通层间绝缘膜76和栅极绝缘膜75到达第2半导体层54的源极区域和漏极区域。
接着，在接触孔85～88中填充导电性材料，形成源极电极81、83和漏极电极82、84。
在如此形成的有源矩阵基板上，例如，通过隔着显示介质层设置对置基板等，完成显示装置等的半导体装置40。
另外，如上所述，当在第2半导体层54的图案化中，利用设置在下方的两端部倾斜角A为60°以上的台阶层42，在薄膜晶体管57、58的形成工序中，能够良好地削减半导体层的掩模区域。关于该原因，举出例如下述情况为例详细说明：在相邻的第2半导体层54的一方形成N沟道型多晶硅薄膜晶体管，在另一方形成P沟道型多晶硅薄膜晶体管。对于N沟道型多晶硅薄膜晶体管的制造工序，如图11、13、15所示，对于P沟道型多晶硅薄膜晶体管的制造工序，如图12、14、16所示。
图11、12，对在下方设置了两端部倾斜角A为60°以上的台阶层42的非晶硅薄膜，照射如上所述的激光并使其晶化，生成阶跃由此进行图案化。此时，如图11所示，对于形成N沟道型多晶的硅薄膜晶体管的第2半导体层54，在栅极电极形成区域形成有掩模90。另外，如图12所示，对于形成P沟道型多晶的硅薄膜晶体管的第2半导体层54，在栅极电极形成区域和岛状形成的第2半导体层54上形成有掩模91。该掩模91设置在被高精度图案化的第2半导体层54上，因此无需留有余量而形成得比必要的区域大。
下面，向第2半导体层54注入N沟道杂质形成N沟道型多晶硅薄膜晶体管的有源层，分别除去图11、图12中的掩模90、91。
接着，在形成N沟道型多晶硅薄膜晶体管的第2半导体层54上和栅极电极形成区域中形成如图13所示的掩模92，如图14所示，在形成P沟道型多晶硅薄膜晶体管的第2半导体层54上在栅极电极形成区域中形成掩模93。在此状态下，注入P沟道杂质形成P沟道型多晶硅薄膜晶体管的有源层。此时，在图13中的形成的掩模92也设置在被高精度图案化的第2半导体层54上，因此无需留有余量而形成得比必要的区域大。
下面，分别除去图13、14中的掩模92、93，形成栅极电极79、80，由此制作如图15所示的N沟道型多晶硅薄膜晶体管和如图16所示的P沟道型多晶硅薄膜晶体管。
此外，如图8所示，通过使用激光的阶跃处理，在台阶层42上隆起的绝缘层73的相邻部形成有第1半导体层54’，但是假如在其位于面板的透射部的情况下，也可以通过上述薄膜晶体管57、58的形成工序的光刻、蚀刻等除去。
-实施方式2的作用效果-
根据本发明的实施方式2，在具备倾斜角A为60°以上的端部的台阶层42上设置隆起的绝缘层73，在绝缘层73上形成非晶硅薄膜后，通过激光照射进行硅薄膜的晶化。因此，倾斜角A角度变大导致在硅薄膜的覆盖性降低的部位产生阶跃。由此，能够不使用光刻等就高精度进行硅薄膜的图案化。另外，能够同时进行硅薄膜的晶化和图案化，因此制造效率变高。
另外，绝缘层73的厚度为20nm以上，因此得到良好的绝缘性。并且，绝缘层73的厚度为200nm以下，因此可以很好地反映台阶层42的端部的角度，易于产生阶跃。
并且，在第2半导体层54的下方设置的台阶层(遮光层)42的厚度为50nm以上，因此台阶层(遮光层)42很好地遮住了光向薄膜晶体管57、58的透射。因此，能够很好地抑制半导体装置40的设备质量的降低。
另外，当将在隆起的绝缘层73上的岛状形成的层作为薄膜晶体管57、58的有源层时，硅膜被高精度地图案化，因此无需将下方的台阶层(遮光层)42设置得大于所需要的，半导体装置40的开口率良好。
并且，在第2半导体层54的图案化中，当利用设置在下方的两端部倾斜角A为60°以上的台阶层42，在薄膜晶体管57、58的形成工序中，能够很好地削减半导体层的掩模区域。
此外，在半导体装置的薄膜晶体管的有源层下方设置台阶层，通过如上所述的激光晶化处理产生阶跃的结构，不限于上述结构，也可以是例如图17所示的结构。
即，图17的半导体装置70，相对于图8示的结构的半导体装置40，不同点在于在台阶层96上直接形成有第2半导体层54。在此，在图17中，对与图8所示的结构要素相同的结构要素标注相同的附图标记，说明其省略。
作为图17的半导体装置70的制造方法，首先，在玻璃基板等绝缘性基板71上，形成底涂层94、95。底涂层94、95，能够由例如SiN、SiO2等形成。底涂层也可以不是如图17所示的2层结构，也可以是1层、3层以上的结构。
接着，在底涂层95上，形成由例如SiN、SiO2等构成的台阶层96。台阶层96也可以通过对新层叠与底涂层95不同的构件而得到的层进行蚀刻来形成。另外，也可以仅通过仅对底涂层95上部进行蚀刻来形成。该情况下，底涂层95和台阶层96会被一体地形成。另外，台阶层96形成为在相邻薄膜晶体管57、58之间延伸，并且两端部的倾斜角A为60°以上。
下面，在台阶层96和底涂层95上形成非晶硅薄膜后，通过激光照射进行硅薄膜的晶化，在与台阶层96的端部对应的硅薄膜的覆盖性降低的部位产生阶跃。
下面，与上述的半导体装置40相同，将通过产生阶跃来形成的第2半导体层54用于有源层，形成薄膜晶体管57、58。此时，如图17所示，通过使用激光的阶跃处理，在台阶层96的相邻部形成有第1半导体层54’，但是在假如其位于面板的透射部的情况下，也可以通过薄膜晶体管57、58的形成工序中的光刻、蚀刻等除去。
由此，能够不使用光刻等就高精度、容易地进行构成薄膜晶体管57、58的有源层的半导体层54的图案化。
工业上的可利用性
如上说明所述，本发明，对于例如有源矩阵型液晶显示装置等中所应用的半导体装置及其制造方法是有效的。

Claims (17)

1.一种半导体装置，具备：
绝缘性基板；
台阶层，其设置在上述绝缘性基板上，具备倾斜角为60°以上的端部；
绝缘层，其形成在上述绝缘性基板和台阶层上，并且设置成在该台阶层上隆起；
第1半导体层，其设置在上述隆起的绝缘层的相邻部；以及
第2半导体层，其由与上述第1半导体层相同的材料构成，在上述隆起的绝缘层上形成岛状。
2.根据权利要求1所述的半导体装置，
上述绝缘层的厚度为20nm以上并且为200nm以下。
3.根据权利要求1或者2所述的半导体装置，
上述台阶层为遮光层。
4.根据权利要求3所述的半导体装置，
上述遮光层的厚度为50nm以上。
5.一种半导体装置，具备：
绝缘性基板；
底涂层，其设置在上述绝缘性基板上；
台阶层，其设置在上述底涂层上，具备倾斜角为60°以上的端部；
第1半导体层，其设置在上述底涂层上，并且设置在台阶层的相邻部；以及
第2半导体层，其由与上述第1半导体层相同的材料构成，在上述台阶层上形成岛状。
6.根据权利要求1～5中的任一项所述的半导体装置，
上述第1半导体层至少设有2个且配置成彼此相邻，并且分别构成薄膜晶体管的有源层，
上述第2半导体层设置在上述相邻的第1半导体层之间。
7.根据权利要求1～5中的任一项所述的半导体装置，
上述第2半导体层构成薄膜晶体管的有源层。
8.根据权利要求7所述的半导体装置，
上述台阶层由绝缘层构成。
9.根据权利要求7所述的半导体装置，
上述台阶层由导电层构成，
具备将上述台阶层的电位固定为规定值的机构。
10.一种半导体装置的制造方法，具备：
台阶层形成步骤，在绝缘性基板上形成台阶层，所述台阶层具备倾斜角为60°以上的端部；
绝缘层形成步骤，在上述绝缘性基板和台阶层上形成绝缘层，并且所述绝缘层在该台阶层上隆起；
半导体层形成步骤，在形成于上述绝缘性基板和台阶层上的绝缘层上形成半导体层；以及
阶跃形成步骤，对上述半导体层照射激光，使该半导体层晶化，并且在与该半导体层的上述台阶层的端部对应的部位形成阶跃，由此在上述隆起的绝缘层的相邻部形成第1半导体层，在该隆起的绝缘层上形成岛状的第2半导体层。
11.根据权利要求10所述的半导体装置的制造方法，
上述绝缘层形成步骤中，将上述绝缘层的厚度形成为20nm以上且200nm以下。
12.根据权利要求10或者11所述的半导体装置的制造方法，
上述台阶层为遮光层。
13.根据权利要求12所述的半导体装置的制造方法，
将上述遮光层的厚度形成为50nm以上。
14.一种半导体装置的制造方法，具备：
台阶层形成步骤，在表面形成有底涂层的绝缘性基板的该底涂层上形成台阶层，所述台阶层具备倾斜角为60°以上的端部；
半导体层形成步骤，在上述底涂层和台阶层上形成半导体层，并且所述半导体层在该台阶层上隆起；以及
阶跃形成步骤，对上述半导体层照射激光，使该半导体层晶化，并且在与该半导体层的上述台阶层的端部对应的部位形成阶跃，由此在该台阶层的相邻部形成第1半导体层，在该台阶层上形成岛状的第2半导体层。
15.根据权利要求10～14中的任一项所述的半导体装置的制造方法，
将在上述阶跃形成步骤中形成的上述第1半导体层用作有源层，形成薄膜晶体管。
16.根据权利要求10～14中的任一项所述的半导体装置的制造方法，
将在上述阶跃形成步骤中形成的上述第2半导体层用作有源层，形成薄膜晶体管。
17.根据权利要求16所述的半导体装置的制造方法，
上述台阶层由绝缘层构成。
CN2008801226173A 2008-04-08 2008-12-25 半导体装置及其制造方法 Pending CN101911267A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008100650 2008-04-08
JP2008-100650 2008-04-08
PCT/JP2008/003973 WO2009125459A1 (ja) 2008-04-08 2008-12-25 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN101911267A true CN101911267A (zh) 2010-12-08

Family

ID=41161604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801226173A Pending CN101911267A (zh) 2008-04-08 2008-12-25 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20100283059A1 (zh)
CN (1) CN101911267A (zh)
WO (1) WO2009125459A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679765A (zh) * 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构
CN106653695B (zh) * 2016-12-27 2018-07-06 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012892A (ja) * 1996-06-20 1998-01-16 Sony Corp 半導体薄膜の加工方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW321731B (zh) * 1994-07-27 1997-12-01 Hitachi Ltd
KR100232677B1 (ko) * 1996-04-09 1999-12-01 구본준 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP4493741B2 (ja) * 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6403407B1 (en) * 2000-06-02 2002-06-11 International Business Machines Corporation Method of forming fully self-aligned TFT with improved process window
JP2002299632A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012892A (ja) * 1996-06-20 1998-01-16 Sony Corp 半導体薄膜の加工方法

Also Published As

Publication number Publication date
US20100283059A1 (en) 2010-11-11
WO2009125459A1 (ja) 2009-10-15

Similar Documents

Publication Publication Date Title
EP2985784B1 (en) Low-temperature poly-silicon tft array substrate, manufacturing method therefor, and display apparatus
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
KR101263726B1 (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR101790176B1 (ko) 어레이 기판의 제조방법
JP2011023741A (ja) アレイ
US7387920B2 (en) Method of manufacturing thin film transistor array panel
JP4520294B2 (ja) ボトムゲート型ｔｆｔを備えた電子装置を製造する方法
JPH03244136A (ja) 薄膜トランジスタの製造方法
CN100433079C (zh) 有源矩阵面板
US20060105486A1 (en) Method of fabricating a liquid crystal display device
CN1655056B (zh) 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法
CN101911267A (zh) 半导体装置及其制造方法
US12261227B2 (en) Thin film transistor, display substrate and display device with reduced leakage current
KR101810575B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN111900177A (zh) 阵列基板及其制备方法与显示面板
KR100656910B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2001060693A (ja) アクティブマトリクス型表示装置
KR102049975B1 (ko) 표시장치 어레이 기판
KR20110062300A (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR101018757B1 (ko) 박막 트랜지스터 표시판의 제조 방법
JP3478806B2 (ja) 薄膜トランジスタの作製方法
JP3132486B2 (ja) 薄膜トランジスタ集積素子及びその製造方法
JP2006269665A (ja) 薄膜トランジスタ回路とその製造方法
KR100878272B1 (ko) 다결정 규소 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101208