[go: up one dir, main page]

CN101869008B - 半导体装置和多层配线基板 - Google Patents

半导体装置和多层配线基板 Download PDF

Info

Publication number
CN101869008B
CN101869008B CN2008801176507A CN200880117650A CN101869008B CN 101869008 B CN101869008 B CN 101869008B CN 2008801176507 A CN2008801176507 A CN 2008801176507A CN 200880117650 A CN200880117650 A CN 200880117650A CN 101869008 B CN101869008 B CN 101869008B
Authority
CN
China
Prior art keywords
insulating layer
wiring board
heat insulating
multilayer wiring
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801176507A
Other languages
English (en)
Other versions
CN101869008A (zh
Inventor
户村善广
近藤繁
岩濑铁平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101869008A publication Critical patent/CN101869008A/zh
Application granted granted Critical
Publication of CN101869008B publication Critical patent/CN101869008B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/062—Means for thermal insulation, e.g. for protection of parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明通过抑制将半导体元件倒装连接到多层配线基板时多层配线基板所产生的翘曲，来提高半导体装置连接到母基板时的可靠性。本发明提供了一种方案，在多层配线基板MB1中，通过在芯基板(1)与倒装连接侧的绝缘层(3)之间设置绝热层(10)，来防止来自加热用具的热传导，从而抑制芯基板(1)和绝缘层(4)的热膨胀量，以减少多层配线基板MB1的翘曲。

Description

半导体装置和多层配线基板
技术领域
本发明涉及一种半导体元件倒装连接于多层配线基板的半导体装置，和用于该半导体装置的多层配线基板。
背景技术
近年来，为了响应于电子设备的小型化、薄型化，开发了裸(ベァ)的半导体元件直接安装在配线基板上的半导体装置。作为这样的半导体装置的一种，有采用“倒装法安装”技术的半导体装置。
“倒装法安装”技术为在主配线基板上安装半导体元件(芯片)的方法的一种，其中在平板上的半导体元件一侧的主面设置排列为格子状的被称为凸块的突起状端子，将这些端子和设置在配线基板上的电极连接。下面，将采用“倒装法安装”的半导体装置称为“倒装片型”半导体装置，这样的连接方法称为“倒装连接”。
和采用引线接合法的半导体装置相比，倒装片型的半导体装置可以缩小安装面积。且由于配线短，因此具有电特性好的优势。
倒装片型的半导体装置中，半导体元件通常安装在多层的配线基板上。配线基板的两主面上形成有配线图，这些配线图通过形成在配线基板上的导通部(ビァ)等相互电连接。两个配线图的一方与半导体元件的内部连接端子(凸块)连接，另一方和焊球等外部连接端子连接。半导体元件和配线基板之间填充由环氧树脂等形成的热固性树脂以保护内部连接端子。
图13显示倒装片型的现有的半导体装置SAP的构成的一例。图14显示用于半导体装置SAP的多层配线基板MBP的构成。如图13所示，半导体装置SAP构成为，半导体元件SD安装在多层配线基板MBP的一侧的主面。
如图14所示，多层配线基板MBP构成为，设置在中心部的绝缘层1(下面称为“芯基板”)的两个主面分别层叠有绝缘层3和4。绝缘层3相对于芯基板1设置在倒装连接侧，绝缘层4相对于芯基板1设置在倒装连接侧的相反侧。
绝缘层3的表面(图14中的上表面)，设有用于与半导体元件SD连接的配线5。另一方面，绝缘层4的表面(图14中的下表面)，设有二次安装用端子电极8。二次安装用端子电极8在半导体装置SAP二次安装于图未示的母基板上时使用。为了防止通过焊接等和母基板的配线连接时相邻的电极之间发生短路，在多个二次安装用端子电极8之间设有阻焊膜7。
绝缘层3和芯基板1之间，以及芯基板1和绝缘层4之间，设有层间电极9。又，绝缘层3、芯基板1和绝缘层4中分别设有导通部6，配线5和二次安装用端子电极8通过层间电极9和导通部6电连接。
如图13所示，半导体元件SD由元件主体20、电极垫21和凸块22所构成。平板上的元件主体20的一侧表面(图13的下表面)设有多个电极垫21，各电极垫21上分别设有凸块22。又，半导体元件SD和多层配线基板MBP之间填充有热固性的密封树脂23。
以半导体元件SD的凸块22紧紧按压至多层配线基板MBP的配线5的状态，使密封树脂23固化，半导体元件SD以凸块22与配线5紧密接触的方式固定在多层配线基板MBP上，半导体元件SD和多层配线基板MBP之间实现电连接。
接着参考图13，对半导体元件SD安装在多层配线基板MBP的倒装法安装的工序，和此时多层配线基板MBP上发生的翘曲进行说明。
将预先制作好的多层配线基板MBP放置在图未示的金属制基台上。接着，以与多层配线基板MBP之间夹着未固化的密封树脂23，且凸块21与配线5相对的状态，将半导体元件SD载置在多层配线基板MBP上。
进一步的，在半导体元件SD上放置图未示的加热用具，以加热用具紧紧推压半导体元件SD的状态进行加热。施加的压力使得凸块22的端部变形以实现与配线5之间的良好接触状态，并且通过加热用具所施加的热，密封树脂23固化以保持该状态。
半导体元件SD安装在多层配线基板MBP时，多层配线基板MBP和半导体元件SD以被基台和加热用具夹持的状态被按压，且以180℃左右的温度加热。由于加热，构成多层配线基板MBP的芯基板1和绝缘层2、3和4在水平方向延伸。
经过规定时间(5～10秒)，密封树脂23固化后，去除施加在加热用具上的热和压力。在水平方向延伸的芯基板1和绝缘层3、4由于温度的降低而收缩。此时，最上部的绝缘层3通过密封树脂23被牢牢地粘在半导体元件SD上。
由于半导体元件SD的热膨胀率要远远小于绝缘层3的热膨胀率，因此，绝缘层3的收缩受到半导体元件SD的限制。芯基板1和绝缘层2、3和4的收缩量如图13的水平方向的箭头所示那样大，结果，两端部有要向箭头C1和C2所示的方向翘曲的力作用，多层配线基板MBP翘曲为向上凸起。
这样制造得到的半导体装置SAP即使之后被安装到母基板，若多层配线基板MBP的翘曲过大，则通过焊接将二次安装用端子电极8连接到母基板的配线时的可靠性会下降。
作为防止安装有半导体元件的多层配线基板翘曲的方法，专利文献1提出了一种方法，(1)使得构成多层配线基板的绝缘层的树脂材料的弹性率或热膨胀系数不同，(2)使得绝缘层的厚度不同，(3)使得绝缘层的玻璃纤维布(ガラスクロス)的含有量不同。
专利文献1：日本特开2001-217514号公报
发明内容
发明所要解决的课题
然而专利文献1中所记载的方法，需要半导体装置暴露在焊接的熔融温度以上的气氛中，即以回流焊接为前提。而本发明是以在加压和加热状态下将半导体元件连接到多层配线基板上的倒装片型半导体装置为对象的。在将半导体元件安装在配线基板时不施加压力的专利文献1的半导体装置和施加压力的倒装片型半导体装置中，产生翘曲的原理是不同的。因此，专利文献1所记载的方法即使用于倒装片型半导体装置，也无法充分获得降低多层配线基板的翘曲的效果。
本发明鉴于上述问题，提供一种能够抑制在倒装法安装时施加的热所导致的多层配线基板的翘曲，以提高安装到母基板时的连接可靠性的半导体装置。
解决问题的手段
为了达到上述目的，本发明提供的半导体装置包括：
多层配线基板，和安装在所述多层配线基板上的半导体元件，其特征在于，
所述多层配线基板具有芯基板、隔着绝热部件层叠在所述芯基板的一侧的面上的第一绝缘层、和层叠在所述芯基板的另一侧的面上的第二绝缘层，所述绝热部件由热传导性比所述第一绝缘层和第二绝缘层低的材料构成，所述半导体元件安装在所述第一绝缘层上。
较理想的是，在所述绝热部件中设有连接所述绝热部件上下表面的导通部，且
该导通部通过层间电极与分别设置在所述芯基板以及第一绝缘层中的导通部电连接。
又，较理想的是，所述绝热部件设置在第三绝缘层中，所述第三绝缘层位于所述芯基板和所述第一绝缘层之间。
所述绝热部件形成于开口部，所述开口部形成在所述第三绝缘层中靠近所述半导体元件的安装位置的部位。
所述绝热部件可以通过在形成于所述第三绝缘层中靠近所述半导体元件的安装位置的部位的多个第一导通孔中填充所述热传导性低的材料而构成。
在本发明的半导体装置中，所述绝热部件，较理想的是在绝缘性树脂中混入无机发泡体的材料。较理想的是，所述无机发泡体可以是陶瓷中空粒子。
所述无机发泡体是从多孔质二氧化硅、发泡玻璃、二氧化硅中空球、玻璃微球、西拉斯中空球、和石英微球体这些材料中选出的至少一种。
发明效果
根据本发明，通过在构成多层配线基板的多个绝缘层的层间的至少一处或在多个绝缘层的一部分设置绝热材料，防止多层绝缘配线基板内的热传导，结果可抑制倒装法安装时产生的多层配线基板的翘曲。
附图说明
图1是显示本发明的实施方式1涉及的半导体装置的结构的截面图。
图2是显示图1的多层配线基板的结构的截面图。
图3是显示将半导体元件倒装连接于多层配线基板来制造半导体装置的工序的示意图。
图4是显示图3所示的制造工序之后的工序的示意图。
图5是显示图4所示的制造工序之后的工序的示意图。
图6是显示图1的多层配线基板的制造工序的示意图。
图7是显示图6所示的制造工序之后的工序的示意图。
图8是显示本发明实施方式2的半导体装置的结构的截面图。
图9是显示本发明实施方式3的半导体装置的结构的截面图。
图10是显示本发明实施方式4的半导体装置的结构的截面图。
图11是显示本发明实施方式5的半导体装置的结构的截面图。
图12是显示本发明实施方式6的半导体装置的结构的截面图。
图13是显示现有的半导体装置的结构的截面图。
图14是显示图13的多层配线基板的结构的截面图。
具体实施方式
(实施方式1)
参考图1和图2，对本发明的实施方式1的半导体装置进行说明。图1显示本发明实施方式1的半导体装置SA1的截面。又，图2显示构成图1的半导体装置SA1的多层配线基板MB1的截面。半导体装置SA1通过将半导体元件SD倒装连接在多层配线基板MB1的安装面上而构成。图中，对具有和现有的半导体装置SAP相同功能的部件赋予相同的符号，并省略重复的说明。
如图2所示，多层配线基板MB1的芯基板1的倒装连接侧形成有由热传导性比绝缘层低的材料(下面称为绝热材料)构成的绝热层10，还进一步地在其上形成有第一绝缘层3。又，芯基板1的与倒装连接侧相反的一侧形成有第二绝缘层4。
在第一绝缘层3的表面(图1中的上表面)形成有配线5，又，在第二绝缘层4的表面(图1的下表面)形成有二次安装用端子电极8。和现有的半导体装置SAP(参考图13)一样，在二次安装用端子电极8之间施加阻焊膜7。
在芯基板1、绝热层10、第一绝缘层3、和第二绝缘层4中分别设有导通部6。导通部6由形成在贯通孔(导通孔)壁面上的导体层6a，和填充在导通孔内的绝缘性树脂6b所构成。又，芯基板1和绝热层10之间，绝热层10和第一绝缘层3之间，和芯基板1和第二绝缘层4之间分别设有层间电极9。
配线5和二次安装用端子电极8，通过芯基板1、绝热层10和设置在绝缘层3、4中的导通部6(具体来说是指导体层6a)，以及层间电极9电连接。
半导体元件SD由元件主体20、电极垫21和凸块22构成。凸块22被压焊在配线5上，由此半导体元件SD与多层配线基板MB1电连接。密封树脂23如图所示被涂布，半导体元件SD与多层配线基板MB1连接，保持电连接状态。
如图1所示，多层配线基板MB1中，芯基板1和第一绝缘层3之间，设有绝热层10作为绝热部件。绝热层10相比芯基板1、第一绝缘层3和第二绝缘层4，其热传导性低。因此，通过绝热层10，可妨碍从半导体元件SD传导到多层绝缘基板MB1的热朝芯基板1和绝缘层4传导，这样，可抑制半导体元件SD倒装连接到多层配线基板MB1时所产生的多层配线基板MB1的翘曲。
参考图3、图4和图5，说明由于绝热层10的存在，半导体元件SD倒装连接到多层配线基板MB1时所产生的多层配线基板MB1的翘曲能够被减少的原因。图3～图5显示半导体元件SD倒装连接到多层配线基板MB1时的各个工序。倒装连接工序，大致分为加压加热前工序(图3)、加压加热工序(图4)，和加压加热后工序(图5)。
参考图3对加热加压前工序进行说明。首先，将预先制作好的多层配线基板MB1载置于金属制的基台31上。接着，半导体元件SD以凸块22的形成面向下，且夹持未固化的密封树脂23的方式载置在多层配线基板MB1上。此时，凸块22被配置于所对应的配线5上。这样，隔着覆盖膜33将加热用具32放置在载置于多层配线基板MB1上的半导体元件SD之上。
接着，参考图4对加热加压工序进行说明。使加热用具32向箭头所示方向移动，对多层配线基板MB1和半导体元件SD施加压力。并以该状态对加热用具32进行加热。通过加热用具32所施加的压力，凸块22的顶端部被压垮而与配线5接触。又，通过加热用具32所施加的热，密封树脂23隔着半导体元件SD被加热，并充满半导体元件SD和第一绝缘层3之间。
在该状态下，构成多层配线基板MB1的第一绝缘层3、芯基板1和第二绝缘层4向箭头所示的方向热膨胀。图中，热膨胀的量由箭头的长度表示。由于热的传导受到绝热层10的抑制，因此芯基板1和第三那绝缘层4的热膨胀量远远小于第一绝缘层3的热膨胀量。又，由于绝热层10的膨胀量远远小于芯基板1、绝缘层3和4的膨胀量，因此省略箭头。
如果构成多层配线基板MB1的各绝缘层的热膨胀量不同，则多层配线基板MB1会出现翘曲。但是，在图4所示的状态下，由于隔着半导体元件SD通过加热用具32以较强的力将多层配线基板MB1按压至基台31，因此即使多层配线基板MB1的各绝缘层的热膨胀量不同，多层配线基板MB1也不会产生翘曲。
下面参考图5对加热加压后工序进行说明。加热加压工序结束后，加热用具32和覆盖膜33一起向箭头所示方向移动，离开通过密封树脂23与多层配线基板MB1连接的半导体元件SD。密封树脂23随着冷却而收缩，从而将半导体元件SD更加牢固地固定于多层配线基板MB1上。这样，半导体装置SA1就完成了。
此时，第一绝缘层3、芯基板1和第二绝缘层4仅收缩箭头所示的量。在此状态下，由于多层配线基板MB1从加热用具32所施加的压力解放，各层绝缘层的收缩量不同导致多层配线基板MB1产生翘曲。
但是，第一绝缘层3通过密封树脂23牢牢地连接在半导体元件SD上，且半导体元件SD的收缩量相比第一绝缘层3的要小得多。因此，第一绝缘层3的收缩量小。又，绝热层10的热膨胀率和绝缘层的热膨胀率相比小得多，因此收缩量可以忽略。
另一方面，芯基板1和第二绝缘层4的膨胀张量，由于热传导受到绝热部10的阻碍，因此本来就很小，相应地收缩量也小。其结果，多层配线基板MB1各层的收缩量相比没有设置绝热层10的情况大幅减小，相应地，多层配线基板MB1的翘曲量也小。这样，倒装连接时的多层配线基板MB1的翘曲得到了抑制。
接着，回到图2，对构成多层配线基板MB1的各层的材料进行说明。芯基板1，一般来说采用，玻璃纤维中浸渍了环氧树脂的玻璃-环氧基板，或者芳族聚酰胺纤维中浸渍了环氧树脂的芳族聚酰胺-环氧基板。本发明的实施方式中采用的是玻璃环氧基板。
玻璃-环氧基板的X-Y方向的热膨胀系数一般为13～15ppm左右，相比一般为6～10ppm左右的芳族聚酰胺-环氧基板的热膨胀系数要大。又，玻璃-环氧基板的玻璃化温度Tg为190～200℃，芳族聚酰胺-环氧基板的玻璃化温度Tg为198℃，示出两者相近。
关于热传导率，玻璃-环氧基板为0.73W/m·左右，而芳族聚酰胺-环氧基板为0.5W/m·k左右，玻璃-环氧基板的热传导率更高。进一步的，玻璃-环氧基板的弹性率为27～30GPa，芳族聚酰胺-环氧基板的弹性率为7.5GPa，相比之下，玻璃-环氧基板的弹性率高，基材硬。
第一绝缘层3和第二绝缘层4也和芯基板1一样，可采用玻璃-环氧基板或是芳族聚酰胺-环氧基板。在本实施方式中，和芯基板1一样都采用玻璃-环氧基板。
接着对构成绝热层10的绝热材料进行说明。该绝热材料是使热传导性低的粒子(下面称为“绝热粒子”)11分散在由绝缘性树脂(粘接材料)构成的基材中而形成的。绝热粒子11的材料最好是无机发泡体。在本实施方式中，采用多孔质球状二氧化硅微粒子作为绝热粒子11。
多孔质二氧化硅是由以二氧化硅(SiO2)为主成分的材料形成的，如图中的圆圈内形状放大后示出的那样，为中空状的粒子，即为发泡体，在中空粒子的内部空间包含有氮、氧、氩等惰性气体，或者像空气那样的混合气体。
绝热粒子11，除了多孔质二氧化硅，还可以采用由钙、镁、锰、钴、钡和铅等金属硅酸盐形成的发泡体(微球)。
除了上述的之外，绝热粒子11还可以采用发泡玻璃、玻璃微球、西拉斯中空球(シラスバル一ン)，石英微球体(白微球)。也可采用上述多种材料的混合物。
绝热粒子11还可采用陶瓷中空粒子。作为陶瓷中空粒子的原料，例如是无机物系的氧化铝、硼酸纳、西拉斯、粉煤灰、页岩、黑曜石、火山岩、水溶性金属盐等。现在有2μm左右大小的陶瓷中空粒子出售。
用于绝热粒子11的发泡体，为了使得固化前的绝热层10易于成膜，最好是球状，但是也可以是纤维状，或是球状粒子和纤维状粒子的混合物。通过采用平均粒径5μm以下，最好是1μm以下的微细的绝热粒子，可使得采用激光加工法、蚀刻法等的配线的形成和导通部的形成微细化。
作为绝热材料11的基材的树脂，较理想的是采用从环氧树脂、苯酚树脂和异氰酸酯树脂中选择的至少一种。在本实施方式中，芯基板1和其他绝缘层一样，采用的是环氧树脂。又，为了在基板1上层叠，采用固化阶段为B等级状态(B-stage)的或是半固化片状态的树脂作为基材。
接着，参考图6和图7，对多层配线基板MB1的制造工序进行说明。最初，如图6(a)所示，先制作形成有导通部6和层间电极9的基板1。首先，使环氧树脂浸渍在玻璃纤维等中，制作半固化片。该半固化片为一枚或是多枚重叠。且其上下两面或单面进一步叠合有金属箔(本实施方式中采用铜箔)，并采用压力机加热加压成型。这样即可制作形成为芯基板1的双面铜箔或单面铜箔的层叠体。
接着，在设置于芯基板1的两个主面上的铜箔间(双面铜箔的情况下)，通过钻孔加工等形成贯通孔(导通孔)，并在导通孔的壁面进行镀铜形成导体层6a。此时，芯基板1的两个主面的表层也被镀铜，与形成在导通孔的壁面上的导体层6a相互电连接。
之后，导通孔中通过丝网印刷等方式填充环氧树脂等绝缘性树脂6b。又，导通孔中也可填充导电性粘接剂。这样，在铜箔表面涂布光致抗蚀剂之后，通过光刻和蚀刻对铜箔进行加工以形成成为层间电极9的规定的配线图案。
接着，如图6(b)所示，将混入绝热粒子11的绝缘性树脂(粘接材料)涂布在分离层12上以制作绝热层10。又，分离层12采用特富龙等具有起模性的膜，厚度为可利用激光开孔的程度。在本实施方式中，分离层12采用厚度大约为10μm的特富龙膜。
接着，如图6(c)所示，绝热层10以分离层12在上的状态层叠于芯基板1的倒装连接侧。然后，通过热压将绝热层10粘附到芯基板1上。热压的具体条件是，例如，温度200℃、压力3MPa、加压时间180min。
接着，如图6(d)所示，在绝热层10的规定处，通过激光34形成贯通孔(导通孔13)。所采用的激光可以是CO2激光、YAG激光、准分子激光等，只要是可进行微细加工的激光即可。
分离层12从绝热层10剥离之后，在通过镀铜在绝热层10的导通孔13的壁面形成导体层6a的同时，在绝热层10的表面形成镀铜层。之后，通过丝网印刷将绝缘性树脂填充到导通孔中。然后，以和芯基板1相同的方法，在镀铜层上涂布光致抗蚀剂之后，进行曝光和刻蚀，形成如图6(e)所示的层间电极9。
接着，如图7(a)所示，以玻璃纤维中浸渍环氧树脂的半固化片状态的绝缘层夹住芯基板1和绝热层10的两面，进行层压层叠。在此状态下，在采用一对压板35、35向箭头所示方向施加压力的状态下进行热压，从而使得树脂固化形成第一绝缘层3和第二绝缘层4。绝缘层3和4也可涂布铜箔。
然后，如图7(b)所示，通过激光等在第一绝缘层3和第二绝缘层4上形成导通孔。之后以与芯基板1相同的方法在绝缘层3和4的内部形成导通部6、并在绝缘层3和4的表面形成端子电极8。最后，在规定处形成阻焊膜7，这样多层配线基板MB1就完成了。
接着，对于采用如此制造得到的多层配线基板MB1的本实施方式的半导体装置SA1，通过实验对有无绝热层的多层配线基板的翘曲程度进行确认。
首先，对实验中使用的半导体装置SA1的规格进行说明。准备在15mm×15mm的多层配线基板MB1的安装面上倒装连接有10mm×10mm的半导体元件MB1的半导体装置SA1。芯基板1的厚度为80μm、第一绝缘层3和第二绝缘层4的厚度分别为20μm，绝热层10的厚度为20μm、配线5、端子电极8、各层电极的厚度分别为20μm。合计上述值，多层配线基板MB1的厚度为240μm。又，半导体元件SD的厚度为150μm。
作为绝热层10，采用的是在热固化后的状态下在环氧树脂中包含50wt％的平均粒径为5μm以下的多孔质球状二氧化硅的材料。多孔质二氧化硅的热传导率为0.05W/m·k，绝热层10在200℃的热传导率为0.089W/m·k。另一方面，芯基板1、绝缘层3和4可采用玻璃纤维中浸渍了环氧树脂的材料。它们的热传导率都是0.73W/m·k。
为了比较，对图13所示的现有的半导体装置SAP也测定多层配线基板MBP的翘曲。多层配线基板MBP的尺寸和多层配线基板MB1的尺寸相同。且芯基板1、绝缘层3和4的组成也和多层配线基板MB1的相同。绝缘层2的厚度为20μm，其组成和绝缘层3和4相同。
表1显示在多个位置对半导体装置SA1和半导体装置SAP分别进行测定所得到的温度和翘曲量。在表1中，横轴表示样品名(SA1或SAP)，纵轴表示各部的温度和翘曲量。样品名的括号内表示绝热层或绝缘层的热传导率的值。温度显示出在加热用具32、绝热层10的上表面(MSP中为绝缘层2的上表面)、芯基板1的上表面、芯基板1的下表面、和基台31测定所得到的测定结果。又，翘曲量显示出多层配线基板的背面中与半导体元件SD相对的区域(10mm×10mm)的翘曲量。
表1
Figure GSB00000451736800101
在该实验中，在加热用具32的温度保持为180℃，基台31的温度保持为50℃的状态下对各部的温度进行测定。在有绝热层10的情况和没有绝热层10的情况下，芯基板1的温度有很大不同。如表1所示，在没有绝热层10的情况下(SAP)，芯基板1的上表面的温度为132.7℃，而有绝热层10的情况下(SA1)，为100℃.
在有绝热层10的情况下，即半导体装置SA1中，基板的翘曲量为78.2μm，而没有绝热层10的情况，即半导体装置SAP中，基板的翘曲量为112.2μm。安装有10mm×10mm尺寸大小的半导体元件的半导体装置二次安装到母基板时，要求多层配线基板的翘曲量(与半导体元件相对的区域的翘曲量)在100μm以内。没有绝热层的现有的半导体装置SAP不满足这一要件，而设有绝热层10的本实施方式的半导体装置SA1充分满足这一要件。
表1显示出样品SA1-S中设有热传导率为0.02W/m·k的绝热层的情况下各部的温度和翘曲量的模拟结果，以作为参考。为了实现热传导率为0.02W/m·k的绝热层，需要采用热传导率非常低的绝热粒子。如果采用这样的绝热粒子构成的绝热层，多层配线基板的翘曲量为46.9μm，相比半导体装置SA1具有更好的值。由此实验和模拟的结果可知，绝热材料的热传导率最好在0.02～0.1W/m·k的范围。
根据上述实验，可获得以下事实。即，通过绝热层10，可抑制朝向芯基板1和第二绝缘层4的大约32℃的温度差的热传导。实际上，在半导体元件SD安装到多层配线基板MB1时，半导体元件SD进行倒装连接需要花费10秒左右的时间，此时由于配线基板内进行热传导，因此和实验相比温度抑制效果会减小。但是，还是能够使得基板的翘曲降低几十μm，使得安装到母基板时的翘曲量在100μm以内。
又，在本实施方式中，绝热层10虽然设置在芯基板1和第一绝缘层3之间，但是绝热层10的设置地点不限于此。当芯基板1和第一绝缘层3之间设置多个绝缘层的情况下，即使在这些层的任意层之间设置绝热层，也可获得和本实施方式相同的效果。进一步的，也可在芯基板1和第二绝缘层4之间插入绝热层。此时，由于无法抑制芯基板1的热膨胀量，因此相比本实施方式，抑制翘曲的效果小，但是如果翘曲的容许范围大的话，就不成问题。
又，虽然也考虑了芯基板1由绝热层构成、绝热层设置在多层配线基板的最外层这样的结构，但这样的结构可以的话最好避免。芯基板1是维持多层配线基板的强度的中心材料，因此是由很多玻璃纤维来进行增强。而绝热层是在绝缘树脂中分散了绝热粒子的材料，由于其强度变差，因此最好不要使用于以维持强度为目的的部分。
对于在多层配线基板的最外层形成绝热层的情况也是一样。通常，在最外层形成有配线图案，半导体元件等电子器件连接于这些配线图案。由于通过焊接等安装电子器件时，对最外层施加了热的和机械性的负载，因此这个位置最好不要设置机械强度较弱的绝热层。
又，在本实施方式中，虽然采用热固化型的环氧树脂作为绝热层10的基材，但是也可采用紫外线固化型的环氧树脂。通过使环氧树脂紫外线固化，可抑制初期热膨胀导致的翘曲。又，绝热层10根据需要，也可配合其他的通常包含在热固性树脂组成物中的物质，例如热稳定剂、防带电剂、紫外线吸收剂、难燃剂、染料或颜料、润滑剂等。
又，如果是半导体元件SD倒装连接的安装方法，也可采用以焊锡或导电性粘接剂代替密封树脂23的连接方法。又，本发明的结构不限于CSP型的半导体元件，例如QFP型、BGA型、MCM型等表面安装部件也都适用。又，构成多层配线基板的绝缘层和配线图案的材质等，在不脱离本发明主旨的前提下，也可采用各种适用的材料。又，密封树脂23也可含有绝热材料(发泡体)。
(实施方式2)
参考图8对本发明实施方式2的半导体装置进行说明。本实施方式涉及的半导体装置SA2是将上述实施方式1中的半导体装置SA1中的多层配线基板MB1替换成了多层配线基板MB2的装置。
如图8所示，多层配线基板MB2设有两层绝热层。具体来说，在芯基板1和第一绝缘层3之间设有第一绝热层10a，在芯基板1和第二绝缘层4之间设有第二绝热层10b。
第一绝热层10a和第二绝热层10b的构成与上述的绝热层10相同。又，在第一绝热层10a和第二绝热层10b中分别形成导通部6和层间电极9，这些导通部6和层间电极9与设置在绝缘层3、芯基板1和绝缘层4中的导通部6和层间电极9电连接。
在芯基板1的两侧设置绝热层10a和绝热层10b时，虽然存在着增加多层配线基板的制造成本这样的缺点，但是，可以有效地防止加热用具32(参考图4)的热传导到第二绝缘层4。其结果，能够更好地抑制倒装连接后(降温后)多层配线基板MB2的翘曲。
(实施方式3)
参考图9，对本发明的实施方式3涉及的半导体装置进行说明。如图9所示，本发明实施方式涉及的半导体装置SA3是，在前述第一实施方式涉及的半导体装置SA1中，以多层配线基板MB3代替多层配线基板MB1的装置。
多层配线基板MB1中，绝热层10形成在芯基板1的倒装连接侧(芯基板1和第一绝缘层3之间)的整个面。而在多层配线基板MB3中，仅在设置于芯基板1和第一绝缘层3之间第三绝缘层14的一部分上设置绝热部件15。
具体来说，绝热部件15是指在设置在第三绝缘层14中的与半导体元件SD的安装位置靠近的位置处的开口部中填充绝热材料形成的部件。绝热部件与实施方式1中所说明的绝热材料实质上是相同。
在图9中，L表示半导体元件SD的一边的长度。即，在本实施方式中，绝热部件设置在与半导体元件SD相对的部位，且形成为与半导体元件SD对应的形状。
下面，对仅将绝热部件15设置在靠近半导体元件SD的安装位置的位置处的原因进行说明。虽然实施方式1的绝热层10能够充分发挥降低配线基板的翘曲的效果，但是由于绝热材料价格高，导致半导体装置的成本也升高。绝热材料是通过如多孔质球状二氧化硅微粒子那样将热传导性低的粒子混入热固性树脂中而制成的。由于这样的粒子限定了用途，因此相比玻璃纤维等价格要高。
多层配线基板中与半导体元件SD的安装位置靠近的位置处，由于通过半导体元件SD传导的热的缘故，和其他部分相比膨胀量要大。反之，在离开半导体元件SD安装位置的部位，热所导致的膨胀量小，因此即使将绝热部件从该部分除去，对抑制翘曲的效果影响也不大。如果仅在靠近半导体元件SD的安装位置的位置处设置绝热部件，相比设置绝热层10的情况，成本可以降低。
接着，对多层配线基板MB3的制造方法进行说明。芯基板1、绝缘层3和4的制作工序和实施方式1所说明的多层配线基板MB1的相同，故在此省略，此处对第三绝缘层14的制作工程进行说明。
首先，使得环氧树脂等热固性树脂浸渍在玻璃纤维等中制作半固化片。半固化片的两面粘附有PET等具有起模性的膜(分离层)。
接着，在半固化片的规定位置通过冲压装置形成与半导体元件SD对应形状的开口部。
接着，将使得绝热粒子分散在环氧树脂等基材中的糊状的绝热材料，通过丝网印刷法，以利用刮板(スキ一ジ)刮擦的方式填充到所述开口部。填充的绝热材料稍稍超过开口部也可以。其通过加压时的压缩变为平坦状态。
接着，剥离粘接在半固化片的一侧面的分离层，并以固定位置的状态载置于芯基板1上之后，通过压力机加压加热使得半固化片和基材固化。这样，可以在芯基板1上形成具有绝热部件15的绝缘层14.
接着，在绝缘层14的导通部连接部，从分离层上方照射激光形成导通孔。之后，通过镀铜在导通孔的壁面形成导体层，同时在绝缘层14的表面形成镀铜层。进一步的，导通孔中通过丝网印刷等填充绝缘性树脂。然后，以和芯基板1相同的方法，在镀铜层上涂布光致抗蚀剂之后，进行曝光和蚀刻，形成所希望的配线图案(层间电极9)。
和所述的绝热层10的制作相比，绝缘层14的制作更加容易。即，绝缘层14通过使环氧树脂等热固性树脂浸渍在玻璃纤维等中来制作。这样的绝缘层的制作方法得到确立，成本也低。又，由于可以通过重复对半固化片状态的绝缘层进行层叠这一相同的工序来制造多层配线基板，因此制作工序单纯。
如以上说明那样，本实施方式的多层配线基板MB3中，仅在第三绝缘层14中与半导体元件SD的安装位置相对的部位形成绝热部件15。这样，在半导体装置SA3中绝热部件15所需要的的成本可以降低，同时也能抑制倒装连接时多层配线基板MB3的翘曲。
又，在本实施方式中，绝热部件15的宽度和半导体元件SD的宽度L相等，但是不限于此。为了避免热从绝热部件15周围的绝缘层14传导到芯基板1，绝热部件的形状可以比半导体元件SD稍大。
(实施方式4)
参考图10对本发明实施方式4的半导体装置进行说明。如图10所示，本实施方式涉及的半导体装置SA4是，在上述第三实施方式的半导体装置SA3中，以多层配线基板MB4替换多层配线基板MB3得到的装置。
具体来说，在多层配线基板MB3中，在芯基板1和第一绝缘层3之间设置的第三绝缘层14的一部分设置了绝热部件15，但是在多层配线基板MB4中，还在芯基板1的一部分设置了绝热部件16。
如图10所示，设置在芯基板1中的绝热部件16的宽度和设置在绝缘层14中的绝热部件15的宽度相同。又，构成绝热部件16的绝热材料也和构成绝热部件15的绝热材料实质相同。在芯基板1中形成绝热部件16的工序和在绝缘层14中形成绝热部件15的工序基本相同，在此省略说明。
通过在绝缘层14和基板1中都设置绝热部件(15、16)，在半导体元件SD倒装安装到多层配线基板MB4时，可遮挡传导到第三绝缘层14、芯基板1和第二绝缘层4中的热，其结果，可更好地抑制多层配线基板MB4的翘曲。由于绝热部件15和16所采用的绝热材料的量可限制到必要最小限度，因此可将半导体装置SA4的成本提升控制到最小限。
(实施方式5)
参考图11，对本发明实施方式5涉及的半导体装置进行说明。如图11所示，本实施方式的半导体装置SA5将前述第三实施方式的半导体装置SA3中的多层配线基板MB3替换为多层配线基板MB5。
具体来说，在多层配线基板MB3中，在绝缘层14中与半导体元件SD相对的部位设置开口部，并在该开口部中填充绝热材料，从而构成绝热部件15。相对的，多层配线基板MB5中，在绝缘层14中的接近半导体元件SD的安装位置的位置，形成多个导通孔，并分别在这些导通孔中填充绝热材料，由此来构成绝热部件17。即，在本实施方式中，绝热部件是指在导通孔中填充了绝热材料的绝热部件17的集合体。
相比开口部中填充绝热材料的绝热部件15，在导通孔中填充绝热材料的绝热部件17对热传导的抑制作用稍差。但是，绝热部件17能够以与形成导通部6的工序相同的工序来形成。因此，多层配线基板MB5的制造成本和制造现有的多层配线基板MBP的制造成本差不多。因此，半导体装置SA5相比半导体装置SA3，在制造成本方面更有优势。
绝缘层14的制造工序基本上与绝缘层3和4的制造工序相同，在此省略对其说明。绝缘层14的制造与绝缘层3和4的制造的不同之处在于以下两点：在靠近半导体元件SD的安装位置的部位形成多个导通孔，并在这些导通孔内填充绝热材料以替代绝缘性树脂。
又，虽然在构成绝热部件17的导通孔的壁面形成有导体层6a，但是这些导体层6a有些与层间电极9连接，有些没有与层间电极9连接。与层间电极9连接的导体层6a和绝热部件17发挥了与导通部6相同的功能。
(实施方式6)
参考图12，对本发明实施方式6涉及的半导体装置进行说明。如图12所示，本实施方式的半导体装置SA6将前述第五实施方式的半导体装置SA5中的多层配线基板MB5替换为多层配线基板MB6。
具体来说，多层配线基板MB5中，在设置于芯基板1和第一绝缘层3之间的绝缘层14的一部分设有绝热材料17，而在多层配线基板MB6中，在芯基板1的一部分也设置有与绝热部件17同样形状的绝热部件18。
如图12所示，在芯基板1中靠近半导体元件SD的安装位置的部位，还形成有多个导通孔内填充绝热材料的绝热部件18。绝热部件18中所填充的绝热材料和绝热部件17中填充的绝热材料实质相同。又，由于在芯基板1中形成绝热部件18的工序和在绝缘层14中形成绝热部件17的工序相同，在此省略说明。
通过在绝缘层14和芯基板1中都设置绝热部件(17、18)，相比多层配线基板MB5，可进一步抑制半导体元件SD倒装安装到多层配线基板MB6时所产生的多层配线基板MB6的翘曲。又，绝热部17和18的制造中可转用导通部6的制造工序，因此可以抑制半导体装置SA6的制造成本。
产业上的可利用性
本发明可用于半导体元件以倒装法安装到多层配线基板的小型薄型的半导体装置等。

Claims (10)

1.一种半导体装置，该半导体装置包括：多层配线基板，和安装在所述多层配线基板上的半导体元件，其特征在于，
所述多层配线基板具有芯基板、隔着绝热部件层叠在所述芯基板的一侧的面上的第一绝缘层、和层叠在所述芯基板的另一侧的面上的第二绝缘层，
所述绝热部件是在绝缘性树脂中混入无机发泡体的材料，且由热传导性比所述第一绝缘层和第二绝缘层低的材料构成，
所述半导体元件安装在所述第一绝缘层上。
2.如权利要求1所述的半导体装置，其特征在于，在所述绝热部件中设有连接所述绝热部件上下表面的导通部，且
该导通部通过层间电极与分别设置在所述芯基板以及第一绝缘层中的导通部电连接。
3.如权利要求1所述的半导体装置，其特征在于，所述绝热部件设置在第三绝缘层中，所述第三绝缘层位于所述芯基板和所述第一绝缘层之间。
4.如权利要求3所述的半导体装置，其特征在于，所述绝热部件形成于开口部，所述开口部形成在所述第三绝缘层中靠近所述半导体元件的安装位置的部位。
5.如权利要求3所述的半导体装置，其特征在于所述绝热部件通过在形成于所述第三绝缘层中靠近所述半导体元件的安装位置的部位的多个第一导通孔中填充所述热传导性低的材料而构成。
6.如权利要求1所述的半导体装置，其特征在于，所述无机发泡体是从多孔质二氧化硅、发泡玻璃、二氧化硅中空球、玻璃微球、西拉斯中空球、和石英微球体这些材料中选出的至少一种。
7.如权利要求1所述的半导体装置，其特征在于，所述无机发泡体是陶瓷中空粒子。
8.一种多层配线基板，在该多层配线基板的一侧的面上形成有与所安装的半导体元件连接的配线，其特征在于，
所述多层配线基板具有芯基板、隔着绝热部件层叠在所述芯基板的一侧的面上的第一绝缘层、和层叠在所述芯基板的另一侧的面上的第二绝缘层，所述绝热部件是在绝缘性树脂中混入无机发泡体的材料，且由热传导性比所述第一绝缘层和第二绝缘层低的材料构成，
所述半导体元件安装在所述第一绝缘层上。
9.如权利要求8所述的多层配线基板，其特征在于，在所述绝热部件中设有连接所述绝热部件上下表面的导通部，且
该导通部通过层间电极与分别设置在所述芯基板以及第一绝缘层中的导通部电连接。
10.如权利要求8所述的多层配线基板，其特征在于，所述绝热部件设置在第三绝缘层中，所述第三绝缘层位于所述芯基板和所述第一绝缘层之间，且所述绝热部件形成在所述第三绝缘层中靠近所述半导体元件的安装位置的部位。
CN2008801176507A 2007-12-26 2008-11-11 半导体装置和多层配线基板 Expired - Fee Related CN101869008B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-334142 2007-12-26
JP2007334142 2007-12-26
PCT/JP2008/003248 WO2009081518A1 (ja) 2007-12-26 2008-11-11 半導体装置および多層配線基板

Publications (2)

Publication Number Publication Date
CN101869008A CN101869008A (zh) 2010-10-20
CN101869008B true CN101869008B (zh) 2012-08-29

Family

ID=40800837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801176507A Expired - Fee Related CN101869008B (zh) 2007-12-26 2008-11-11 半导体装置和多层配线基板

Country Status (4)

Country Link
US (1) US8283570B2 (zh)
JP (1) JP5105378B2 (zh)
CN (1) CN101869008B (zh)
WO (1) WO2009081518A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers
JP5469405B2 (ja) * 2009-08-07 2014-04-16 電気化学工業株式会社 回路基板及びその製造方法
JP2011146519A (ja) * 2010-01-14 2011-07-28 Panasonic Corp 半導体装置及びその製造方法
PL2388287T3 (pl) * 2010-05-18 2013-09-30 Cognis Ip Man Gmbh Materiał kompozytowy
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8945329B2 (en) * 2011-06-24 2015-02-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
WO2013190748A1 (ja) * 2012-06-22 2013-12-27 株式会社ニコン 基板、撮像ユニットおよび撮像装置
US8816494B2 (en) * 2012-07-12 2014-08-26 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
CN104487232B (zh) * 2012-07-18 2016-10-12 福伊特专利公司 用于制造纤维增强的塑料构件的设备和方法
US9418971B2 (en) * 2012-11-08 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure including a thermal isolation material and method of forming the same
US9223363B2 (en) * 2013-03-16 2015-12-29 Henkel IP & Holding GmbH Electronic devices assembled with heat absorbing and/or thermally insulating composition
WO2015139754A1 (de) * 2014-03-20 2015-09-24 Siemens Aktiengesellschaft Elektrisches modul mit spanneinrichtung
JP6531603B2 (ja) * 2015-10-01 2019-06-19 富士通株式会社 電子部品、電子装置及び電子装置の製造方法
DE102015223422A1 (de) * 2015-11-26 2017-06-01 Robert Bosch Gmbh Elektrische Vorrichtung mit einer Umhüllmasse
WO2018044053A1 (ko) 2016-08-31 2018-03-08 주식회사 아모센스 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
DE102016119031A1 (de) 2016-10-07 2018-04-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wärmeisoliertes Mikrosystem
JP7223968B2 (ja) * 2017-01-31 2023-02-17 パナソニックＩｐマネジメント株式会社 電解コンデンサ
WO2018183787A1 (en) * 2017-03-31 2018-10-04 Magna Seating Inc. Electrical circuit board with low thermal conductivity and method of constructing thereof
JP7135514B2 (ja) * 2018-07-09 2022-09-13 株式会社デンソー 回路基板の放熱構造
JP2020008765A (ja) * 2018-07-10 2020-01-16 株式会社リコー 熱電変換回路、及び画像形成装置
JP7275619B2 (ja) * 2019-02-08 2023-05-18 富士電機株式会社 電力変換装置
JP7199268B2 (ja) 2019-03-19 2023-01-05 株式会社東芝 電子機器
JP7526948B2 (ja) * 2020-04-17 2024-08-02 パナソニックＩｐマネジメント株式会社 断熱シート、及び、それを用いた回路基板
TWI817388B (zh) * 2022-03-14 2023-10-01 巨擘科技股份有限公司 陶瓷基板複合結構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1441613A (zh) * 2002-02-26 2003-09-10 京瓷株式会社 高频组件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62206861A (ja) 1986-03-07 1987-09-11 Hitachi Ltd セラミツクス多層回路板及び半導体実装構造
JP2906282B2 (ja) * 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
JP2001217514A (ja) 2000-02-03 2001-08-10 Denso Corp 多層配線基板
JP3554310B2 (ja) * 2001-03-28 2004-08-18 京セラ株式会社 電子回路モジュール
US8034740B2 (en) * 2004-02-05 2011-10-11 Taiyo Kagaku Co., Ltd. Adsorptivity imparting agent containing porous silica
US7998638B2 (en) * 2004-11-03 2011-08-16 Samsung Sdi Co., Ltd. Electrode for fuel cell, and membrane-electrode assembly and fuel cell system comprising the same
CN101297610B (zh) * 2005-07-29 2010-04-21 株式会社藤仓 弯曲式刚性印刷布线板及其制造方法
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1441613A (zh) * 2002-02-26 2003-09-10 京瓷株式会社 高频组件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP昭62-206861A 1987.09.11

Also Published As

Publication number Publication date
JP5105378B2 (ja) 2012-12-26
WO2009081518A1 (ja) 2009-07-02
US8283570B2 (en) 2012-10-09
CN101869008A (zh) 2010-10-20
JPWO2009081518A1 (ja) 2011-05-06
US20110279996A1 (en) 2011-11-17

Similar Documents

Publication Publication Date Title
CN101869008B (zh) 半导体装置和多层配线基板
JP4055717B2 (ja) 半導体装置およびその製造方法
JP4902606B2 (ja) 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ
JP4272693B2 (ja) 部品内蔵モジュールの製造方法
CN101107891B (zh) 多层印刷配线基板
EP2180772A1 (en) Multilayered wiring board and semiconductor device
JPWO2004064467A1 (ja) 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
JP2008153693A (ja) 回路部品内蔵モジュールの製造方法
JP2004119691A (ja) 配線基板
JP4992342B2 (ja) プリント配線板の製造方法
KR101148628B1 (ko) 배선 기판 및 배선 기판의 제조 방법
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
KR20130024822A (ko) 프린트 배선판
JP2010278414A (ja) 配線板用材料、積層板、多層板及び配線基板
KR100847003B1 (ko) 인쇄 회로 기판을 위한 탄소 섬유 보강재
JP5081267B2 (ja) 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
JP2011233915A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP2007194516A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP2011151048A (ja) 電子部品の製造方法および電子部品
JP5059486B2 (ja) 部品内蔵モジュールの製造方法
JP5445007B2 (ja) 回路基板及びその製造方法
KR100775353B1 (ko) 인쇄 회로 기판을 위한 탄소 섬유 보강재 가공 방법
KR20160103270A (ko) 인쇄회로기판 및 그 제조방법
JP4417294B2 (ja) プローブカード用部品内蔵基板とその製造方法
JP2007221117A (ja) 部品内蔵基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120829