CN101839928B

CN101839928B - 数字示波器和数据存取方法

Info

Publication number: CN101839928B
Application number: CN 200910119841
Authority: CN
Inventors: 王悦; 王铁军; 李维森
Original assignee: Beijing Rigol Technologies Inc
Current assignee: Beijing Rigol Technologies Inc
Priority date: 2009-03-19
Filing date: 2009-03-19
Publication date: 2013-04-24
Anticipated expiration: 2029-03-19
Also published as: CN101839928A

Abstract

本发明涉及一种数字示波器和数据存取方法。所述的数字示波器2包括一个处理器21和一个与所述的处理器相连接的存储器22，所述的数字示波器2还包括一个与所述的处理器21和所述的存储器22相连接的仲裁电路23，所述的仲裁电路23内预设有一个操作预设条件，所述的处理器21在需要对所述的存储器22进行操作时会发送一个操作校验码到所述的仲裁电路23，所述的仲裁电路23在所述的操作校验码满足所述的操作预设条件时使所述的存储器22对所述的处理器21开放操作权限。本发明的数字示波器2的数据安全性较高。

Description

数字示波器和数据存取方法

技术领域

本发明涉及到一种数字示波器和数据存取方法，特别涉及到一种数据读写安全性较高的数字示波器。

背景技术

很多的数字化产品中都包含具有数据处理功能的芯片，如数字信号处理器(DSP)。由于目前DSP内部存储空间的限制，DSP多采用外接存储器来存放自身加载程序或者需要掉电保存的数据。用于此种应用的存储器有EPROM、EEPROM、Flash等。

请参照图1，图1是一种现有技术的数字示波器的模块示意图。该数字示波器1包括一个用于对测量数据进行处理的处理器11和一个与处理器11通信的存储器12。存储器12保存有处理器11运行的程序，处理器11可以对存储器12进行读、写、擦除等操作。

处理器11具有一组地址引脚111、一组数据引脚112和多个控制引脚110。多个控制引脚110包括一个第一通用输入输出(GPIO)引脚113、一个读使能(RE)引脚114、一个写使能(WE)引脚115和一个第二通用输入输出引脚116。存储器12具有一个地址引脚121、一组数据引脚122和多个受控引脚120。多个受控引脚120包括一个片选(CE)引脚123、一个输出使能(OE)引脚124、一个写使能(WE)引脚125和一个写保护(WP)引脚126。

地址引脚111与地址引脚121对应相连，数据引脚112与数据引脚122对应连接，第一通用输入输出引脚113与片选引脚123连接，读使能引脚114与输出使能引脚124连接，写使能引脚115与写使能引脚125连接，第二通用输入输出引脚116与写保护引脚126连接。

存储器12的写保护引脚126具有一个有效状态(低电平)和一个无效状态(高电平)。当写保护引脚126处于有效状态时，存储器12将禁止处理器11修改其上的数据，即禁止对存储器12进行写操作和擦除操作。

存储器12的片选引脚123具有一个有效状态和一个无效状态。当需要对该存储器12进行操作时，需要将片选引脚123置于有效状态，来选定该存储器12。

存储器12的写使能引脚125具有一个有效状态和一个无效状态。当将存储器12的写使能引脚125置于有效状态时，则表示可以对指定地址的储存单元进行写操作和擦除操作。

存储器12的输出使能引脚124具有一个有效状态和一个无效状态。当将存储器12的输出使能引脚124置于有效状态时，则表示可以对指定地址的储存单元进行读操作。

处理器11在需要对存储器12进行读操作时，通过第一通用输入输出引脚113将片选引脚123置于有效从而选定存储器12；通过读使能引脚114将输出使能引脚124置于有效从而开打存储器12的读操作的权限；通过地址引脚111将需要读取的存储单元的地址发送给存储器12；通过数据引脚112将所需读取的数据读回。

处理器11在需要对存储器12进行写操作时，通过第一通用输入输出引脚113将片选引脚123置于有效从而选定存储器12；通过写使能引脚115将写使能引脚125置于有效从而开打存储器12的写操作的权限；通过地址引脚111将需要写入的存储单元的地址发送给存储器12；通过数据引脚112将所需写入的数据写入到对应的存储单元上。

但是，由于存储器12的写使能引脚125直接和处理器11的写使能引脚115连接，因此处理器11仅仅靠写使能引脚115而不需要外加任何控制或验证即可以控制了存储器12写操作的权限，造成存储器12上的数据因误操作而被修改或丢失的可能较高，即存储器12上数据的安全性较差。

发明内容

为了解决传统数字示波器数据安全性较差的问题，有必要提供一种数据安全性较高的数字示波器。

一种数字示波器，包括一个处理器和一个与所述的处理器相连接的存储器，所述的数字示波器还包括一个与所述的处理器和所述的存储器相连接的仲裁电路，所述的仲裁电路内预设有一个操作预设条件，所述的处理器在需要对所述的存储器进行操作时会发送一个操作校验码到所述的仲裁电路，所述的仲裁电路在所述的操作校验码满足所述的操作预设条件时使所述的存储器对所述的处理器开放操作权限。

本发明数字示波器当中，所述的存储器可以是FLASH、EPROM或EEPROM等具有数据存储能力的电子元件。

本发明数字示波器当中，所述的仲裁电路可以是复杂可编程逻辑器件(CPLD)、可编程逻辑阵列(PLA)、现场可编程逻辑阵列(FPLA)、通用阵列逻辑(GAL)或现场可编程门阵列(FPGA)。

本发明数字示波器当中，所述的开放操作权限是指允许处理器对存储器进行操作。

在本发明数字示波器的一个较佳实施方式当中，该仲裁电路内预设有一个操作预设码，所述的操作预设条件为所述的操作校验码与所述的操作预设码相同。

本发明的数字示波器由于利用所述的仲裁电路对所述的处理器所请求的操作进行验证，验证通过才开放所述存储器的操作权限，使得所述的处理器不能直接获得所述的存储器的操作权限，进而使得所述的存储器上数据的安全性较高。

本发明同时还提供所述的数字示波器所采用的数据存取方法。

一种本发明数字示波器所采用的数据存取方法，其包括如下步骤：

处理器向仲裁电路发送操作请求；

处理器向仲裁电路发送操作校验码；

判断操作校验码是否符合操作预设条件，如果符合条件，则开放存储器的操作权限并通知处理器可以进行操作，继续执行后续的步骤，如果不符合条件，则通知处理器不可以进行操作，并不再执行后续的步骤；

处理器对存储器进行操作。

本发明的数据存取方法由于利用所述的仲裁电路对所述的处理器所请求的操作进行验证，验证通过才开放所述存储器的操作权限，使得所述的处理器不能直接获得所述的存储器的操作权限，进而使得采用本方法的存储器上数据的安全性较高。

附图说明

图1是一种现有技术的数字示波器的模块示意图。

图2是本发明数字示波器一较佳实施方式的模块示意图。

图3是图2所示数字示波器执行写操作的步骤流程图。

图4是本发明数字示波器另一变形实施方式的模块示意图。

图5是本发明数字示波器再一变形实施方式的模块示意图。

具体实施方式

请参照图2，图2是本发明数字示波器一较佳实施方式的模块示意图。该数字示波器2包括一个用于对测量数据进行处理的处理器21、一个存储器22、一个仲裁电路23、一组数据总线24和一组地址总线25。该处理器21为DSP，该存储器22为Flash，该仲裁电路23为复杂可编程逻辑器件。

作为另外的实施例，该处理器21可以是CPU或MCU等具有程序执行能力的芯片。该存储器22可以是EPROM或EEPROM等具有数据存储能力的电子元件。该仲裁电路23可以是可编程逻辑阵列、现场可编程逻辑阵列、通用阵列逻辑或现场可编程门阵列。

该处理器21包括一组数据引脚211、一组地址引脚212和多个控制引脚210。该多个控制引脚210包括一个第一通用输入输出引脚213、一个第二通用输入输出引脚214、一个写使能引脚215和一个读使能引脚216。

该存储器22包括一组数据引脚221、一组地址引脚222和多个受控引脚220。该多个受控引脚220包括一个写使能引脚223、一个写保护引脚224、一个片选引脚225和一个输出使能引脚226。

所述的仲裁电路23包括多个输入输出引脚230。

该处理器21的地址引脚212、该存储器22的地址引脚222和该仲裁电路23的多个输入输出引脚230中的第一部分233都连接到该地址总线25上。该处理器21的数据引脚211、该存储器22的数据引脚221和该仲裁电路23的多个输入输出引脚230中的第二部分234都连接到该数据总线24上。该第一通用输入输出引脚213、第二通用输入输出引脚214、写使能引脚215和读使能引脚216都一一对应地连接到仲裁电路23的多个输入输出引脚230的第三部分235上。该存储器22的写使能引脚223、写保护引脚224、片选引脚225和输出使能引脚226都一一对应地连接到仲裁电路23的多个输入输出引脚230的第四部分236上。上述连接方式使得处理器21不直接连接存储器22的受控引脚220，而是将处理器21的控制引脚210和存储器22的受控引脚220都连接至仲裁电路23，由仲裁电路23统一判断是否给予处理器21对存储器22进行各种操作的权限。

该处理器21的写使能引脚215在该处理器21执行写操作时为有效状态，否则处于无效状态。读使能引脚216在该处理器21执行读操作时为有效状态，否则处于无效状态。第一通用输入输出引脚213被设定成用于发送片选信号来选定存储器22。第二通用输入输出引脚214被设定成用于发送写保护信号控制存储器22是否写保护。

存储器22的写保护引脚224具有一个有效状态(低电平)和一个无效状态(高电平)。当写保护引脚224处于有效状态时，将对存储器22进行写保护，否则将不写保护。其中，写保护是指存储器22将禁止处理器21或其他元件修改其上的数据，即禁止对存储器22进行写操作或擦除操作。

存储器22的片选引脚225具有一个有效状态和一个无效状态。当需要选定该存储器22来进行操作时，需要将片选引脚225置于有效状态，来选定该存储器22。

存储器22的写使能引脚223具有一个有效状态和一个无效状态。当将存储器22的写使能引脚223置于有效状态时，则表示可以对指定地址的储存单元进行写操作或擦除操作。

存储器22的输出使能引脚226具有一个有效状态和一个无效状态。当将存储器12的输出使能引脚124置于有效状态时，则表示可以对指定地址的储存单元进行读操作。

仲裁电路23具有内部ROM(或外部ROM)和RAM，可以通过编程的方式在其内部预设有多个操作预设条件和多个关闭操作预设条件并将其运行。而上述对仲裁电路23的编程可以在PC上将程序编写完成后通过下载线或编辑器固化到仲裁电路23的内部ROM(或外部ROM)中，每次上电即可以自动加载运行。

该多个操作预设条件包括一个写操作预设条件和一个读操作预设条件。该多个关闭操作预设条件包括一个关闭写操作预设条件和一个关闭读操作预设条件。处理器21在需要对存储器22进行对应操作(如写操作或读操作)时需要发送一个操作校验码到仲裁电路23。如果操作校验码满足对应的操作预设条件，则仲裁电路23对处理器21开放对应的操作权限。其中，所谓的“开放对应的操作权限”是指允许处理器21对存储器22进行对应的操作。类似的，处理器21在需要对存储器22关闭对应操作(如关闭写操作或关闭读操作)时需要发送一个关闭操作校验码到仲裁电路23。如果关闭操作校验码满足对应的关闭操作预设条件，则仲裁电路23对处理器21关闭对应的操作权限，如果不满足则保持权限的开放。其中，所谓的“关闭对应的操作权限”即不允许处理器21对存储器22进行对应的操作。

请一并参照图2和图3，图3是图2所示数字示波器执行写操作的步骤流程图。下面以数字示波器2进行写操作为例，说明数字示波器2所采用的数据存取方法所包括的各个步骤：

步骤1、处理器21向仲裁电路23发送写操作请求；

处理器21的写使能引脚215变为有效，使得仲裁电路23确定处理器21请求执行的是写操作，进而调用对应的写操作预设条件。

步骤2、处理器向仲裁电路23发送写操作校验码；

处理器21通过地址引脚212通过地址总线25和数据总线24向仲裁电路23发送写操作校验码。具体为通过地址总线25选定仲裁电路23的RAM的特定的存储单元，再通过数据总线24向该特定的存储单元写入该写操作校验码。

步骤3、判断操作校验码是否符合操作预设条件，如果符合条件，则开放存储器22的写操作权限并通知处理器21可以进行写操作，继续执行后续的步骤；如果不符合条件，则通知处理器21不可以进行写操作，保持存储器22的写操作权限的关闭并不再执行后续的步骤；

该仲裁电路23内部预设有一个写操作预设码，该写操作预设条件为该写操作校验码是否等于该写操作预设码。即，如果该写操作校验码等于该写操作预设码，则该仲裁电路23通过对应的输入输出引脚230输出低电平使得该存储器22的写使能引脚223处于有效状态。同时，该仲裁电路23通过地址总线25发送一个允许操作信号反馈到处理器21以通知处理器21可以进行写操作。如果该写操作校验码不等于该写操作预设码，则该仲裁电路23通过地址总线25发送一个不允许操作信号反馈到处理器21以通知处理器21不可以进行写操作，并继续保持存储器22的写使能引脚223为高电平以处于无效状态。这样，即便处理器21仍旧继续试图对该存储器22进行写操作，也会因为该仲裁电路23将存储器22的写使能引脚223置于无效状态而使写操作不能成功。例如，该写操作校验码例如是二进制数1010，该写操作预设码是1000，由于1010不等于1000，因此不能开放写操作权限。

步骤4、处理器21对存储器22进行写操作；

上述步骤4又包括以下具体的步骤4.1～4.3：

步骤4.1、处理器21发送擦除命令以及需要擦除的存储单元的地址；

对于本实施方式所举例的存储器22，存储器22内部具有专用的固定地址的多个存储单元用于存放操作指令，这些固定地址的多个存储单元被称为控制寄存器。因此在本实施方式中，所谓的“处理器21发送擦除命令”是向存储器22的控制寄存器写入擦除操作的控制码。例如，处理器21对存储器22的第二个扇区进行擦除，第二个扇区起始地址假定为0x10000，那么擦除操作过程为：

a.通过数据总线24向0x10555地址写入0xAA

b.通过数据总线24向0x102AA地址写入0x55

c.通过数据总线24向0x10555地址写入0x80

d.通过数据总线24向0x10555地址写入0xAA

e.通过数据总线24向0x102AA地址写入0x55

f.通过数据总线24向0x10000地址写入0x30

当然，上述仅仅是对一种存储器的擦除操作所做的一个举例说明，对于不同类型的存储器，操作方式和控制码均有所不同，但是这是本领域技术人员所公知的常识性技术。

而需要擦除的存储单元的地址是通过地址总线25发送的。

步骤4.2、处理器21发送写入命令、需要写入的存储单元的地址以及需要写入的数据；

此过程仍然是处理器21对存储器22的控制寄存器写入写控制码，方法与擦除过程(步骤4.1)相同，只不过地址和命令有所不同，这里不作赘述。

步骤4.3、写入数据；

步骤4.4、检查数据正确性；

在本实施方式当中，对数据正确性的检查是将写操作所写入存储器22的数据读回与处理器21发送的数据相比较。如果写入正确，则继续执行下一个步骤，如果写入错误，则继续判断是否是第一次写入错误：如果是第一次写入错误，则重新回到并执行步骤4.1；如果不是第一次写入错误，则向处理器21发送错误信息，并执行下一个步骤。

步骤5、处理器21向仲裁电路23发送关闭写操作校验码，判断关闭写操作校验码是否符合关闭写操作预设条件，如果符合条件，则关闭存储器22的写操作权限；如果不符合条件，则维持现有状态不改变；

为了防止在操作过程中错误的中断操作进而使数据遭到破坏，所以在关闭操作时也可以设置一个步骤5来对关闭操作进行一个验证。步骤5的操作过程和步骤2～3类似。此处，关闭操作预设条件可以和操作预设条件预设成一样的条件，也可以预设成不一样的条件。

本发明的数字示波器2由于处理器21的控制引脚210不直接连接到存储器22的受控引脚220上，而是通过该仲裁电路23控制，因此可以利用仲裁电路23对处理器21请求的操作进行验证，使得存储器22上数据的安全性较高。

本发明并不限于上述实施方式所述，还具有诸多变形实施方式，例如：

一、如图4，可以利用控制引脚510发送操作校验码(即操作校验码)，这样则无需将地址总线55和数据总线54连接到仲裁电路53。

二、本发明的数字示波器2的处理器21和存储器22均不限于一个。例如：该数字示波器还包括另一个处理器，该另一个处理器在需要对所述的存储器进行操作时发送另一个操作校验码到该仲裁电路，该仲裁电路在该另一个操作校验码满足该操作预设条件时使该存储器对该另一个处理器开放操作权限。这样，可以通过对不同的处理器或存储器设置不同的操作校验码或操作预设条件来进行分级控制。

三、如图5，可以将该控制引脚610和受控引脚620的一部分连接到仲裁电路63上，使仲裁电路63对一部分操作进行验证。如，仅将写使能引脚615和写使能引脚623连接到仲裁电路63，使得仅对写操作进行验证。

四、操作预设条件和关闭操作预设条件还可以具有多种形式，例如操作预设条件还可以是：当操作校验码大于一个预设码时，开放操作权限。

五、本发明的数字示波器2可以通过设置多个操作预设条件对存储器22不同的数据段(如扇区)进行控制。

六、本发明的数字示波器2的仲裁电路23还可以用于实现地址译码，系统时钟控制，上电时序控制等功能。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围都应该以权利要求的保护范围为准。

Claims

1.一种数字示波器，包括：

一个处理器和一个与所述的处理器相连接的存储器，其特征在于：

所述的数字示波器还包括一个与所述的处理器和所述的存储器相连接的仲裁电路，所述的仲裁电路内预设有一个操作预设条件，所述的处理器在需要对所述的存储器进行操作时，会发送一个操作校验码到所述的仲裁电路，所述的仲裁电路在所述的操作校验码满足所述的操作预设条件时，使所述的存储器对所述的处理器开放操作权限。

2.根据权利要求1所述的数字示波器，其特征在于：该仲裁电路内预设有一个操作预设码，所述的操作预设条件为所述的操作校验码与所述的操作预设码相同。

3.根据权利要求1所述的数字示波器，其特征在于：所述的数字示波器还包括一个数据总线和一个地址总线，所述的处理器包括一个控制引脚、一个地址引脚和一个数据引脚，所述的存储器还包括一个受控引脚、一个地址引脚和一个数据引脚，所述的处理器的控制引脚和所述的存储器的受控引脚均连接到所述的仲裁电路，所述的处理器的数据引脚、所述的存储器的数据引脚和所述的仲裁电路均连接到所述的数据总线，所述的处理器的地址引脚、所述的存储器的地址引脚和所述的仲裁电路均连接到所述的地址总线，所述的处理器通过所述的地址总线和所述的数据总线向所述的仲裁电路发送操作校验码。

4.根据权利要求3所述的数字示波器，其特征在于：所述的存储器对所述的处理器开放操作权限时，使所述的存储器的受控引脚有效。

5.根据权利要求1所述的数字示波器，其特征在于：所述的数字示波器还包括一个数据总线和一个地址总线，所述的处理器包括一个控制引脚、一个地址引脚和一个数据引脚，所述的存储器还包括一个受控引脚、一个地址引脚和一个数据引脚，所述的处理器的控制引脚和所述的存储器的受控引脚均连接到所述的仲裁电路，所述的处理器的数据引脚、所述的存储器的数据引脚和所述的仲裁电路均连接到所述的数据总线，所述的处理器的地址引脚和所述的存储器的地址引脚均连接到所述的地址总线，所述的处理器通过所述的处理器的控制引脚向所述的仲裁电路发送操作校验码。

6.根据权利要求1至5中任意一个权利要求所述的数字示波器，其特征在于：所述的仲裁电路为可编程逻辑阵列、现场可编程逻辑阵列、通用阵列逻辑、复杂可编程逻辑器件和现场可编程门阵列中的一个。

7.根据权利要求1至5中任意一个权利要求所述的数字示波器，其特征在于：所述的数字示波器还包括另一个处理器，所述的另一个处理器在需要对所述的存储器进行操作时发送另一个操作校验码到所述的仲裁电路，所述的仲裁电路在所述的另一个操作校验码满足所述的操作预设条件时使所述的存储器对所述的另一个处理器开放操作权限。

8.一种如权利要求1所述的数字示波器所采用的数据存取方法，其包括如下步骤：

所述的处理器向所述的仲裁电路发送操作请求；

所述的处理器向所述的仲裁电路发送操作校验码；

判断所述的操作校验码是否符合所述的操作预设条件，如果符合，则开放存储器的操作权限并通知所述的处理器可以进行操作，继续执行后续的步骤，

如果不符合，则通知所述的处理器不可以进行操作，并不再执行后续的步骤；所述的处理器对所述的存储器进行操作。

9.根据权利要求8所述的数据存取方法，其特征在于：步骤“所述的处理器对所述的存储器进行操作”当中的“操作”为写操作，而且该步骤具体包括：

处理器发送擦除命令以及需要擦除的存储单元的地址；

处理器发送写入命令以及需要写入的存储单元的地址；

写入数据。