[go: up one dir, main page]

CN101809741B - 用于大电流的功率控制的具有至少一个半导体器件、尤其是功率半导体器件的装置 - Google Patents

用于大电流的功率控制的具有至少一个半导体器件、尤其是功率半导体器件的装置 Download PDF

Info

Publication number
CN101809741B
CN101809741B CN2008801096625A CN200880109662A CN101809741B CN 101809741 B CN101809741 B CN 101809741B CN 2008801096625 A CN2008801096625 A CN 2008801096625A CN 200880109662 A CN200880109662 A CN 200880109662A CN 101809741 B CN101809741 B CN 101809741B
Authority
CN
China
Prior art keywords
bus
semiconductor device
bar
making surface
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801096625A
Other languages
English (en)
Other versions
CN101809741A (zh
Inventor
G·希梅塔
N·塞利格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of CN101809741A publication Critical patent/CN101809741A/zh
Application granted granted Critical
Publication of CN101809741B publication Critical patent/CN101809741B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Thyristors (AREA)

Abstract

描述了一种用于大电流的功率控制的带有至少一个半导体器件(8；101-1，101-2，101-3)、尤其是功率半导体器件的装置，其中所述至少一个半导体器件(8；101-1，101-2，101-3)在所有情况下都具有至少两个彼此分开布置的电连接面并且与共同的支承体本体(1)电绝缘地被布置在该共同的支承体本体(1)上。此外，在支承体本体(1)上，在所述至少一个半导体器件(8；101-1，101-2，101-3)旁和与所述至少一个半导体器件(8；101-1，101-2，101-3)电绝缘地固定第一和第二汇流排(12，13)。所述至少一个半导体器件(8；101-1，101-2，101-3)的一个电连接面与第一汇流排(12，13)电连接，并且所述半导体器件(8；101-1，101-2，101-3)的另外的电连接面与第二汇流排(12，13)电连接。第一和/或第二汇流排(12，13)具有被布置在半导体器件(8；101-1，101-2，101-3)的对置侧上的区段，其中两个区段的与所涉及的汇流排(12，13)电连接的连接面被加载有电流。

Description

用于大电流的功率控制的具有至少一个半导体器件、尤其是功率半导体器件的装置
技术领域
本发明涉及一种用于大电流的功率控制的具有至少一个半导体器件、尤其是功率半导体器件的装置。在该装置中，至少一个半导体器件在所有情况下都具有至少两个彼此分开布置的电连接面并且与共同的支承体本体电绝缘地被布置在该共同的支承体本体上。在支承体本体上，在至少一个半导体器件旁并且与至少一个半导体器件电绝缘地固定第一和第二汇流排。至少一个半导体器件的一个电连接面与第一汇流排电连接。该半导体器件的另外的电连接面与第二汇流排电连接。 
背景技术
这种装置在WO 03 032390 A1中进行了描述。所描述的类型的装置例如针对功率在10kW至300kW的范围中的电驱动被采用。该装置(所谓的受控的功率模块)在振动、温度、湿度方面的要求高的工作条件下工作，其中应保证尽可能高的可靠性。通过该装置将蓄电池直流电压或者电容器直流电压以无损耗的方式逆变成交流电压，对交流电压进行整流，以对蓄能器充电，或者将电压变换到另一电压电平上。 
具有一个或者更多半导体器件的装置、尤其是用于大电流的功率控制的装置通常模块化地被构建。半导体器件电绝缘地被构建在支承装置(衬底)上，大多以金属化的瓷砖的形式来构建。芯片模块被固定在底板形式的支承体本体上，该底板通常是可冷却的。对半导体器件的馈电装置通常通过跨接线(Drahtbruecke)(所谓的接合线)从衬底被引导至壳体框架中的连接脚或者连接导体，最后被引导至模块的壳体的上侧。电流供给于是在壳体上方通过母线(Verschienung)或者电路板来进行。因此，在支承体本体上不需要用于电流母线的位置，由此可以将该装置的结构尺寸保持得小。对此的缺点是，电连接件部分远离地位于支承体本体的上面，使得这些电连接件在振动时剧烈地摆动并且可以使到衬底的连接迅速疲劳或馈电线具有比较高的电感。此外，母线的热连接不是最佳的。 
在该装置工作时，必要时除了例如150℃的高环境温度之外，由于输送损耗(Durchleitungsverluste)和开关损耗而出现半导体器件和电连接的强烈升温。由于高的热损耗功率，所以通常需要有效冷却，该有效冷却例如提供与该装置邻接的冷却水循环。在将该装置用于混合动力车辆中以使功率部件冷却的情况下，由于费用通常考虑内燃机的冷却循环线路，由此冷却器表面的对其散热的温度可为直至125℃。为了可靠的工作，功率半导体器件在活动的(aktive)半导体结上允许仅具有到175℃的温度(＝T结)。 
所描述的框架条件和使用条件因而对该装置的结构技术和连接技术提出了高要求。通常，模块的电故障(除了半导体器件的故障之外)主要是由于尤其是在以下结上的局部过热和热机械引起的跨接线疲劳而被造成：跨接线-半导体器件和跨接线-衬底表面以及跨接线-负载端子(Lastanschluss)。 
为了避免该装置的电故障，常常仅仅部分利用半导体器件的可能的开关功率。然而，由于在预给定的额定功率的情况下在电设计中需要安全加载，所以这样的装置昂贵、体积大并且相对应地重。然而，这恰好在移动应用方面是不利的。 
发明内容
因而，本发明的任务是给出一种用于大电流的功率控制的具有至少一个半导体器件、尤其是功率半导体器件的装置，该装置可以持久地在受到强烈振动负荷的并且遭受温度波动的环境中被采用。 
该任务通过具有权利要求1所述的特征的装置来解决。有利的实施形式由从属权利要求重新得到。 
根据本发明，在这类装置中，第一和/或第二汇流排具有被布置在半导体器件的对置侧上的区段，其中两个区段的与所涉及的汇流排电连接的连接面被加载有电流。 
根据本发明的装置具有如下优点：汇流排与半导体器件一样可以密集地并排直接布置在支承体本体的表面上，由此能够实现该装置的紧凑结构并且保证了对冷却系统的良好热连接。此外，通过将第一和/或第二汇流排的区段设置在半导体器件的对置侧上能够实现对称地将电流引导(电流馈入)到至少一个半导体器件。因此，可以避免局部 的电流最大值并且由此避免了过热问题。根据本发明的装置由此能够有利地实现与这在现有技术中是可能的相比更高地利用半导体器件的开关功率。 
根据优选的扩展方案，第一和/或第二汇流排的这些区段是所涉及的汇流排的腿部，这些腿部与所涉及的汇流排的梁U形连接。至少一个半导体器件在该实施形式中被布置在U形伸展的汇流排的内部，由此有利于对称的电流馈入。合乎目的地，腿部和梁一体式地被构建。 
根据另一构造方案，第三汇流排绝缘地被设置在支承体本体上并且逐区段地被设置在第一和/或第二汇流排的与半导体器件对置布置的区段之间。第三汇流排例如是该装置的电输出端。相对于第一和/或第二汇流排的区段/腿部优选地对称布置的第三汇流排有利于通过整个装置的对称通过电流。因此，如已阐述的那样，也在第三汇流排附近避免了局部的电流最大值并且由此避免了温度热点(Hot-Spot)。 
另一实施形式规定：至少一个半导体器件的连接面之一的电连接通过两个单部的或者多部的各由被弯曲的或者被卷边的金属片构成的连接板(Verbindungslasche)来进行，所述连接板分别以其一端通过焊接连接与汇流排之一的对置的区段之一相连接。由于汇流排和半导体器件在空间上接近，所以有利地可以使用短的电连接、即连接板。与跨接线相反，连接板能够实现到其连接方的大面积的连接，使得这些连接板在该装置通常工作时在剧烈振动的环境中极少能够被激励成共振。出于这些原因，该装置尤其适于持久地在剧烈振动的环境中(例如在驱动电动机、例如车辆的内燃机附近)采用，所述驱动电动机或内燃机通过表现了热环境。与跨接线相反，使用连接板此外还允许大电流的无损耗功率，其中降低了过热的风险。在连接板和汇流排之间的焊接连接例如可以在使用激光焊接连接、WIG焊接连接、微等离子体焊接连接或者电子束焊接连接的情况下来进行。由于焊接方法通常具有高的可靠性，所以也降低了由于在连接板的区域中的电连接的减弱引起的电故障的风险。 
合乎目的地，两个连接板以其另一端分别与电绝缘于支承体本体的中间接触面或者与施加在该装置的表面上的导线组结构(Leiterzugstruktur)焊接。这能够有利地实现也以其另一端焊接连接板。 
其中在中间接触面和至少一个半导体器件的其中一个连接面之间的电连接通过施加在该装置的表面上的导线组结构进行的另一改进方案在根据本发明的装置中能够实现完全省去跨接线。根据该构造方案，在使用所谓的平面的连接工艺的情况下进行接触，该平面的连接工艺例如以名称SiPLIT(西门子平面互连工艺(Siemens PlanarInterconnect Technology))公知。 
在根据本发明的装置中，功率半导体有利地不需要(例如利用凝胶浇注物)被封装，而是可以裸露地被固定在支承体本体上。因此合乎目的的是，整个装置气密密封地被包围在壳体中。 
在另一实施形式中，中间接触面被布置在第一和/或第二汇流排的区段之一与至少一个半导体器件之间。由于中间接触面在空间上接近汇流排的区段之一，所以可以将连接板短地实施，由此进一步有利于振荡特性。此外，也通过使中间接触面在空间上接近半导体器件而容易产生导线组结构。 
可以进一步设置的是，中间接触面之一通过如下接触面构建，在该接触面上导电地布置至少一个半导体器件。可替选地可以设置的是，中间接触面与其上导电地布置至少一个半导体器件的接触面电绝缘。 
优选的是，连接板由对应于汇流排的材料构成。因此，热膨胀系数彼此可以匹配，由此对根据本发明的装置的长期稳定性有有益影响。 
在另一构造方案中，根据本发明的装置具有连接成半桥的半导体器件，其中一个半导体器件的电连接面与和一个电极相关联的第一汇流排电连接。另外的半导体器件的电连接面与和对于所述一个电极相反的另外的电极相关联的第二汇流排电连接。所述一个半导体器件的另外的电连接面和所述另外的半导体器件的另外的连接面利用连接板与第三汇流排电连接。 
在另一合乎目的构造方案中，第一和第二汇流排相叠地并且彼此电绝缘地被布置在支承体本体的表面上，其中第一和第二汇流排中的每个在所述区段的每个上都具有自由的连接面，该连接面分别与连接板连接。通过第一和第二汇流排的相叠布置能够实现在其尺寸上紧凑的器件，该器件由于省去了跨接线而具有仅仅小的结构高度。所谓的共面的布置得到了非常低的电感并且由此得到比较低的开关过电压，所述开关过电压接着能够实现较高的开关功率。 
在该实施形式中合乎目的的是，自由的连接面分别被设置在与半导体器件对置布置的区段中。此外可以设置的是，在第一和第二汇流排的自由的连接面上布置电容器、尤其是辅助电容器，该电容器将第一汇流排的自由的连接面与第二汇流排的自由的连接面彼此连接。由于U形构造第一和/或第二汇流排而出现针对至少一个半导体器件设置两个电容器。 
在另一构造方案中，半导体器件包括含有半导体开关元件和半导体整流元件的并联电路，其中这两个器件的串联电路被置于轴线中，该轴线平行于与半导体器件对置布置的区段。半导体整流元件例如可以是用于半导体开关元件的续流二极管。通过所描述的装置，即使在多个半导体器件的情况下也保证了对称的电流特性曲线。 
可以进一步设置的是，半导体器件中的两个并联连接，所述半导体器件包括含有半导体器件和半导体整流元件的串联电路。与此相联系的是与其刚刚被描述的相同的优点。 
在另一构造方案中设置的是，支承体本体的表面是导电的，并且每个半导体器件、每个接触面和中间接触面通过在支承体本体的导电的表面上的由电绝缘材料构成的层与该表面电绝缘。有利地，半导体器件被施加在所谓的DCB衬底或者AMB衬底上。DCB代表直接敷铜(Direct Copper Bonding)，AMB代表活性金属钎焊(Active MetalBrazing)。在两个衬底中，半导体器件整面地在其背侧接触的情况下被钎焊到衬底上。优选地，如开头已经描述的那样，位于半导体器件的上侧上的接触部在使用平面的连接工艺的情况下被接触。 
可以进一步设置的是，支承体本体被耦合到散热器、例如冷却体上。散热器例如可以通过冷却循环线路来构成。冷却体例如可以在支承体本体的表面下与支承体本体热连接。冷却体也可以被集成到支承体本体中。 
根据本发明的装置可以被构建为半桥或者被构建为全桥。在全桥的情况下，第一和/或第二汇流排的区段或腿部指状地在相邻并排布置的半桥之间和在相应的半桥之外伸展。这意味着，在全桥的情况下，第一和/或第二汇流排总共具有四个区段或腿部，使得对于相应半桥的所有半导体器件保证了对称的电流馈入。 
根据本发明的装置例如能被用作逆变器模块或者变流器模块。尤 其是，考虑到用于车辆领域中。在这种情况下，车辆的任意的电负载都可通过根据本发明的装置被馈电。 
附图说明
以下参照附图中的实施例更为详细地阐述了本发明。 
图1示出了根据本发明的装置的横截面图， 
图2示出了构建为变流器的根据本发明的带有三个芯片模块的装置的俯视图， 
图3示出了图2中所示的芯片模块的俯视图，以及 
图4示出了图3中所示的芯片模块的等效电路图。 
具体实施方式
图1示出了根据本发明的装置的横截面图。在由良好导热的材料构成的支承体本体1上施加支承装置2。该支承装置2例如可以被构建为DCB衬底。DCB代表直接敷铜。可替选地，也可以设想使用AMB衬底(AMB＝活性金属钎焊)。支承装置2包括支承体3，该支承体3由绝缘材料(例如陶瓷)构成，在该支承体3的前侧和背侧上构建接触面4、5、6、7。这些接触面4、5、6、7可以以电镀方式或者通过层压(Aufkaschieren)和结构化被施加到支承体3上。支承体3通过布置在其背侧上的、优选为整面的接触面4与支承体本体1相连。这例如可以在使用焊剂或者其它粘合剂的情况下来进行。优选地使用这种良好导热的粘合剂。 
接触面5、6、7彼此电绝缘。在接触面6上施加有半导体器件8、例如半导体开关(I GBT或者MOSFBT)。在该实施例中，构建为功率半导体开关的半导体器件8包括三个连接面9、10、11。半导体器件8以其连接面11导电地与支承装置2的接触面6相连。连接面11例如是负载端子。另一负载端子通过连接面10来构成，该连接面10围绕构建为控制端子的连接面9。 
连接面9与导线组结构27相连，通过该导线组结构27可以将控制信号传输给半导体器件8。导线组结构27例如延伸进图平面中并且在那里终止于在该图中不可见的、支承装置2的接触面。 
半导体器件8的连接面10通过导线组结构26与接触面5和接触 面7相连。接触面5和7以下也称作中间接触面，因为这些接触面被布置在半导体器件8和汇流排12或13之间。导线组结构26被施加在绝缘层25上，该绝缘层25在接触面5、7的区域中以及在半导体器件8的上侧上在连接面9和10的区域中具有开口，使得导线组结构26与连接面9、10或接触面5、7达到电接触。 
导线组结构26的制造在使用平面的连接方法的情况下来进行，该平面的连接方法例如以名称SiPLIT(西门子互连平面工艺(SiemensInterconnect Planar Technology))而公知。 
在该平面的连接方法中，芯片模块100的表面、即包含支承体2和施加在其上的一个或者多个半导体器件的单元首先用绝缘层25、例如由绝缘材料构成的塑料膜覆盖。在接触面9、10以及连接面5、7的部位上，开口被引入到绝缘层25中，以便露出接触面或连接面。接着，通过溅射、气相淀积和其它用于产生薄的接触层的方法，薄的金属层整面地被施加到绝缘层及其所引入的开口上。在该薄的金属层上施加有另外的、通常光敏感的层例如作为光敏感的膜(“光膜(Fotofolie)”)或者漆。光膜在另一步骤中根据所希望的导电结构来曝光并且被显影。在显影时，光敏感的层的未被曝光的区段被去除，使得露出位于其下的薄的金属层、更确切地说铜表面。通过将预处理过的半成品浸入电解槽、尤其是铜电解槽中，通过电镀增强生长大约20μm到500μm厚的铜层。在紧接着的步骤(该步骤称作光膜的脱锭)中，尚位于表面上的光膜在其上不应构建导电结构的区域上被去除。作为最后的步骤进行所谓的差异刻蚀(Differenzaetzen)，其中整面地去除由例如钛和铜组成的薄的金属层，使得仅仅保留所希望的导电结构(导线组结构)。该导电结构通常由铜构建，其中层厚度在20μm到500μm的范围中。 
为了提高在芯片模块的表面上的绝缘安全性，可以施加不导电的第二层，优选地作为膜或者漆。第二层覆盖芯片模块的除了中间接触面5和7之外的所有区域。优选地，可选的第二绝缘层也减少了将湿气和氧渗入到芯片模块中。 
这样制造的芯片模块可以作为单独的半成品被制造。芯片模块100接着可以被施加到支承体本体1上。 
尽管图1的横截面图暗示了芯片模块100仅仅具有唯一的半导体器件8，然而芯片模块在实践中原则上可以包括任意数目的半导体器 件，必要时也包括无源器件。 
芯片模块100的电流馈入通过两个相叠布置的彼此绝缘的汇流排12、13来实现。汇流排12、13具有两个彼此平行布置的从图平面延伸出的区段或者腿部14、15或17、18，它们分别通过梁16(汇流排12)或梁19(汇流排13)彼此导电地连接。汇流排12的腿部14、15和梁16优选一体式地由良好导电的材料构成。以相对应的方式，汇流排13的腿部17、18和梁19一体式地由与汇流排12相同的材料构成。汇流排12通过绝缘部24被施加在支承体本体1上。 
引导电势的(potentialgefuehrt)导体的距离被构造为使得满足关于空气隙和爬电距离方面的预给定。这尤其是可以针对汇流排12和13或腿部14、15和梁16意味着，其边缘并非相叠地布置，而是上边缘稍微向回拉。另一措施会是使绝缘体24延续超过汇流排12、13的侧面。 
腿部15和18与芯片模块100的中间接触面5相邻地布置，而腿部14、17与芯片模块100的中间接触面7相邻地布置。腿部15的自由的区段通过连接板21与中间接触面5电连接。以相对应的方式，汇流排12的腿部14的自由的区段通过连接板20与芯片模块100的中间接触面7电连接。因为不仅中间接触面5而且中间接触面7都通过导线组结构26与连接面10导电连接并且腿部14、15由于通过梁16的电连接而具有相同的电势，所以实现了来自半导体器件的连接面10的对称的通过电流或者朝向半导体器件的连接面10的对称的通过电流。通过汇流排12、13的基本上完全围绕芯片模块100的U形构型，能实现对称的电流馈入，使得可以在很大程度上避免局部的电流最大值。 
在可替选的变形方案中，连接板20、21或22、23也可以直接与导线组结构26相连。这可选地可以在中间接触面5、7的区域中进行或者在半导体器件8上进行。 
以相对应的方式，汇流排13的腿部17和18通过连接板22、23与在横截面图中未示出的、芯片模块100的其它接触面(例如用于接触其它器件)相连。 
连接板20、21、22、23的使用能够通过焊接连接不仅与腿部14、15或17、18而且与芯片模块100的相应的接触面5、7相连，这些连接板20、21、22、23优选地由与汇流排12、13相同的材料制成并且 通过弯曲过程或者卷边过程来制造。优选地使用激光焊接方法。 
与使用跨接线(接合线)相反，连接板20、21、22、23可以在腿部14、15或22、23的自由的连接面的整个宽度上延伸，使得在导电的层中给出小的电流密度。此外，这还通过所使用的连接方法、即焊接方法来促进。为了避免在接触部位上的和在连接板内的机械应力，可以选择板的特定的造型(公知的是如弹性元件的解除应力结构)。 
图2以俯视图示出了根据本发明的装置的另一实施例，其中该装置用于三相逆变装置。因此，该装置包括三个芯片模块100。在该图中示出了放大的图示。芯片模块100构建了半桥，其中在图4中示出了等效电路图。 
以公知的方式，半桥包括两个彼此串联连接的半导体开关元件101、诸如IGBT或者MOSFET。这两个半导体开关元件101的每个都并联连接有半导体整流元件102、例如(续流)二极管。在MOSFET的情况下也可以省去该(续流)二极管。半导体开关元件101的彼此连接的负载端子与端子142耦合，该端子142如从以下描述中而变得清楚的那样与图2中的装置的汇流排29电连接。与加载有正电势的端子140相连的半导体开关元件101被称作高压侧(High-Side)开关元件。与加载有负电势的端子141相连的半导体开关元件101被称作低压侧(Low-Side)开关元件。如从稍后的描述中变得清楚的那样，端子140与图2中的装置的汇流排12相连，而端子141与图2中的装置的汇流排13相连。 
图3示出了这种半桥的一种可能的实现方案。图3中所示的芯片模块100的高压侧开关元件HS包括三个并联的半导体开关元件101-1、101-2和101-3。半导体开关元件101-1、101-2、101-3的每个都并联连接有半导体整流元件102-1、102-2、102-3。并联连接的半导体开关元件和分别相关联的续流二极管的数目被随意选择。原则上，半导体开关元件的数目可以任意选择。半导体开关元件和半导体整流元件101-1、101-2、101-3和102-1、102-2以及102-3分别以其背侧的接触面被布置在共同的接触面105上并且接触，该共同的接触面105被施加在支承体3上。 
半导体开关元件101-1、101-2、101-3的每个在其背离支承体3的前侧上都具有连接面103-1、103-2和103-3，这些连接面103-1、 103-2和103-3是负载端子。连接面103-1、103-2和103-3分别围绕连接面104-1、104-2和104-3，所述连接面104-1、104-2和104-3是控制端子并且分别通过导线组结构与共同的接触面108导电连接。在接触面108上设置有连接面113、114，用于加载电势。 
半导体整流元件102-1、102-2和102-3在其前侧上具有连接面109-1、109-2和109-3。这些连接面109-1、109-2和109-3是半导体整流元件的负载端子。 
在接触面105上，在彼此并联布置的半导体器件101和102的对置侧上设置有连接面110和111，所述连接面110和111用于与至汇流排13的连接板23和22电连接。 
与接触面108相邻地分别对称设置接触面106和107，所述接触面106和107分别具有连接面112和115。所述连接面112和115用于感测功能。 
为了将连接面103-1、103-2和103-3与连接面109-1、109-2和109-3电连接以及为了接触另外的连接面，以平面的连接工艺将导线组结构116施加到高压侧开关元件HS的表面上。平坦的导线组结构与接触面106和107相连用于感测功能，而另一方面，平坦的导线组结构与低压侧半导体器件LS的接触面120相连。接触面106和107同样被电连接到导线组结构116上。 
在朝向低压侧开关元件LS的接触面120上导电地布置有半导体开关元件101-1、101-2、101-3以及分别并联连接的续流二极管102-1、102-2、102-3。半导体开关元件的连接面104-1、104-2和104-3通过导线组结构与接触面123、124相连，所述接触面123、124分别具有用于加载控制信号的连接面125和126。导线组结构在这种情况下相对于接触面120绝缘地伸展。半导体开关元件101-1、101-2和101-3的连接面103-1、103-2和103-3以及半导体整流元件102-1、102-2、102-3的连接面109-1、109-2和109-3通过导线组结构129与对置于接触面120布置的并且与其电绝缘的接触面121和122相连。接触面121和122分别具有连接面127或128，所述连接面127或128用于与至汇流排12的连接板20和21电连接。 
此外，在接触面120上，针对至汇流排29的连接板30设置有连接面130，该至汇流排29的连接板30是半桥的输出端。连接面130在 这种情况下横向于连接面127、128的延伸方向延伸，并且优选占用接触面120的整个宽度。 
根据上述描述和目标易于理解的是，不仅给高压侧开关元件HS而且给低压侧开关元件LS都加载对称的电流，使得低压侧开关元件LS的接触面121和122与在高压侧开关元件HS的接触面105上的连接面110和111同样在相同的电势上。 
图2示出了根据本发明的装置，其中三个芯片模块100被施加在支承体本体1上。如从俯视图不难看到的那样，汇流排12和13彼此绝缘地相叠地布置，其中相应的腿部14、15、17、18指状地在相邻的芯片模块100旁延伸。此外，从该俯视图中良好地得知的是，直接与支承体本体相连的汇流排12延伸超过支承体本体1上的芯片模块100的总长度，而被施加在汇流排12上的汇流排13大致在高压侧开关元件HS和低压侧开关元件LS之间的边界处终止。因此，不仅在汇流排12的腿部14和15上而且在汇流排13的腿部17、18上创建了连接面。在这些腿部的区域中分别可以看到接触汇流排12的连接板20和21以及接触汇流排13的连接板22和23。构成该装置的输出端的汇流排29通过连接板30与相应的芯片模块的连接面130(参见图3)接触。与传统的跨接线相反，连接板20、21、22、23、30尽可能在其相应的连接面的整个宽度上延伸。 
相叠布置的并且彼此电绝缘的汇流排12、13的扩展方案允许对称的电流馈入，所述汇流排12、13分别具有沿着芯片模块100延伸的腿部。这也通过图2和3中所示的半导体开关元件和半导体整流元件的几何形状的布局来促进。这些半导体开关元件和半导体整流元件沿着轴线布置，该轴线与汇流排12、13的腿部平行地伸展。 
此外，平坦构建的汇流排12、13允许施加电容器28，该电容器28优选地通过焊接连接一方面与汇流排12的腿部15或14和汇流排13的腿部18或17相连。 
在可替选的变形方案中，第一和第二汇流排13、14以及第三汇流排29也被布置在支承体本体1的一侧上。 
根据本发明的装置允许电子功率部件的特别紧凑的结构技术，用于驱动器、尤其是用于DC-AC逆变器和AC-DC逆变器以及用于(例如在车辆中的)移动驱动器的DC-DC转换器。 
根据半导体器件的大面积的接触、用于汇流排和连接板的导体材料铜的使用以及由铜构成的电镀沉积的导线组结构和由铜构成的至负载端子的所焊接的连接板的比较大的线路横截面，可以将电输送损耗并且由此将自加热保持小。局部温度峰值可以被避免。这尤其是有利于在故障中的突然过流的情况下的可靠工作。附加地，汇流排(所谓的负载接线柱(Lastanschlussschiene))也适合排出由于线路损耗引起的废热，因为优选使用的材料铜具有大约400W/m*K的导热能力。 
然而，高的可靠性不仅通过降低输送损耗和由此得到的自加热的降低来实现。不仅焊接连接而且半导体器件以及可能另外的无源构件、衬底和负载端子的平面的连接工艺的大面积的电镀增强的导线组结构都表现出比由现有技术公知的模块更高的电的耐负荷变换强度和抗温度剧变强度。 
特别是由于在带有铜接触面的支承装置与连接轨(Verbindungsschienen)之间的连接板同样用铜或者铜合金来实施，所以在连接边界面上不存在热膨胀系数的差别，由此提高了对温度循环的耐受性。 
根据紧凑的平面结构、平坦的接触以及在负载端子母线的模块之间的短连接，所引入的(例如在内燃机附近采用时或者由于冷却装置的脉动引起的)振动并不引起部件的振荡激励。 
借助宽的电镀导体的低电感性布线以及对称的电流引导通常降低了出现的漏电感。 
最后，所建议的装置的紧凑性和小的结构高度对于在移动驱动装置中的集成是有利的，诸如在混合动力车辆中的电动机附近的安装的情况下。 
将汇流排或负载端子平坦地连接到支承体本体上对于汇流排的散热是有利的。正的和负的母线的平坦的、共面的布置得到了低电感性的连接并且因而抑制了电压峰值。 
将正的和负的母线输送至衬底分别从芯片模块侧进行。因此，得到了均匀的电流引导并且由此得到了在芯片模块上的均匀温度分布。抑制了局部“热点(Hot-Spot)”并且因此提高了结构的可靠性。三相的母线(参见图2)对称地实施并且因此存在该装置的对称电气特性。这特别是在降低EMV干扰方面是有利的。 

Claims (21)

1.一种用于大电流的功率控制的带有至少一个半导体器件(8；101-1，101-2，101-3)的装置，其中，
-所述至少一个半导体器件(8；101-1，101-2，101-3)在所有情况下都具有至少两个彼此分开布置的电连接面并且与共同的支承体本体(1)电绝缘地被布置在该共同的支承体本体(1)上，
-在支承体本体(1)上，在所述至少一个半导体器件(8；101-1，101-2，101-3)旁和与所述至少一个半导体器件(8；101-1，101-2，101-3)电绝缘地固定第一和第二汇流排(12，13)，以及
-所述至少一个半导体器件(8；101-1，101-2，101-3)的一个电连接面与第一汇流排(12，13)电连接，并且半导体器件(8；101-1，101-2，101-3)的另外的电连接面与第二汇流排(12，13)电连接，
其特征在于，第一和/或第二汇流排(12，13)具有被布置在半导体器件(8；101-1，101-2，101-3)的对置侧上的区段，其中两个区段的与所涉及的汇流排(12，13)电连接的连接面被加载有电流。
2.根据权利要求1所述的装置，其中，第一和/或第二汇流排(12，13)的区段是所涉及的汇流排(12，13)的腿部(14，15；17，18)，所述腿部(14，15；17，18)与所涉及的汇流排(12，13)的梁(16；19)U形地连接。
3.根据权利要求2所述的装置，其中，腿部(14，15；17，18)和梁(16；19)一体式地被构建。
4.根据上述权利要求之一所述的装置，其中，第三汇流排(12，13)绝缘地被设置在支承体本体(1)上并且逐区段地被设置在第一和/或第二汇流排(12，13)的对置于半导体器件(8；101-1，101-2，101-3)布置的区段之间。
5.根据上述权利要求1至3之一所述的装置，其中，所述至少一个半导体器件(8；101-1，101-2，101-3)的连接面之一的电连接通过两个单部的或者多部的各由被弯曲的或者被卷边的金属片构成的连接板(20，21；22，23)来进行，所述连接板(20，21；22，23)分别以一端通过焊接连接与汇流排(12，13)之一的对置的区段之一相连接。
6.根据权利要求5所述的装置，其中，所述连接板(20，21；22， 23)中的两个以另一端分别与电绝缘于支承体本体(1)的中间接触面(5，7)或者与施加在该装置的表面上的导线组结构(26，27)焊接。
7.根据权利要求6所述的装置，其中，在中间接触面(5，7)和所述至少一个半导体器件(8；101-1，101-2，101-3)的所述一个连接面之间的电连接通过施加在该装置的表面上的导线组结构(26，27)来进行。
8.根据权利要求6所述的装置，其中，在第一和/或第二汇流排(12，13)的区段之一与所述至少一个半导体器件(8；101-1，101-2，101-3)之间布置有中间接触面(5，7)。
9.根据权利要求6所述的装置，其中，中间接触面之一通过以下接触面来构建：在该接触面上导电地布置所述至少一个半导体器件(8；101-1，101-2，101-3)。
10.根据权利要求6所述的装置，其中，中间接触面之一与以下接触面电绝缘：在该接触面上导电地布置所述至少一个半导体器件(8；101-1，101-2，101-3)。
11.根据权利要求5所述的装置，其中，连接板(20，21；22，23)由对应于所涉及的汇流排(12，13)的材料的材料构成。
12.根据上述权利要求1至3之一所述的装置，其中，该装置具有连接成半桥的半导体器件(8；101-1，101-2，101-3)，其中，
-一个半导体器件(8；101-1，101-2，101-3)的电连接面与和一个电极相关联的第一汇流排(12，13)电连接，
-另外的半导体器件(8；101-1，101-2，101-3)的电连接面与和对于所述一个电极相反的另外的电极相关联的第二汇流排(12，13)电连接，以及
-所述一个半导体器件(8；101-1，101-2，101-3)的另外的电连接面和所述另外的半导体器件(8；101-1，101-2，101-3)的另外的电连接面利用连接板(29)与第三汇流排(29)电连接。
13.根据上述权利要求1至3之一所述的装置，其中，第一和第二汇流排(12，13)相叠地并且彼此电绝缘地被布置在支承体本体(1)的表面上，其中第一和第二汇流排(12，13)的每个在区段的每个上都具有自由的连接面，所述自由的连接面分别与连接板(20，21；22，23)相连。 
14.根据权利要求13所述的装置，其中，自由的连接面分别被设置在与半导体器件(8；101-1，101-2，101-3)对置布置的区段中。
15.根据权利要求13所述的装置，其中，在第一和第二汇流排(12，13)的自由的连接面上设置有电容器(28)，该电容器(28)将第一汇流排(12，13)的自由的连接面与第二汇流排(12，13)的自由的连接面彼此连接。
16.根据上述权利要求1至3之一所述的装置，其中，半导体器件(8；101-1，101-2，101-3)包括含有半导体开关元件和半导体整流元件的并联电路，其中串联电路被布置在空间轴线中，该空间轴线平行于与半导体器件(8；101-1，101-2，101-3)对置布置的区段。
17.根据权利要求16所述的装置，其中，半导体器件(8；101-1，101-2，101-3)中的至少两个并联连接。
18.根据上述权利要求1至3之一所述的装置，其中，支承体本体(1)的表面是导电的，并且半导体器件(8；101-1，101-2，101-3)的每个和支承体的接触面的每个都通过在支承体本体(1)的导电的表面上的由电绝缘材料构成的层与该表面电绝缘。
19.根据上述权利要求8所述的装置，其中，支承体本体(1)的表面是导电的，并且半导体器件(8；101-1，101-2，101-3)的每个和中间接触面(5，7)的每个都通过在支承体本体(1)的导电的表面上的由电绝缘材料构成的层与该表面电绝缘。
20.根据上述权利要求1至3之一所述的装置，其中，支承体本体(1)被耦合到散热器上。
21.根据上述权利要求1至3之一所述的装置，其中，所述至少一个半导体器件(8；101-1，101-2，101-3)是功率半导体器件。 
CN2008801096625A 2007-08-01 2008-07-30 用于大电流的功率控制的具有至少一个半导体器件、尤其是功率半导体器件的装置 Expired - Fee Related CN101809741B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007036048.9 2007-08-01
DE200710036048 DE102007036048A1 (de) 2007-08-01 2007-08-01 Anordnung mit zumindest einem Halbleiterbauelement, insbesondere einem Leistungshalbleiterbauelement zur Leistungssteuerung hoher Ströme
PCT/EP2008/059968 WO2009016192A2 (de) 2007-08-01 2008-07-30 Anordnung mit zumindest einem halbleiterbauelement, insbesondere einem leistungshalbleiterbauelement zur leistungssteuerung hoher ströme

Publications (2)

Publication Number Publication Date
CN101809741A CN101809741A (zh) 2010-08-18
CN101809741B true CN101809741B (zh) 2013-05-22

Family

ID=40175762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801096625A Expired - Fee Related CN101809741B (zh) 2007-08-01 2008-07-30 用于大电流的功率控制的具有至少一个半导体器件、尤其是功率半导体器件的装置

Country Status (6)

Country Link
EP (2) EP2174350B1 (zh)
CN (1) CN101809741B (zh)
DE (1) DE102007036048A1 (zh)
ES (1) ES2392206T3 (zh)
PL (1) PL2174350T3 (zh)
WO (1) WO2009016192A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014201631B4 (de) * 2014-01-30 2022-02-03 Robert Bosch Gmbh Anordnung zum Kontaktieren elektrischer Komponenten
DE112018002101T5 (de) * 2017-04-19 2020-02-20 Mitsubishi Electric Corporation Halbleitermodul und Leistungswandlergerät
EP3392908B1 (de) * 2017-04-20 2019-07-24 Infineon Technologies AG Leistungshalbleiteranordnung mit einem stapel von eine verbesserte geometrie aufweisenden anschlussplatten zur gemeinsamen elektrischen kontaktierungen mehrerer, gleichartiger leistungshalbleiter-schaltelemente
DE102017217352A1 (de) 2017-09-28 2019-03-28 Danfoss Silicon Power Gmbh Stromschiene und leistungsmodul

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313091A (en) * 1992-09-28 1994-05-17 Sundstrand Corporation Package for a high power electrical component
US5504378A (en) * 1994-06-10 1996-04-02 Westinghouse Electric Corp. Direct cooled switching module for electric vehicle propulsion system
CN1559087A (zh) * 2001-09-28 2004-12-29 具有用于大电流功率控制的功率半导体组件的装置及应用
CN1758522A (zh) * 2004-10-04 2006-04-12 株式会社日立制作所 逆变器装置以及使用它的车辆驱动装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3937045A1 (de) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
JPH0661289A (ja) * 1992-08-07 1994-03-04 Mitsubishi Electric Corp 半導体パッケージ及びこれを用いた半導体モジュール
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
EP0828341B1 (en) * 1996-09-06 2003-12-03 Hitachi, Ltd. Modular type power semiconductor apparatus
AU2002340750A1 (en) * 2001-09-28 2003-04-14 Siemens Aktiengesellschaft Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313091A (en) * 1992-09-28 1994-05-17 Sundstrand Corporation Package for a high power electrical component
US5504378A (en) * 1994-06-10 1996-04-02 Westinghouse Electric Corp. Direct cooled switching module for electric vehicle propulsion system
CN1559087A (zh) * 2001-09-28 2004-12-29 具有用于大电流功率控制的功率半导体组件的装置及应用
CN1758522A (zh) * 2004-10-04 2006-04-12 株式会社日立制作所 逆变器装置以及使用它的车辆驱动装置

Also Published As

Publication number Publication date
EP2174350B1 (de) 2012-08-29
WO2009016192A2 (de) 2009-02-05
WO2009016192A3 (de) 2009-07-09
CN101809741A (zh) 2010-08-18
ES2392206T3 (es) 2012-12-05
EP2290688A3 (de) 2011-10-26
DE102007036048A1 (de) 2009-02-05
PL2174350T3 (pl) 2013-01-31
EP2290688A2 (de) 2011-03-02
EP2174350A2 (de) 2010-04-14

Similar Documents

Publication Publication Date Title
JP7650635B2 (ja) 電気自動車またはハイブリッド自動車の、パワーエレクトロニクスのトラクションインバータのハーフブリッジモジュール
US9490200B2 (en) Semiconductor device
US6793502B2 (en) Press (non-soldered) contacts for high current electrical connections in power modules
US6845017B2 (en) Substrate-level DC bus design to reduce module inductance
US11909327B2 (en) Half-bridge module for an inverter of an electric drive of an electric vehicle or a hybrid vehicle and an inverter for an electric drive of an electric vehicle or a hybrid vehicle
US8933553B2 (en) Semiconductor unit
US20100127371A1 (en) Power semiconductor module with segmented base plate
CN202996831U (zh) 具有冷却装置的功率电子系统
US10027094B2 (en) Power module, power converter and drive arrangement with a power module
JP2007236044A (ja) 電力半導体装置及びそれを使用したインバータブリッジモジュール
CN113557603B (zh) 半导体装置
CN103370786A (zh) 功率半导体模块
CN101809741B (zh) 用于大电流的功率控制的具有至少一个半导体器件、尤其是功率半导体器件的装置
CN114121923B (zh) 一种功率半导体模块封装结构
US7057275B2 (en) Device with power semiconductor components for controlling the power of high currents and use of said device
CN205657051U (zh) 一种半桥结构的全SiC功率半导体模块
JP2003133515A (ja) 電力用半導体装置
US20240188263A1 (en) Power module for a converter with improved field shielding of signal pins
US20180166377A1 (en) Semiconductor device with stacked terminals
CN115425007B (zh) 一种芯片连接件及功率模块
CN220233181U (zh) 一种功率模块
US20240055781A1 (en) Power electronic devices with busbars and method for their fabrication
CN112152471A (zh) 用于电源装置的集成功率单元
JP2022526411A (ja) 電子スイッチングユニット
CN111769081B (zh) 一种集成模块及功率器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130522

CF01 Termination of patent right due to non-payment of annual fee