[go: up one dir, main page]

CN101807550B - 阵列基板及其制造方法和液晶显示器 - Google Patents

阵列基板及其制造方法和液晶显示器 Download PDF

Info

Publication number
CN101807550B
CN101807550B CN200910077351.1A CN200910077351A CN101807550B CN 101807550 B CN101807550 B CN 101807550B CN 200910077351 A CN200910077351 A CN 200910077351A CN 101807550 B CN101807550 B CN 101807550B
Authority
CN
China
Prior art keywords
gate
film
array substrate
pattern
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910077351.1A
Other languages
English (en)
Other versions
CN101807550A (zh
Inventor
高雪松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN200910077351.1A priority Critical patent/CN101807550B/zh
Priority to US12/702,495 priority patent/US8553184B2/en
Publication of CN101807550A publication Critical patent/CN101807550A/zh
Application granted granted Critical
Publication of CN101807550B publication Critical patent/CN101807550B/zh
Priority to US14/017,692 priority patent/US9070848B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种阵列基板及其制造方法和液晶显示器。该方法，包括：在衬底基板上依次沉积透明导电薄膜和栅金属薄膜，刻蚀形成像素电极、栅电极和栅线的图案；依次沉积栅极绝缘薄膜、半导体薄膜和掺杂半导体薄膜，刻蚀形成半导体层和掺杂半导体层的图案；沉积源漏金属薄膜，刻蚀形成数据线、源电极和漏电极的图案；形成平坦化层，再沉积反射层薄膜，刻蚀形成反射层的图案，反射层位于反射区内。本发明的阵列基板采用本发明阵列基板的制造方法制造而成。本发明的液晶显示器包括本发明的阵列基板。本发明采用4次掩膜工艺即可完成半透半反式液晶显示器阵列基板的制造，工序步骤减少，提高了生产效率，还提高了产品的合格率。

Description

阵列基板及其制造方法和液晶显示器
技术领域
本发明涉及液晶显示技术，尤其涉及一种阵列基板及其制造方法和液晶显示器。 
背景技术
液晶显示器(Liquid Crystal Display；以下简称：LCD)为平面超薄的显示设备，液晶面板一般由彩膜基板和阵列基板对盒组成，两个基板之间的间隙中封装有液晶层。其中，阵列基板又称薄膜晶体管(Thin FilmTransistor；以下简称：TFT)阵列基板，包括玻璃材质的衬底基板，在衬底基板上横纵交叉地设置有栅线和数据线，相邻的栅线和数据线定义一个像素区域，每个像素区域均包括TFT开关、公共电极及像素电极等组成部分。 
由于液晶分子自身不发光，所以LCD需要光源以便显示图像。根据利用光源的方式以及阵列基板的结构，LCD可分为透射式、反射式和半透半反式。 
其中，透射式的TFT-LCD主要以背光源作为光源，在液晶面板后面设置有背光源，阵列基板上的像素电极为透明电极作为透射区，有利于背光源的光线透射穿过液晶层来显示图像；反射式TFT-LCD主要是以前光源或外界光源作为光源，其阵列基板上的像素电极为金属或其他具有良好反射特性材料的反射电极作为反射区，适于将前光源或外界光源的光线反射；半透半反式TFT-LCD则可视为透射式与反射式LCD的结合，在阵列基板上既设置有反射区又设置有透射区，可以同时利用背光源以及前光源或外界光源以进行显示。 
透射式LCD的优点是可以在暗的环境下显示明亮的图像，但缺点是能透过的光线占背光源发射光线的比例较小，背光源利用率不高，为提高显示亮 度就需要大幅度提高背光源的亮度，因此能耗较高。反射式LCD的优点是能利用阳光或人工光作为LCD的光源，功耗相对较低，但缺点是由于对外部光源的依赖而无法在暗处显示图像。 
半透半反式LCD结合了透射式和反射式LCD的结构，既可以在透射模式下使用，也可以在反射模式下使用。图1为现有半透半反式TFT-LCD中一个像素区域的俯视结构示意图，图2为图1中的A-A向剖视结构示意图。现有半透半反式TFT-LCD的制造方法通常包括以下步骤：首先在衬底基板1上采用构图工艺依次形成栅电极10、栅线2、半导体层11和掺杂半导体层12、源电极13、漏电极14和数据线3的图案，其中，源电极13和漏电极14以电绝缘方式位于栅电极10上方；形成钝化层17覆盖于栅极10、源电极13及漏电极14之上；然后，再采用构图工艺对应漏电极14的上方形成贯穿钝化层17的过孔15；采用构图工艺在钝化层17上方对应透射区4的位置形成透射区电极61；形成平坦化层9，采用构图工艺在平坦化层9上对应反射区5的位置形成反射区电极62。 
在上述过程中，每一道构图工艺过程均包括：成膜、光刻胶涂覆、曝光、显影、刻蚀、去胶及清洗等步骤。在TFT-LCD的制造过程中，每一道构图工序均有机会造成微粒子污染而影响产品的合格率，且每一道构图工序均花费许多的工时成本、人力成本及机台购置成本。因此，现有半透半反式液晶显示器的缺陷是：制造工序复杂繁琐、效率低；污染可能性大而产品合格率低；人工、时间和设备的成本高。 
发明内容
本发明的目的是提供一种阵列基板及其制造方法和液晶显示器，以减少半透半反式液晶显示器的制造工序，降低成本，提高产品的合格率。 
为实现上述目的，本发明提供了一种阵列基板的制造方法，包括： 
步骤100、在衬底基板上沉积透明导电薄膜，再沉积栅金属薄膜，并通过构图工艺形成包括像素电极、栅电极和栅线的图案；
步骤200、在完成步骤100的所述衬底基板上依次沉积栅极绝缘薄膜、半导体薄膜和掺杂半导体薄膜，并通过构图工艺形成包括半导体层和掺杂半导体层的图案； 
步骤300、在完成步骤200的所述衬底基板上沉积源漏金属薄膜，并通过构图工艺形成包括数据线、源电极和漏电极的图案，所述源电极与数据线电气相连，所述漏电极与像素电极电气相连；同时在反射区形成反射结构的图案； 
步骤400、在完成步骤300的所述衬底基板上形成平坦化层，在所述平坦化层上沉积反射层薄膜，并通过构图工艺形成反射层的图案，所述反射层位于所述反射区中。 
为实现上述目的，本发明还提供了一种阵列基板，包括衬底基板，其上形成有横纵交叉的数据线和栅线，并对应形成有矩阵形式排列的像素区域，至少部分像素区域中包括反射区和透射区，其中，所述像素区域包括： 
像素电极，形成在所述衬底基板上，至少设置在所述透射区中；所述像素电极上设置有反射结构，且设置在所述反射区中； 
薄膜晶体管开关，形成在形成有所述像素电极的衬底基板上，且所述栅线和所述薄膜晶体管开关中的栅电极的图案之下为形成所述像素电极的透明导电薄膜； 
平坦化层，覆盖在形成有所述薄膜晶体管开关的衬底基板上； 
反射层，形成在所述平坦化层上，设置在所述反射区中。 
为实现上述目的，本发明还提供了一种包括本发明阵列基板的液晶显示器，其中：还包括彩膜基板，与所述阵列基板对盒形成液晶面板，所述彩膜基板和阵列基板中封装有液晶层；所述液晶面板邻近所述阵列基板的一侧设置有背光源；所述液晶面板和背光源嵌设在框架之中。 
由以上技术方案可知，本发明采用4次掩膜工艺即可完成半透半反式液晶显示器阵列基板的制造，掩膜次数、生产工序得到简化，降低了工艺复杂程度，因而能提高生产效率，降低成本。而且因为制作步骤的减少，还能减少阵列基板受到微粒子污染的机会，从而提高产品的合格率。 
附图说明
图1为现有半透半反式TFT-LCD中一个像素区域的俯视结构示意图； 
图2为图1中的A-A向剖视结构示意图； 
图3为本发明阵列基板的制造方法第一实施例的流程图； 
图4为本发明阵列基板的制造方法第一实施例制造的阵列基板中一个像素区域的俯视结构示意图； 
图5为图4中的B-B向剖视结构示意图； 
图6为本发明阵列基板的制造方法第二实施例的流程图； 
图7为本发明阵列基板的制造方法第二实施例制造的阵列基板中一个像素区域的俯视结构示意图一； 
图8为图7中的C-C向剖视结构示意图； 
图9为本发明阵列基板的制造方法第二实施例制造的阵列基板中一个像素区域的俯视结构示意图二； 
图10为图9中的D-D向剖视结构示意图； 
图11为本发明阵列基板的制造方法第二实施例制造的阵列基板中一个像素区域的俯视结构示意图三； 
图12为图11中的E-E向剖视结构示意图； 
图13为本发明阵列基板的制造方法第三实施例的流程图； 
图14为本发明阵列基板的制造方法第三实施例制造的阵列基板中一个像素区域的俯视结构示意图； 
图15为图14中的F-F向结构示意图； 
图16为本发明阵列基板的制造方法第三实施例制造的阵列基板中一个像素区域的剖视结构示意图； 
图17为本发明阵列基板的制造方法第四实施例的流程图； 
图18为本发明阵列基板的制造方法第四实施例制造的阵列基板中一个像素区域的俯视结构示意图； 
图19为图18中的G-G向剖视结构示意图； 
图20为本发明阵列基板的制造方法第五实施例的流程图； 
图21为本发明阵列基板的制造方法第五实施例一种实施方式制造的阵列基板引出电路区剖视结构示意图； 
图22为本发明阵列基板的制造方法第五实施例另一种实施方式制造的阵列基板引出电路区剖视结构示意图。 
图中： 
1-衬底基板           2-栅线                   3-数据线 
4-透射区             5-反射区                 6-像素电极 
7-反射层             8-保护膜                 9-平坦化层 
10-栅电极            11-半导体层              12-掺杂半导体层 
13-源电极            14-漏电极                15-过孔 
16-栅极绝缘层        17-钝化层                61-透射区电极 
18-多重表面层        62-反射区电极            19-光刻胶完全去除区域 
20-光刻胶半保留区域  21-光刻胶完全保留区域    22-反射结构 
23-引出电路区        24-连接过孔 
具体实施方式
下面通过具体实施例并结合附图对本发明做进一步的详细描述。 
阵列基板的制造方法第一实施例 
图3为本发明阵列基板的制造方法第一实施例的流程图。本实施例具体为制造半透半反式液晶显示器中阵列基板的方法，图4为本发明阵列基板的制造方法第一实施例制造的阵列基板中一个像素区域的俯视结构示意图，图5为图4中的B-B向剖视结构示意图。该方法包括如下步骤： 
步骤100、在衬底基板1上沉积透明导电薄膜，再沉积栅金属薄膜，并通过构图工艺刻蚀形成包括像素电极6、栅电极10和栅线2的图案，栅电极10与栅线2采用相同材料同层形成，像素电极6的图案相当于透射区电极，像素电极6形成在反射区5和透射区4中，或者像素电极6也可以仅形成在透射区4中，此时可以交换透射区4与反射区5的位置，使透射区4与TFT开关邻近，便于像素电极6与漏电极14相连，或者还可以以其他手段保证漏电极14与像素电极6相连； 
步骤200、在完成步骤100的衬底基板1上依次沉积栅极绝缘薄膜、半导体薄膜和掺杂半导体薄膜，并通过构图工艺形成包括半导体层11和掺杂半导体层12的图案； 
步骤300、在完成步骤200的衬底基板1上沉积源漏金属薄膜，并通过构图工艺形成包括数据线3、源电极13和漏电极14的图案，该源电极13与数据线3采用相同材料制成，相互电气相连，该漏电极14与像素电极6电气相连； 
步骤400、在完成步骤300的衬底基板1上形成平坦化层9，在平坦化层9上沉积反射层薄膜，并通过构图工艺形成反射层7的图案，该反射层7的图案位于反射区5中，相当于反射区电极。 
为提高对背光源的利用效率，当通过构图工艺形成数据线3、源电极13和漏电极14的图案时，还可以包括下述步骤： 
在反射区5刻蚀源漏金属薄膜以形成反射结构22的图案，反射结构22较佳的是邻近TFT开关结构设置。 
采用本实施例的技术方案，可以以4次掩膜(4Mask)工艺完成半透半反式液晶显示器阵列基板的制造，掩膜次数、生产工序得到简化，降低了工艺复杂程度，因而能提高生产效率，降低成本。而且因为制作步骤的减少，还能减少微粒子污染阵列基板的机会，提高产品的合格率。 
阵列基板的制造方法第二实施例 
图6为本发明阵列基板的制造方法第二实施例的流程图。本实施例可以 上述第一实施例为基础。 
其中，步骤100的具体实施方式如下： 
步骤110、在衬底基板1上可以利用溅射等方法沉积透明导电薄膜，再沉积栅金属薄膜，形成重叠的膜层，透明导电薄膜可以采用透明导电材料，例如铟锡氧化物(Indium Tin Oxides；以下简称：ITO)； 
步骤100中，通过构图工艺形成包括像素电极6、栅电极10和栅线2的图案的一种具体实施方式为采用灰色调或半色调掩模板执行构图工艺，在第一次刻蚀时形成栅电极10和栅线2的图案，在第二次刻蚀时形成像素电极6的图案，该步骤具体可以为： 
步骤120、在栅金属薄膜上涂覆光刻胶(Photo Resist)，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀和光刻胶剥离等工艺，光刻胶以正性光刻胶为例； 
步骤130、采用灰色调或半色调掩模板对光刻胶进行曝光显影，使光刻胶形成光刻胶完全去除区域19、光刻胶半保留区域20和光刻胶完全保留区域21； 
步骤140、通过第一次刻蚀完全刻蚀掉光刻胶完全去除区域19的透明导电薄膜和栅金属薄膜，形成栅电极10和栅线2的图案； 
步骤150、通过灰化工艺灰化去除光刻胶半保留区域20的光刻胶，光刻胶完全保留区域21的光刻胶被灰化去除部分厚度； 
步骤160、通过第二次刻蚀刻蚀掉光刻胶半保留区域20的栅金属薄膜，在光刻胶半保留区域20中形成像素电极6的图案，如图7所示，图8为图7中的C-C向剖视结构示意图。 
步骤200的具体实施方式如下： 
步骤210、在完成步骤100的衬底基板1上可以利用化学气相沉积法依次沉积栅极绝缘薄膜、半导体薄膜和掺杂半导体薄膜，栅极绝缘薄膜可以为氧化硅、氮化硅或氮氧化硅，半导体薄膜可以为非晶硅，掺杂半导体薄膜可以为n+非晶硅； 
通过构图工艺形成包括半导体层11和掺杂半导体层12的图案的一种具体实施方式为： 
步骤220a、通过构图工艺刻蚀半导体薄膜、掺杂半导体薄膜和栅极绝缘薄膜，形成包括半导体层11和掺杂半导体层12的图案，并且刻蚀掉半导体层11图案外的栅极绝缘薄膜，则半导体层11通过栅极绝缘层16与栅电极10保持绝缘，如图9所示，图10为图9中的D-D向剖视结构示意图； 
步骤300、在完成步骤200的衬底基板1上可以采用溅射的方法沉积源漏金属薄膜，即通常所用的金属材料，并采用构图工艺刻蚀源漏金属薄膜以形成数据线3、源电极13和漏电极14的图案，该源电极13与数据线3电气相连，该漏电极14与像素电极6电气相连，在此步骤中还可以刻蚀掉源电极13和漏电极14之间的掺杂半导体层12以及部分厚度的半导体层11，以便形成TFT沟槽，TFT沟槽可以利用灰色调或半色调掩模板来形成。或者也可以在上一次掩膜刻蚀半导体层11和掺杂半导体层12时即采用灰色调或半色调掩模板来刻蚀形成TFT沟槽。在步骤300中，还可以同时刻蚀形成反射结构22的图案，反射结构22邻近TFT开关形成，位于反射区5内，如图11所示，图12为图11中的E-E向剖视结构示意图； 
步骤400、在完成步骤300的衬底基板1上可以采用化学气相沉积法形成平坦化层9，在平坦化层9上可以利用溅射方法沉积反射层薄膜，并采用构图工艺刻蚀反射层薄膜以形成反射层7的图案，该反射层7的图案位于反射区5中，可参见图4和图5所示。 
采用本实施例的技术方案，可以以4次掩膜工艺完成半透半反式液晶显示器阵列基板的制造，掩膜次数、生产工序得到简化，降低了工艺复杂程度，因而能提高生产效率，降低成本。而且因为制作步骤的减少，还能减少微粒子污染的机会，提高产品的合格率。另外，在反射区中设置有多个块状的反射结构，可以将背光源的光线在反射结构与反射层下表面之间进行反射，最终从透射区出射，所以能够有效提高对背光源的利用率。 
阵列基板的制造方法第三实施例 
图13为本发明阵列基板的制造方法第三实施例的流程图。本实施例可以上述第一实施例为基础，与第二实施例大致相同，区别在于栅极绝缘薄膜在半导体层11外的图案并不完全刻蚀，而是刻蚀形成过孔15，则步骤200具体为： 
步骤210、在完成步骤100的衬底基板1上依次沉积栅极绝缘薄膜、半导体薄膜和掺杂半导体薄膜； 
步骤220b、采用灰色调或半色调掩模板执行构图工艺，在第一次刻蚀时形成半导体层11和掺杂半导体层12的图案，在第二次刻蚀时在栅极绝缘薄膜上对应像素电极6的上方刻蚀形成过孔15，如图14所示，图15为图14中的F-F向剖视结构示意图(俯视图中未视出栅极绝缘层16)。 
继续完成后续步骤，在步骤300中刻蚀形成数据线3、源电极13和漏电极14的图案时，该源电极13与数据线3电气相连，该漏电极14通过过孔15与像素电极6电气相连。本实施例还可以与上述实施例存在另一区别：本实施例中可以不形成反射结构。制造方法完成之后，本实施例的阵列基板如图16所示。 
采用本实施例的技术方案，可以以4次掩膜工艺完成半透半反式液晶显示器阵列基板的制造，简化生产工序，提高生产效率，且可以减少微粒子污染的机会，提高产品的合格率。 
阵列基板的制造方法第四实施例 
图17为本发明阵列基板的制造方法第四实施例的流程图。本实施例可以上述第二实施例为基础，区别在于像素电极6的图案在步骤100和步骤200之后完成，则步骤100和步骤200的具体步骤如下： 
在步骤100中、在衬底基板1上沉积透明导电薄膜，再沉积栅金属薄膜，并通过构图工艺一次刻蚀掉像素电极6、栅电极10和栅线2图案外的透明导电薄膜和栅金属薄膜，如图18所示，图19为图18中的G-G向剖视结构示意图； 
步骤210、在完成步骤100的衬底基板1上依次沉积栅极绝缘薄膜、半导体薄膜和掺杂半导体薄膜； 
步骤220a、通过构图工艺刻蚀半导体薄膜和掺杂半导体薄膜形成包括半导体层11和掺杂半导体层12的图案； 
步骤230a、采用湿刻工艺刻蚀像素电极6图案之上的栅金属薄膜，最终形成像素电极6的图案，可参见图9和图10所示。 
采用本实施例的技术方案，可以以4次掩膜工艺完成半透半反式液晶显示器阵列基板的制造，简化生产工序，提高生产效率，降低人力、时间和机台购置成本的支出，且可以减少微粒子污染的机会，提高产品的合格率。 
在本发明的上述实施例中，采用适当材质的平坦化层可以代替了以往的钝化层和保护膜，可以进一步简化工艺，降低成本。 
阵列基板的制造方法第五实施例 
图20为本发明阵列基板的制造方法第五实施例的流程图。本实施例可以上述实施例为基础，进一步包括在衬底基板1的边缘形成引出电路区23(PadArea)的步骤，该步骤具体包括： 
步骤100’、当形成像素电极6和栅电极10的图案时，在引出电路区23保留透明导电薄膜，或保留透明导电薄膜和栅金属薄膜，即：可以仅保留像素电极6的材料，也可以保留像素电极6和栅电极10的材料； 
步骤200’、当形成栅极绝缘层16、半导体层11和掺杂半导体层12的图案时，在引出电路区23保留形成栅极绝缘层16、半导体层11和掺杂半导体层12的栅极绝缘薄膜、半导体薄膜和掺杂半导体薄膜，并刻蚀形成连接过孔24； 
步骤300’、当形成漏电极14的图案时，在引出电路区23保留源漏金属薄膜，并通过连接过孔24与像素电极6的材料或栅电极10的材料连接； 
步骤400’、当形成平坦化层9时，在引出电路区23也形成平坦化层9，如图21所示。 
或者，步骤200’也可以替换为另一种实施方式，即仅保留形成栅极绝缘层16的栅极绝缘薄膜，而将形成半导体层11和掺杂半导体层12的半导体薄膜和掺杂半导体薄膜刻蚀掉，如图22所示，在栅极绝缘薄膜上刻蚀连接过孔 24。 
本实施例的技术方案可以简便地在形成阵列基板各层结构的同时即形成引出电路区，工序简单易于实现。 
阵列基板实施例 
本实施例的阵列基板结构可参见图4和图5所示，该阵列基板包括衬底基板1，其上形成有横纵交叉的数据线3和栅线2，并对应形成有矩阵形式排列的像素区域，至少部分像素区域中包括反射区5和透射区4。在每个像素区域中具体包括：像素电极6，形成在衬底基板1上，至少设置在透射区4中，较佳的是设置在透射区4和反射区5中；薄膜晶体管开关，形成在形成有像素电极6的衬底基板1上，且栅线2和薄膜晶体管开关中的栅电极10的图案之下为形成像素电极6的透明导电薄膜；平坦化层9，覆盖在形成有薄膜晶体管开关的衬底基板1上；反射层7，形成在平坦化层9上，设置在反射区5中。具体的，该薄膜晶体管开关可以包括栅电极10、半导体层11、掺杂半导体层12、源电极13和漏电极14，栅电极10上设置有栅极绝缘层16；栅极绝缘层16的图案与半导体层11的图案相同，或者可以栅极绝缘层16上对应漏电极14的位置形成有过孔15，保证漏电极14可以和像素电极6电气连接即可。 
为充分利用背光源发射的光线，还可以设置反射结构22，当像素电极6设置在反射区5和透射区4中时，反射结构22设置在像素电极6上，且设置在反射区5中，对应设置在反射层7之下。反射结构22较佳的是邻近薄膜晶体管开关设置。反射结构22可以采用源漏金属薄膜与源电极13和漏电极14同时形成。反射结构22的表面可以为锯齿状，或反射结构22可以包括一个或一个以上块状凸起，主要作用是与反射层7的下表面配合，经多次反射将背光源的光线反射至从透射区射出，从而提高背光源的利用率。 
在本发明实施例阵列基板的边缘还可以形成有引出电路区23，可参见图22所示，引出电路区23包括：形成像素电极6的透明导电薄膜或形成像素电极6和栅电极10的透明导电薄膜与栅金属薄膜的叠层，形成在衬底基板1 上；还包括形成栅极绝缘层16的栅极绝缘薄膜，形成在透明导电薄膜或栅金属薄膜上，栅极绝缘薄膜上形成有连接过孔24；形成漏电极14的源漏金属薄膜形成在栅极绝缘薄膜上，并通过连接过孔24与透明导电薄膜或栅金属薄膜连接；平坦化层9，形成在源漏金属薄膜上。 
栅极绝缘薄膜可以是在刻蚀半导体层、掺杂半导体层的步骤中保留下来的，在此次构图工艺中，也可以保留半导体薄膜和掺杂半导体薄膜，则栅极绝缘薄膜和源漏金属薄膜之间还可以保留有半导体薄膜和掺杂半导体薄膜的叠层，可参见图21所示。 
本实施例的阵列基板可以采用本发明阵列基板的制造方法任一实施例制造而成，将像素电极直接设置在衬底基板上，这样可以仅通过4次掩膜工序来制造半透半反式液晶显示器的阵列基板，制造工序简化、生产效率得到提高，且能够降低阵列基板被微粒子的污染可能性，提高了产品的合格率。 
液晶显示器实施例 
本发明液晶显示器实施例中具体为一半透半反式液晶显示器，包括本发明任一实施例的阵列基板，还包括彩膜基板，彩膜基板与阵列基板对盒形成液晶面板，彩膜基板和阵列基板中封装有液晶层；在液晶面板邻近阵列基板的一侧设置有背光源；液晶面板和背光源均嵌设在框架之中。 
本实施例的液晶显示器制造工序简化、生产效率高，且能够降低阵列基板被微粒子的污染可能性，提高了产品的合格率。 
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。 

Claims (16)

1.一种阵列基板的制造方法，其特征在于，包括：
步骤100、在衬底基板上沉积透明导电薄膜，再沉积栅金属薄膜，并通过构图工艺形成包括像素电极、栅电极和栅线的图案；
步骤200、在完成步骤100的所述衬底基板上依次沉积栅极绝缘薄膜、半导体薄膜和掺杂半导体薄膜，并通过构图工艺形成包括半导体层和掺杂半导体层的图案；
步骤300、在完成步骤200的所述衬底基板上沉积源漏金属薄膜，并通过构图工艺形成包括数据线、源电极和漏电极的图案，并在反射区形成反射结构的图案，所述源电极与数据线电气相连，所述漏电极与像素电极电气相连；
步骤400、在完成步骤300的所述衬底基板上形成平坦化层，在所述平坦化层上沉积反射层薄膜，并通过构图工艺形成反射层的图案，所述反射层位于所述反射区中。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述步骤100中通过构图工艺形成包括像素电极、栅电极和栅线的图案具体为：
采用灰色调或半色调掩模板执行构图工艺，在第一次刻蚀时形成栅电极和栅线的图案，在第二次刻蚀时形成像素电极的图案。
3.根据权利要求2所述的阵列基板的制造方法，其特征在于，采用灰色调或半色调掩模板执行构图工艺，在第一次刻蚀时形成栅电极和栅线的图案，在第二次刻蚀时形成像素电极的图案具体为：
在所述栅金属薄膜上涂覆光刻胶；
采用灰色调或半色调掩模板对所述光刻胶进行曝光显影，使光刻胶形成光刻胶完全去除区域、光刻胶半保留区域和光刻胶完全保留区域；
通过第一次刻蚀完全刻蚀掉光刻胶完全去除区域的透明导电薄膜和栅金属薄膜，形成栅电极和栅线的图案；
通过灰化工艺灰化去除光刻胶半保留区域的光刻胶； 
通过第二次刻蚀刻蚀掉光刻胶半保留区域的栅金属薄膜，形成像素电极的图案。
4.根据权利要求1所述的阵列基板的制造方法，其特征在于，在步骤200中，通过构图工艺形成包括半导体层和掺杂半导体层的图案具体为：
通过构图工艺刻蚀所述半导体薄膜、掺杂半导体薄膜和栅极绝缘薄膜，形成包括半导体层和掺杂半导体层的图案，且刻蚀掉所述半导体层图案外的栅极绝缘薄膜。
5.根据权利要求1所述的阵列基板的制造方法，其特征在于，在步骤200中，通过构图工艺形成包括半导体层和掺杂半导体层的图案具体为：
采用灰色调或半色调掩模板执行构图工艺，在第一次刻蚀时形成半导体层和掺杂半导体层的图案，在第二次刻蚀时在所述栅极绝缘薄膜上对应所述像素电极的上方刻蚀形成过孔。
6.根据权利要求1所述的阵列基板的制造方法，其特征在于：
在所述步骤100中，通过构图工艺形成包括像素电极、栅电极和栅线的图案具体为通过构图工艺一次刻蚀掉像素电极、栅电极和栅线图案外的透明导电薄膜和栅金属薄膜；
在所述步骤200中，通过构图工艺形成包括半导体层和掺杂半导体层的图案之后，还采用湿刻工艺刻蚀所述像素电极图案之上的栅金属薄膜。
7.根据权利要求1所述的阵列基板的制造方法，其特征在于，还包括在所述衬底基板的边缘形成引出电路区的步骤，具体包括：
当形成所述像素电极和栅电极的图案时，在所述引出电路区保留所述透明导电薄膜，或保留所述透明导电薄膜和所述栅金属薄膜；
当形成所述栅极绝缘层、半导体层和掺杂半导体层的图案时，在所述引出电路区至少保留所述栅极绝缘薄膜，并通过构图工艺刻蚀形成连接过孔；
当形成所述漏电极的图案时，在所述引出电路区保留所述源漏金属薄膜，并通过所述连接过孔与所述透明导电薄膜或所述栅金属薄膜连接； 
当形成所述平坦化层时，在所述引出电路区形成所述平坦化层。
8.根据权利要求7所述的阵列基板的制造方法，其特征在于，当形成所述栅极绝缘层、半导体层和掺杂半导体层的图案时，在所述引出电路区至少保留所述栅极绝缘薄膜具体为：
当形成所述栅极绝缘层、半导体层和掺杂半导体层的图案时，在所述引出电路区保留所述栅极绝缘薄膜、半导体薄膜和掺杂半导体薄膜。
9.一种阵列基板，包括衬底基板，其上形成有横纵交叉的数据线和栅线，并对应形成有矩阵形式排列的像素区域，至少部分像素区域中包括反射区和透射区，其特征在于，所述像素区域包括：
像素电极，形成在所述衬底基板上，至少设置在所述透射区中；所述像素电极上设置有反射结构，且设置在所述反射区中；
薄膜晶体管开关，形成在形成有所述像素电极的衬底基板上，且所述栅线和所述薄膜晶体管开关中的栅电极的图案之下为形成所述像素电极的透明导电薄膜；
平坦化层，覆盖在形成有所述薄膜晶体管开关的衬底基板上；
反射层，形成在所述平坦化层上，设置在所述反射区中。
10.根据权利要求9所述的阵列基板，其特征在于：所述像素电极设置在所述反射区和所述透射区中。
11.根据权利要求10所述的阵列基板，其特征在于：所述反射结构邻近所述薄膜晶体管开关设置。
12.根据权利要求10所述的阵列基板，其特征在于：所述反射结构的表面为锯齿状，或所述反射结构包括一个或一个以上块状凸起。
13.根据权利要求9所述的阵列基板，其特征在于：所述薄膜晶体管开关包括栅电极、半导体层、掺杂半导体层、源电极和漏电极，所述栅电极上设置有栅极绝缘层；所述栅极绝缘层的图案与所述半导体层的图案相同；或所述栅极绝缘层上对应所述漏电极的位置形成有过孔。 
14.根据权利要求9所述的阵列基板，其特征在于，所述阵列基板的边缘形成有引出电路区，所述引出电路区包括：
透明导电薄膜，或透明导电薄膜与栅金属薄膜的叠层，形成在所述衬底基板上；
栅极绝缘薄膜，形成在所述透明导电薄膜或所述栅金属薄膜上，所述栅极绝缘薄膜上形成有连接过孔；
源漏金属薄膜，形成在所述栅极绝缘薄膜上，并通过所述连接过孔与所述透明导电薄膜或所述栅金属薄膜连接；
平坦化层，形成在所述源漏金属薄膜上。
15.根据权利要求14所述的阵列基板，其特征在于：所述栅极绝缘薄膜和所述源漏金属薄膜之间还保留有半导体薄膜和掺杂半导体薄膜的叠层。
16.一种包括权利要求9～15任一所述的阵列基板的液晶显示器，其特征在于：还包括彩膜基板，与所述阵列基板对盒形成液晶面板，所述彩膜基板和阵列基板中封装有液晶层；所述液晶面板邻近所述阵列基板的一侧设置有背光源；所述液晶面板和背光源嵌设在框架之中。 
CN200910077351.1A 2009-02-18 2009-02-18 阵列基板及其制造方法和液晶显示器 Expired - Fee Related CN101807550B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN200910077351.1A CN101807550B (zh) 2009-02-18 2009-02-18 阵列基板及其制造方法和液晶显示器
US12/702,495 US8553184B2 (en) 2009-02-18 2010-02-09 Manufacturing method of an array substrate including a four step process
US14/017,692 US9070848B2 (en) 2009-02-18 2013-09-04 Array substrate and liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910077351.1A CN101807550B (zh) 2009-02-18 2009-02-18 阵列基板及其制造方法和液晶显示器

Publications (2)

Publication Number Publication Date
CN101807550A CN101807550A (zh) 2010-08-18
CN101807550B true CN101807550B (zh) 2013-05-22

Family

ID=42559590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910077351.1A Expired - Fee Related CN101807550B (zh) 2009-02-18 2009-02-18 阵列基板及其制造方法和液晶显示器

Country Status (2)

Country Link
US (2) US8553184B2 (zh)
CN (1) CN101807550B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729236A (zh) * 2019-10-23 2020-01-24 成都中电熊猫显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536611B2 (en) * 2008-06-17 2013-09-17 Hitachi, Ltd. Organic light-emitting element, method for manufacturing the organic light-emitting element, apparatus for manufacturing the organic light-emitting element, and organic light-emitting device using the organic light-emitting element
WO2012004925A1 (ja) * 2010-07-08 2012-01-12 シャープ株式会社 半導体装置及びその製造方法並びに液晶表示装置
CN102569185A (zh) * 2010-12-22 2012-07-11 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
CN102709235B (zh) * 2011-10-26 2015-04-29 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN102629588B (zh) * 2011-12-13 2014-04-16 京东方科技集团股份有限公司 阵列基板的制造方法
CN102544029A (zh) * 2012-02-07 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102569192B (zh) * 2012-03-06 2014-04-09 深圳市华星光电技术有限公司 半穿半反液晶显示器的阵列基板制造方法
CN102569191B (zh) * 2012-03-06 2013-09-04 深圳市华星光电技术有限公司 半穿半反液晶显示器的阵列基板制造方法
CN103107140B (zh) * 2013-01-28 2016-01-13 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN103560114B (zh) * 2013-11-15 2017-07-18 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法、显示装置
CN104779256B (zh) * 2015-04-09 2018-08-24 深圳市华星光电技术有限公司 阵列基板及其制备方法、液晶面板
CN107946318B (zh) * 2017-11-27 2021-01-12 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN108269764B (zh) * 2018-02-01 2022-04-26 京东方科技集团股份有限公司 一种显示面板的制作方法、显示面板及显示装置
US11239399B2 (en) 2019-02-05 2022-02-01 Facebook Technologies, Llc Architecture for hybrid TFT-based micro display projector
US11355665B2 (en) 2019-06-19 2022-06-07 Facebook Technologies, Llc Process flow for hybrid TFT-based micro display projector
CN110221470A (zh) * 2019-06-27 2019-09-10 武汉华星光电技术有限公司 阵列基板及液晶显示装置
CN111864035B (zh) * 2020-07-31 2022-04-12 上海天马微电子有限公司 显示面板、显示面板的制作方法和显示装置
CN113625485A (zh) * 2021-07-28 2021-11-09 深圳莱宝高科技股份有限公司 阵列基板及其制作方法、显示装置
CN115295557A (zh) * 2022-07-26 2022-11-04 Tcl华星光电技术有限公司 一种阵列基板及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525224A (zh) * 2003-02-28 2004-09-01 Lg.������Lcd��ʽ���� 透反式液晶显示装置及其制造方法
CN1991470A (zh) * 2005-12-29 2007-07-04 Lg.菲利浦Lcd株式会社 液晶显示装置的阵列基板及其制造方法
CN1992236A (zh) * 2005-12-29 2007-07-04 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2990046B2 (ja) * 1995-08-16 1999-12-13 日本電気株式会社 反射型液晶表示装置及びその製造方法
TWI300150B (en) * 2000-02-16 2008-08-21 Toshiba Matsushita Display Tec Reflective-type display element, reflector and method of producing the same
JP2004198606A (ja) * 2002-12-17 2004-07-15 Koninkl Philips Electronics Nv 光拡散反射層を有する液晶表示装置及びその製造方法
KR100493437B1 (ko) * 2003-03-17 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시모듈
KR101057779B1 (ko) * 2004-06-05 2011-08-19 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101085142B1 (ko) * 2004-12-24 2011-11-21 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101192073B1 (ko) * 2005-06-28 2012-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
TWI314658B (en) * 2005-09-09 2009-09-11 Au Optronics Corp Pixel structure of transflective tft lcd panel and fabricating method thereof
KR20070083018A (ko) * 2006-02-20 2007-08-23 삼성전자주식회사 액정표시장치의 제조방법
JP4814776B2 (ja) * 2006-12-14 2011-11-16 株式会社 日立ディスプレイズ 半透過型液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525224A (zh) * 2003-02-28 2004-09-01 Lg.������Lcd��ʽ���� 透反式液晶显示装置及其制造方法
CN1991470A (zh) * 2005-12-29 2007-07-04 Lg.菲利浦Lcd株式会社 液晶显示装置的阵列基板及其制造方法
CN1992236A (zh) * 2005-12-29 2007-07-04 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729236A (zh) * 2019-10-23 2020-01-24 成都中电熊猫显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板

Also Published As

Publication number Publication date
US8553184B2 (en) 2013-10-08
US9070848B2 (en) 2015-06-30
US20100208155A1 (en) 2010-08-19
CN101807550A (zh) 2010-08-18
US20140002766A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
CN101807550B (zh) 阵列基板及其制造方法和液晶显示器
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN103681693B (zh) 一种阵列基板及其制作方法、显示装置
CN102156369B (zh) 薄膜晶体管液晶显示阵列基板及其制造方法
US7220612B2 (en) Liquid crystal display device and fabricating method thereof
US20110299004A1 (en) Array substrate and manufacturing method thereof
KR101243824B1 (ko) 액정표시장치 및 그 제조방법
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
JP4722118B2 (ja) 液晶表示装置及びその製造方法
US20190043898A1 (en) Array substrate motherboard, method for manufacturing the same, and display device
CN102800630A (zh) 一种阵列基板及其制备方法和显示装置
CN101539697A (zh) 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN102466936A (zh) 阵列基板、液晶显示器及阵列基板的制造方法
WO2013143321A1 (zh) 阵列基板及其制造方法和显示装置
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN101807584B (zh) Tft-lcd阵列基板及其制造方法
WO2014015617A1 (zh) 阵列基板及显示装置
CN103413784B (zh) 一种阵列基板及其制备方法及显示装置
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
CN103137555A (zh) 薄膜晶体管液晶显示器件及其制造方法
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
WO2014127573A1 (zh) Tft阵列基板的制造方法、tft阵列基板及显示装置
CN105789121A (zh) 全反射阵列基板及其制备方法、显示器件
TW202020535A (zh) 顯示面板及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150630

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150630

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150630

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130522

Termination date: 20210218

CF01 Termination of patent right due to non-payment of annual fee