CN101771073A - 一种高速横向soi绝缘栅双极性晶体管 - Google Patents

Abstract

本发明涉及一种高速横向SOI绝缘栅双极性晶体管。包括埋氧层、N基区、分别位于N基区两端的阴极区和阳极区以及位于阴极区之上的栅极区，所述阳极区被隔离槽分割为至少一组第一阳极区和第二阳极区，所述隔离槽使第一阳极的P⁺阳极区与第二阳极的P漂移区和N⁺阳极区隔离，所述隔离槽向下延伸到埋氧层；所述阳极区之上还包括场氧化层和阳极场板，所述场氧化层贴附于阳极区之上，所述阳极场板贴附于场氧化层之上并与阳极区的阳极电连接。本发明的有益效果是：在提高横向SOI IGBT的关断速度的同时不增加导通电阻，提供一种高速横向SOI绝缘栅双极性晶体管。

Description

一种高速横向SOI绝缘栅双极性晶体管

技术领域

本发明涉及电子技术领域内的半导体高压器件，尤其涉及在SOI(SiliconOn Insulator，绝缘层上的硅)上制造的电导调制型高压功率器件。

背景技术

横向SOI绝缘栅双极性晶体管(SOI IGBT，SOI Insulated Gate BipolarTransistor)作为SOI高压集成电路的关键组成部分，具有电流能力高，且易于集成的优点，但是其开关速度远比横向双扩散金氧半场效晶体管(LDMOS，Lateral Double-diffused MOSFET)的关断速度慢，并且由于横向SOI绝缘栅双极性晶体管存在的电流拖尾，导致其开关损耗较大，这影响了横向SOI绝缘栅双极性晶体管在功率集成电路中的应用。

现有技术中常规的横向SOI IGBT的结构如图1，其结构包括依次层叠的衬底13、埋氧层3和N基区6，以及位于N基区6之上由P体区4、N⁺阴极区5、阴极1组成的阴极区，由N缓冲区9、P⁺阳极10和阳极11组成的阳极区，由栅极12和场氧化层14组成的栅极区，阴极区和阳极区分别位于N基区6的两端，在N基区6的之上的中间还贴附有场氧化层14。导致横向SOI IGBT关断速度慢的根本原因在于N基区6内非平衡载流子的存贮，在正向导通的时候，P⁺阳极10向N缓冲区9和N基区6大注入空穴。从而N基区6中参与导电的为非平衡空穴和非平衡电子，这些非平衡载流子在输运时满足双极输运理论，故而可以大大降低器件导通时的正向压降。但是，在器件关断的瞬间，N基区6内存储的大量非平衡载流子却使得器件的关断速度变慢。提高此类横向SOIIGBT的关断速度的方法有三种：一是降低N基区6内非平衡载流子的寿命，增加复合速度，以提高关断速度。事实上降低基区非平衡载流子寿命的同时基区的非平衡载流子总数也会减小，这将导致导通电阻增大，所以这种方法存在折衷的问题。二是控制阳极区的P⁺N结空穴注入水平，以达到导通电阻和关断时间的折衷。三是在阳极区提供非平衡电子抽出的通道，在关断时迅速减少N基区6内非平衡载流子的总数，以提高器件的关断速度。但是，目前非平衡电子抽出的通道的结构都会影响阳极注入效率，即影响导通时基区非平衡载流子总数，从而影响导通电阻。所以一般的观点认为，横向SOI IGBT的导通电阻和关断时间存在一个折衷关系。

现有技术中的一种阳极短路结构的SOI IGBT如图2所示，该方案在如图1所示的横向SOI IGBT的结构上的P⁺阳极10内增加了N⁺阳极19。N⁺阳极19在关断时提供了一个非平衡载流子的抽出通道，但是它也大大降低阳极注入效率，导致导通电阻增大。

现有技术中的另一种辅助阳极开关结构的SOI IGBT如图3所示，该方案在如图1所示的横向SOI IGBT的结构上的阳极区之上增加了阳极辅助栅12，阳极辅助栅氧化层20贴附于阳极区之上。在器件导通时阳极辅助栅12下的沟道不导通，以保证有大的注入效率。在器件关断时，通过给阳极辅助栅12加偏置电压使得下面的沟道导通，以提供非平衡载流子的抽出回路。这种结构的SOI IGBT有较好的速度和导通电阻的折衷特性，但是因需外电路专门对阳极辅助栅12加偏置电压，且该偏置电压为浮动电压，故实施制造困难。

现有技术中的上述横向SOI IGBT，要么关断时间慢，要么导通电阻大，均存在导通电阻和关断时间的折衷处理问题，未能从根本上解决横向SOI IGBT关断时间慢或导通电阻大的缺点。

发明内容

本发明要解决的技术问题是为了克服现有技术的上述缺点，在提高横向SOI IGBT的关断速度的同时不增加导通电阻，提供一种高速横向SOI绝缘栅双极性晶体管。

为了解决上述技术问题，本发明采用的技术方案是：一种高速横向SOI绝缘栅双极性晶体管，包括埋氧层、N基区、分别位于N基区两端的阴极区和阳极区以及位于阴极区之上的栅极区，所述阳极区被隔离槽分割为至少一组第一阳极区和第二阳极区，所述第一阳极区包括P⁺阳极区和阳极，所述P⁺阳极区贴附于N基区之上，阳极贴附于P⁺阳极区之上；所述第二阳极区包括P漂移区、N⁺阳极区和阳极，所述P漂移区和N⁺阳极区贴附于N基区之上，所述P漂移区的两端分别贴附于阴极区和N⁺阳极区，阳极贴附于N⁺阳极区之上并与N基区和P漂移区间隔；所述隔离槽使第一阳极的P⁺阳极区与第二阳极的P漂移区和N⁺阳极区隔离，所述隔离槽向下延伸到埋氧层；所述阳极区之上还包括场氧化层和阳极场板，所述场氧化层贴附于阳极区之上，所述阳极场板贴附于场氧化层之上并与阳极区的阳极电连接。

上述阴极区包括阴极、P体区和N⁺阴极区，所述P体区贴附于N基区之上，N⁺阴极区贴附于P体区之上并与N基区间隔，阴极贴附于P体区和N⁺阴极区的交界处之上并与N基区间隔。

上述栅极区包括栅极和栅氧化层，所述栅氧化层贴附于阴极区之上，所述栅极贴附于栅氧化层之上并与阴极区间隔。

本发明的有益效果是：由于本发明的阳极区采用由第一阳极区和第二阳极区交替排列构成的复合阳极区结构，以下简称为“势垒控制抽出结构”，第一阳极区和第二阳极区通过隔离槽形成电学隔离，利用器件在导通和关断情况下依靠N⁺阳极区、P漂移区和N基区形成的两个PN结，以及阳极场板和P漂移区的偏置电压的变化，形成不同高度的势垒，以控制阳极区非平衡载流子的抽出，以提高横向SOI IGBT的关断速度。本发明一方面避免了阳极短路结构引起的注入效率的下降所导致的导通电阻的增大；另一方面避免了辅助阳极开关结构需外加辅助阳极控制电路的困难。并且本发明的结构可与高压CMOS-DMOS工艺全兼容，不增加工艺难度及成本，具备很强的可实施性。

附图说明

图1是现有技术中常规的横向SOI IGBT的结构示意图。

图2是现有技术中阳极短路结构的横向SOI IGBT的结构示意图。

图3是现有技术中辅助阳极开关的横向SOI IGBT的结构示意图。

图4是本发明实施例1省略了场氧化层的立体结构示意图。

图5是本发明实施例1省略了场氧化层和阳极场板的俯视结构图。

图6是本发明实施例1沿图5中A-A剖面的剖视结构示意图。

图7是本发明实施例1在关断过程中耗尽区边界示意图。

图8是本发明实施例2省略了场氧化层的立体结构示意图。

图9是是本发明实施例2省略了场氧化层和阳极场板的俯视结构图。

图10是本发明实施例2沿图9中B-B剖面的剖视结构示意图。

附图标记说明：阴极1、栅极2、埋氧层3、P体区4、N⁺阴极区5、N基区6、P漂移区7、隔离槽8、N缓冲区9、P⁺阳极10、阳极11、阳极辅助栅12、衬底13、场氧化层14、栅氧化层15、阳极场板16、第二N⁺阳极区17、耗尽区边界18、N⁺阳极区19、阳极辅助栅氧化层20。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明。

实施例1：如图4、图5、图6和图7所示，一种高速横向SOI绝缘栅双极性晶体管，本实施例为非穿通型(NPT，None-Punch-Through)，包括衬底13、埋氧层3、N基区6、分别位于N基区6两端的阴极区和阳极区以及位于阴极区之上的栅极区，其特征在于，所述阳极区被隔离槽8分割为一组第一阳极区和第二阳极区，所述第一阳极区包括P⁺阳极区10和阳极11，所述P⁺阳极区10贴附于N基区6之上，阳极11贴附于P⁺阳极区10之上；所述第二阳极区包括P漂移区7、N⁺阳极区17和阳极11，所述P漂移区7和N⁺阳极区17贴附于N基区6之上，所述P漂移区7的两端分别贴附于阴极区和N⁺阳极区17，阳极11贴附于N⁺阳极区17之上并与N基区6和P漂移区7间隔；所述隔离槽8使第一阳极的P⁺阳极区10与第二阳极的P漂移区7和N⁺阳极区17隔离，所述隔离槽8向下延伸到埋氧层3。阳极区之上还包括场氧化层14和阳极场板16，所述场氧化层14贴附于阳极区之上，所述阳极场板16贴附于场氧化层14之上并与阳极区的阳极11电连接；阳极场板12的作用是在关断时加强P漂移区7的耗尽，同时在N基区6靠近阳极区域形成积累层，该两个效应均对穿通抽出有利。

本实施例中，所述隔离槽8的深度必须延伸到埋氧层3并与之连接，隔离槽8的长度也要保证隔离槽8伸入到N基区6。隔离槽8的作用是将第二阳极区的N⁺阳极区17与第一阳极区的P⁺阳极区10进行电学隔离。如果没有隔离槽8，N⁺阳极区17将与N基区6连接，此时本实施例的横向SOI IGBT结构完全等价于阳极短路的横向SOI IGBT结构，即虽然能改善器件速度，但导通电阻增加显著。

本实施例中的所述阴极区包括阴极1、P体区4和N⁺阴极区5，所述P体区4贴附于N基区6之上，N⁺阴极区5贴附于P体区4之上并与N基区6间隔，阴极1贴附于P体区4和N⁺阴极区5的交界处之上并与N基区6间隔。但是，本领域的普通技术人员应该明白，现有技术中的其它阴极区的结构也可以显而易见的与本实施例的阳极结构组合形成新的横向SOI IGBT，对于其它阴极区的结构故不再详述。

本实施例中栅极区包括栅极2和栅氧化层15，所述栅氧化层15贴附于阴极区之上，所述栅极2贴附于栅氧化层15之上并与阴极区间隔。但是，本领域的普通技术人员应该明白，现有技术中的其它栅极区的结构也可以显而易见的与本实施例的阳极结构组合形成新的横向SOI IGBT，对于其它栅极区的结构故不再详述。

本实施例中虽然只描述了阳极区被隔离槽8分割为一组第一阳极区和第二阳极区的情况，但是，本领域的普通技术人员应该明白，横向SOI IGBT还可以由多组阴极区和阳极区构成，每组阴极区和阳极区可以看作是一个元件单元，多组元件单元扩展后可以制成各种形状的横向SOI IGBT，无论是一组还是多组原件单元构成的横向SOI IGBT，其工作原理、物理电学性能和功能效果是一样的，并且将一组原件单元扩展成多组元件单元对本领域内的普通技术人员也是显而易见的，因此对多组单元构成的横向SOI IGBT的结构和工作原理不再详述。

在本实施例的导通过程中，第一阳极区的的P⁺阳极区10和N基区6形成正偏PN结使P⁺阳极区10向N基区6注入空穴，第二阳极区的N⁺阳极区17、P漂移区7和N基区6形成载流子的阻断结构，不影响第一阳极区中P⁺阳极区10向N基区6注入空穴。

在本实施例的横向SOI IGBT的导通过程中，阳极11到阴极1的压降较小，一般小于2V。此时，在由阳极场板16、场氧化层14和P漂移区构成的金属-绝缘层-半导体结构中，从阳极场板16到P漂移区的偏置电压小，不足以在阳极场板16下的P漂移区形成反型导电层。与此同时，第二阳极区的P漂移区7与N⁺阳极区17形成的PN结，P漂移区7与N基区6形成PN结，N基区6与P体区4形成的PN结，此时上述PN结的反向偏置电压小，耗尽区很窄，N⁺阳极区17、P漂移区7和N基区6也不能形成穿通结构，而只能呈现阻断结构，因而在横向SOI IGBT导通的时候，N⁺阳极区17不会对P⁺阳极区10的注入效率造成影响，因此，器件仍能保持和现有技术中常规的横向SOI IGBT相同的注入效率，即保证有较小的导通电阻。

在本实施例中的关断过程中，第一阳极区的N基区6和P⁺阳极区10形成对N基区6中的非平衡电子的阻断结构。在由阳极场板16、场氧化层14和P漂移区构成的金属-绝缘层-半导体结构中，从阳极场板16到P漂移区的偏置电压增大，足以使得在阳极场板16下的P漂移区形成反型导电层。与此同时，第二阳极区的N⁺阳极区17、P漂移区7和N基区6形成电子的穿通通道。以上两种效应可使得N基区6的非平衡电子可以被抽出。

在本实施例的横向SOI IGBT的关断过程中，第二阳极区的P漂移区7的未耗尽区域电位与阴极1的电位相同，阳极场板16的电位与阳极11相同。伴随横向SOI IGBT的关断，阳极11的电位提高，即阳极场板16电位提高。而P漂移区7的未耗尽区域电位与阴极1的电位相同，这样在由阳极场板16、场氧化层14和P漂移区构成的金属-绝缘层-半导体结构中，从阳极场板16到P漂移区的偏置电压增大。当此偏置电压足够高时，使得在阳极场板16下的P漂移区形成反型导电层，这样N基区6中的非平衡载流子可以通过上述反型导电层流入N⁺阳极区17。此外，第二阳极区的P漂移区7与N⁺阳极区17形成的PN结，P漂移区7与N基区6形成的PN结以及N基区6与P体区4形成的PN结均承受较大的反向偏置电压，出现扩展的耗尽区，其耗尽区边界18如图7所示。此时，因P漂移区7为低掺杂，P漂移区7与N⁺阳极区17形成的结出现耗尽区后，N⁺阳极区17、P漂移区7和N基区6形成穿通结构。该穿通结构对横向SOI IGBT的N基区6中的非平衡电子是无势垒的，并且由于N基区6和N⁺阳极区17均为N型掺杂的半导体材料，这样N基区6中的非平衡电子可以通过N⁺阳极区17得以抽出，即加快了关断过程中非平衡载流子的消除，故横向SOI IGBT的关断速度得以加快。

本实施例中的横向SOI IGBT的关断速度和导通电阻特性与辅助阳极开关的横向SOI绝缘栅双极性晶体管相当。但是本实施例却无需复杂的外电路进行辅助栅浮动偏置。此外，N基区6和P漂移区7构成多RESURF(减低表面电场，REduced SURface Field)结构。本实施例可以采用与现有技术中的常规结构相同的工艺流程制造，二者的差异仅体现在版图局部图形的不同。在工艺实现中，隔离槽8是与SOI功率集成电路介质隔离工艺步骤一同完成。P漂移区7与P体区4一起注入推结。N⁺阳极区19和P⁺阳极区10采用NSD(N型源漏区，N type Source & Drain)和PSD(P型源漏区，N type Source & Drain)注入形成，因此本实施例与高压CMOS-DMOS工艺全兼容，不增加工艺难度及成本，具备很强的可实施性。在流片过程中，版图的局部图形一般与成本无关，因此使用实施例的器件与常规器件的制造成本相同而性能优于常规器件。

实施例2：如图8、图9和图10所示，一种高速横向SOI绝缘栅双极性晶体管，本实施例为穿通型(PT，Punch-Through)，该实施例是在实施例1的基础上在第一阳极区的N基区6和P⁺阳极10之间增加了N缓冲区9，所述N缓冲区9贴附于N基区6之上，P⁺阳极区10贴附于N缓冲区9之上并与N基区6间隔。N缓冲区9对P⁺阳极10向N基区6的空穴注入有调节作用，使得N基区6内的非平衡载流子存储削弱，器件关断时间减小，且在器件阻断情况下N缓冲区9能使得器件耐压结构满足RESURF条件，在相同的耐压要求下，可采用较短的N基区6长度。

本实施例中，所述隔离槽8的深度必须延伸到埋氧层3并与之连接，隔离槽8的长度也要保证隔离槽8伸入到N基区6。隔离槽8的作用是将第二阳极区的N⁺阳极区17与第一阳极区的N缓冲区9和P⁺阳极区10进行电学隔离。如果没有隔离槽8，N⁺阳极区17将与N基区6连接，此时本实施例的横向SOI IGBT结构完全等价于阳极短路的横向SOI IGBT结构，即虽然能改善器件速度，但导通电阻增加显著。

本实施例中阴极区和栅极区的结构与实施例中的描述相同，与实施例相同，也可以采用多组阳极区的复合排列结构，这些对本领域内的普通技术人员来说都是显而意见的，因而不再详细描述。

在本实施例的导通过程中，第一阳极区的的P⁺阳极区10、N缓冲区9和N基区6形成正偏PN结使P⁺阳极区10经过N缓冲区9向N基区6注入空穴，第二阳极区的N⁺阳极区17、P漂移区7和N基区6形成载流子的阻断结构，不影响第一阳极区中P+阳极区10向N基区6注入空穴。

在本实施例中的关断过程中，第一阳极区的N基区6、N缓冲区9和P⁺阳极区10形成对N基区6中的非平衡电子的阻断结构。在由阳极场板16、场氧化层14和P漂移区构成的金属-绝缘层-半导体结构中，从阳极场板16到P漂移区的偏置电压增大，足以使得在阳极场板16下的P漂移区形成反型导电层。与此同时，第二阳极区的N⁺阳极区17、P漂移区7和N基区6形成电子的穿通通道。以上两种效应可使得N基区6的非平衡电子可以被抽出。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (5)

1.一种高速横向SOI绝缘栅双极性晶体管，包括埋氧层(3)、N基区(6)、分别位于N基区(6)两端的阴极区和阳极区以及位于阴极区之上的栅极区，其特征在于，所述阳极区被隔离槽(8)分割为至少一组第一阳极区和第二阳极区，所述第一阳极区包括P⁺阳极区(10)和阳极(11)，所述P⁺阳极区(10)贴附于N基区(6)之上，阳极(11)贴附于P⁺阳极区(10)之上；所述第二阳极区包括P漂移区(7)、N⁺阳极区(17)和阳极(11)，所述P漂移区(7)和N⁺阳极区(17)贴附于N基区(6)之上，所述P漂移区(7)的两端分别贴附于阴极区和N⁺阳极区(17)，阳极(11)贴附于N⁺阳极区(17)之上并与N基区(6)和P漂移区(7)间隔；所述隔离槽(8)使第一阳极的P⁺阳极区(10)与第二阳极的P漂移区(7)和N⁺阳极区(17)隔离，所述隔离槽(8)向下延伸到埋氧层(3)；所述阳极区之上还包括场氧化层(14)和阳极场板(16)，所述场氧化层(14)贴附于阳极区之上，所述阳极场板(16)贴附于场氧化层(14)之上并与阳极区的阳极(11)电连接。

2.根据权利要求1所述的一种高速横向SOI绝缘栅双极性晶体管，其特征在于，所述阴极区包括阴极(1)、P体区(4)和N⁺阴极区(5)，所述P体区(4)贴附于N基区(6)之上，N⁺阴极区(5)贴附于P体区(4)之上并与N基区(6)间隔，阴极(1)贴附于P体区(4)和N⁺阴极区(5)的交界处之上并与N基区(6)间隔。

3.根据权利要求1所述的一种高速横向SOI绝缘栅双极性晶体管，其特征在于，所述栅极区包括栅极(2)和栅氧化层(15)，所述栅氧化层(15)贴附于阴极区之上，所述栅极(2)贴附于栅氧化层(15)之上并与阴极区间隔。

4.根据权利要求1所述的一种高速横向SOI绝缘栅双极性晶体管，其特征在于，所述阳极区还包括N缓冲区(9)，N缓冲区(9)贴附于N基区(6)之上，P⁺阳极区(10)贴附于N缓冲区(9)之上并与N基区(6)间隔。

5.根据权利要求1至4任一项所述的一种高速横向SOI绝缘栅双极性晶体管，其特征在于，所述隔离槽(8)内填充绝缘材料或多晶材料。

Images