CN101763891A - 一种相变存储器单元及其操作方法 - Google Patents
一种相变存储器单元及其操作方法 Download PDFInfo
- Publication number
- CN101763891A CN101763891A CN200810207691A CN200810207691A CN101763891A CN 101763891 A CN101763891 A CN 101763891A CN 200810207691 A CN200810207691 A CN 200810207691A CN 200810207691 A CN200810207691 A CN 200810207691A CN 101763891 A CN101763891 A CN 101763891A
- Authority
- CN
- China
- Prior art keywords
- resistance
- change memory
- phase
- phase change
- states
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 7
- 230000008859 change Effects 0.000 claims description 55
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 13
- 150000001875 compounds Chemical class 0.000 claims description 13
- 230000010076 replication Effects 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000000802 nitrating effect Effects 0.000 claims 4
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003362 replicative effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明属于微电子技术领域，具体为一种高可靠性、高密度相变存储器单元及其存储操作方法，由两个相变存储单元和两个选通三极管来构成一个存储单元。两个相变存储单元和两个选通三极管共用同一条字线，而与不同的位线相连。其优点在于：在没有造成阵列面积上的牺牲的情况下，可以达到1T1R四态多值的存储密度，并且大大的改善了工艺波动对数据读出的影响，几乎没有误读出的危险。
Description
技术领域
本发明属于微电子技术领域，具体属于存储器技术领域，尤其涉及一种相变存储器单元及其操作方法。
背景技术
相变存储器是一种新型的固态半导体不挥发存储器，它的存储是基于硫系化合物材料(如Ge2Se2Te5，GST)在电脉冲作用下的快速相变。相变存储器单元在电学特性上表现为一个可变电阻，在电脉冲信号作用下在“高阻态”和“低阻态”之间进行可逆的转变。具体表现为具有陡峭下降沿的脉冲，可以将存储材料加热至熔点然后突然冷却，将其编程到具有高电阻率的非晶态(又称RESET态)；相反地缓慢下降的脉冲则使晶粒生长，将其编程到具有低电阻率的晶态(又称SET态)。上述两种编程操作分别被称为复位(RESET)和编程(SET)。相变存储器具有很多优点，如：非挥发性，器件尺寸小，循环寿命长(＞1013)，高的读取速度，以及和现代CMOS工艺的良好兼容性等。这些特点使相变存储器被认为是下一代新型不挥发存储器中极具竞争力的候选者之一。
目前，相变存储单元分为单值存储和多值存储两种，单值存储表示一个相变存储单元只用来存储一位的数据，多值存储表示一个相变存储单元用来存储一位以上的数据。当相变单元应用于单值存储时，相变单元的阻值只存在高阻和低阻两种情况，用来代表数据“0”和“1”；当相变单元应用于多值存储时，相变单元的阻值就必须存在两种以上稳定的状态。如果说存在四种阻值状态，那么就可以用这四种状态来代表两位二进制数据，即“00”，“01”，“10”和“11”，这样一个相变单元就可以存储两位二进制数据，存储密度提高了一倍。
相变单元的单值存储中，在特征尺寸不断缩小、工艺波动的影响与日俱增的情况下，同一硅片上不同位置的相变电阻，其几何尺寸的误差相比其绝对长度越来越不可忽略，最终导致不同位置的相变电阻即使在相同状态下阻值也有很大的差异，对应的阻值分布范围有发散的趋势，导致高阻和低阻这两种阻值区间的间隙愈发减小。当相变单元用于多值存储时，需要在这两个阻值范围之间再插入两个阻值范围，这就变得相当困难，因为相邻阻值范围之间的间隙变得更小，并且一旦两个相邻阻值对应的范围发生交叠，就会有数据误读出的危险，这将严重影响到产品的可靠性。
目前，相变存储器主要有3种结构：0T1R、1T1R和2T2R结构，其中T代表选通管，R代表相变存储电阻。0T1R结构最为简单，存储密度最高，1T1R次之，2T2R使用两个选通管和两个存储电阻来作为一个存储单元，因此存储密度最低。0T1R和1T1R结构有着很多共同之处：读操作过程中，两者都是采用单位线输出，不同的信息状态在输出时需要和某一参考源进行比较而实现鉴别。2T2R实质上是两个1T1R共同(互补的)存储1位2进制信息，其中的两个相变电阻分别处于高阻态和低阻态，当第一相变存储电阻处于高阻态，第二相变存储电阻处于低阻态时，代表存储数据为“0”；而当第一相变存储电阻处于低阻态，第二相变存储电阻处于高阻态时，代表存储数据为“1”。读操作时，对与两个相变存储电阻相连的两条位线施加相同的读电压，因为两个相变存储电阻的电阻值不同，两条位线上的电流也不同，这两条位线上的电流差分输入到灵敏放大器，灵敏放大器输出的结果即反映了存储的状态。2T2R是将本身的第一存储电阻和第二存储电阻进行比较，因而无需外加参考源电路。
随着特征尺寸的不断降低，一旦相变单元相邻阻值对应的范围出现交叠，使用外加参考源实现状态区分的0T1R和1T1R方案将基本破产。然而对于2T2R结构，由于其采用2个1T1R结构互补的存储1位2进制数据，且这两个1T1R结构由于位置的相邻而受到几乎相同的工艺波动等干扰影响，因此在各种干扰下这两个1T1R结构中的相变电阻R将有几乎相同的变化。这样，在采用双位线互补输出且外围灵敏放大器对双位线输出信息进行差分放大时，各种干扰在2个相变电阻R上产生的影响对灵敏放大器而言全部都是共模信号，其影响将完全被消除。由此可见，2T2R提升了抗干扰能力，保证了数据存取的可靠性，但是却牺牲了存储的密度。
发明内容
本发明的目的是提供一种既能减少相变存储单元之间因工艺波动所造成数据误读出的问题，又不牺牲存储单元的存储密度的相变存储器单元及其操作方法。
本发明的目的通过下述方法和步骤实现：
本发明所提供的相变存储单元包括字线、第一选通管、第一相变存储电阻、第二选通管、第二相变存储电阻、第一位线、第二位线。相变存储单元的第一选通管的控制端与第二选通管的控制端连接于同一条字线，第一相变存储电阻的第一端与第一选通管串联连接，第一相变存储电阻的第二端与第一位线电连接；第二相变存储电阻的第一端与第二选通管串联连接，第二相变存储电阻的第二端与第二位线电连接。第一相变存储电阻和第二相变存储电阻都具有第一、第二、第三电阻状态，相变存储器单元通过第一相变存储电阻与第二相变存储电阻的比值定义数据状态。
在本发明所提供的相变存储单元中，第一相变存储电阻的第一电阻状态与第二相变存储电阻的第三电阻状态的电阻比值定义为第一数据状态，第一相变存储电阻的第一电阻状态与第二相变存储电阻的第二电阻状态的电阻比值定义为第二数据状态，第一相变存储电阻的第二电阻状态与第二相变存储电阻的第一电阻状态的电阻比值定义为第三数据状态，第一相变存储电阻的第三电阻状态与第二相变存储电阻的第一电阻状态的电阻比值定义为第四数据状态。
在本发明所提供的相变存储单元中，所述的相变存储电阻为掺氮的GeSbTe化合物，其第一电阻状态为掺氮的GeSbTe化合物的晶态电阻，第三电阻状态为掺氮的GeSbTe化合物的非晶态电阻，第二电阻状态为掺氮的GeSbTe化合物的中间态电阻。
在本发明所提供的相变存储单元中，所述选通管为双极型晶体管，选通管的控制端为双极型晶体管的基极，相变存储电阻的第一端与双极型晶体管的发射极连接。
同时，本发明提供与本发明所述的相变存储单元相连接的外围电路，包括：
与第一位线连接的、用于复制流过第一相变存储电阻的电流的第一电流镜模块；
与第二位线连接的、用于复制流过第二相变存储电阻的电流的第二电流镜模块；
放大器，其输入端分别与第一电流镜模块、第二电流镜模块的输出端连接；
编码电路，其输入端与放大器输出端连接。
在本发明所提供的相变存储单元的外围电路中，放大器的个数为三个，电流镜模块包括基准电流源和三个用于电流镜的MOS管。
本发明的相变存储单元的操作方法，包括写操作方法和读操作方法，其中：
写操作：(1)第一选通管和第二选通管选通；(2)第一相变存储电阻和第二相变存储电阻两端分别施加写操作电信号操作至第一、第二和第三电阻状态中的一种电阻状态。
读操作：(1)第一选通管和第二选通管选通；(2)第一相变存储电阻和第二相变存储电阻两端分别施加相同读操作电信号，分别读出流过第一相变存储电阻和第二相变存储电阻的电流值；(3)对流过第一相变存储电阻的电流值与流过第二相变存储电阻的电流值进行比较，根据比较值读出数据状态。
写操作过程中的第(1)步骤之后、第(2)步骤之前，向第一相变存储电阻和第二相变存储电阻两端分别施加擦除操作电信号，将所述第一相变存储电阻和第二相变存储电阻操作至第三电阻状态。
在本发明所提供的相变存储单元的操作方法中，选通管的选通是通过与选通管连接的字线施加电信号实现。
在本发明所提供的相变存储单元的操作方法中，读操作时，第一相变存储电阻的电流值通过与第一位线连接的第一电流镜模块输出，第二相变存储电阻的电流值通过与第二位线连接的第二电流镜模块输出，所述比较是通过比较器接收第一电流镜模块和第二电流镜模块的输出信号并输出比较值，数据状态根据比较器输出至编码器的比较值确定。
在本发明所提供的相变存储单元的操作方法中，写操作信号可以为不同脉冲高度的电压脉冲信号，读操作信号是可以电压脉冲信号或电流脉冲信号之一。
通过本发明所提供的相变存储单元以及与该存储单元相匹配的外围电路和操作方法，可以实现相变存储单元的四态存储及其存储操作。由于该存储单元的结构中，第一相变存储电阻和第二相变存储电阻可以相邻形成，两者之间的空间距离可以很小，因此第一相变存储电阻和第二相变存储电阻之间受到的工艺波动很小；同时，该相变存储单元利用相变存储电阻的三态存储特性，利用第一相变存储电阻和第二相变存储电阻的比值的不同来定义存储状态，因此能够实现多值存储，因此，该相变存储单元具有存储密度大的特点。
附图说明
图1是多值相变存储单元阻值分布示意图，其中101是低阻分布范围，104是高阻分布范围，102和103是中间阻值分布范围。
图2是两种GST电阻率随退火温度变化曲线，其中201是GST电阻率随退火温度变化曲线，202是掺氮10％的GST电阻率随退火温度变化曲线。
图3是相变电阻的三态阻值分布示意图，其中R1是第一电阻(低阻)分布范围，R2是第二电阻(中间阻值)分布范围，R3是第三电阻(高阻)分布范围。
图4是相变电阻的阻值比分布示意图，其中R3/R1，R2/R1，R1/R2和R1/R3是四种电阻比值的分布范围。
图5是相变存储单元的结构示意图，其中501是第一位线，502是第二位线，503是字线，B00是与字线503相连的第一选通管，R00是与字线503相连的第一存储电阻，B01是与字线503相连的第二选通管，R01是与字线503相连的第二存储电阻。
图6是相变存储单元及其读操作电路示意图，其中601是第一位线，602是第二位线，603，604是电流复制模块，605，606，607是比较放大器，608编码电路，609是电流复制模块的放大，610是电流源，M0，M1，M2是用于电流镜的MOS管。
图7是单元四态存储时，每种状态下的读出结果表
图8是三态存储电阻的状态转换图，其中801是第一电阻状态，802是第二电阻状态，803是第三电阻状态，804是第一个SET脉冲，805是第二个SET脉冲，806是RESET脉冲。
具体实施方案
以下结合具体的实施例，对本发明做进一步的阐述。实施例仅用于对本发明做说明而不是对本发明的限制。
实施例1
一个相变存储单元，如说明书附图5所示，相变存储单元500为2B(Bipolar，双极型晶体管)2R(Resistance，存储电阻)存储单元的结构，相变存储单元500包括第一双极型晶体管B00、第二双极型晶体管B01、第一相变存储电阻R00、第二相变存储电阻R01、第一位线501和第二位线502，其中第一双极型晶体管B00的基极与第二双极型晶体管B01的基极连接于同一条字线503，第一相变存储电阻R00的一端与第一双极型晶体管B00发射极串联连接，第一相变存储电阻的另一端与第一位线501电连接，第二相变存储电阻R01的一端与第二双极型晶体管B01发射极串联连接，第二相变存储电阻R01的另一端与第二位线502电连接。本实施例中，双极型晶体管为PNP型三极管，当字线503上选通电压为0V时，表示该字线为选中状态，当字线503上施加电压为Vdd时，表示该字线为不选中状态；当位线上电压为读写操作电压时，表示该位线为选中状态，当位线上电压为0V时，表示该位线为不选中状态；当字线503选中与位线501同时选中时，第一双极型晶体管B00选通，从而第一相变存储电阻R01选通，因此可以在字线和位线上施加电压对第一相变存储电阻R01进行RESET、SET等操作。存储单元500通过第一相变存储电阻R00和第二相变存储电阻R01之间的电阻状态的比值来定义数据状态。第一相变存储电阻R00和第二相变存储电阻R01为完全相同的相变存储电阻，都具可以在第一电阻状态R1、第二电阻状态R2、第三电阻状态R3之间来回转换，在本实施例中相变存储电阻为掺氮的GeSbTe化合物，第一电阻状态R1为掺氮的GeSbTe化合物的晶态电阻，第三电阻状态R3为掺氮的GeSbTe化合物的非晶态电阻，第二电阻状态2为掺氮的GeSbTe化合物的中间态电阻。为实现该2B2R相变存储单元四态存储，第一相变存储电阻R00的第一电阻状态R1与第二相变存储电阻R01的第三电阻状态R3的电阻比值定义为第一数据状态，第一相变存储电阻R00的第一电阻状态R1与第二相变存储电阻R01的第二电阻状态R2的电阻比值定义为第二数据状态，第一相变存储电阻R00的第二电阻状态R2与第二相变存储电阻R01的第一电阻状态R1的电阻比值定义为第三数据状态，第一相变存储电阻R00的第三电阻状态R3与第二相变存储电阻R01的第一电阻状态R1的电阻比值定义为第四数据状态；也即R1/R3、R1/R2、R2/R1和R3/R1四种电阻比值作为四种存储状态，从而实现了图4所示的相变电阻的阻值比分布，四个存储状态相互之间有较好的抗干扰性能。
实施例2
一种本发明所提供的相变存储单元及其读操作电路，如说明书附图6所示。读操作电路示意图600包括与第一位线连接的、用于复制流过第一相变存储电阻的电流的第一电流镜模块603，与第二位线连接的、用于复制流过第二相变存储电阻的电流的第二电流镜模块604，输入端分别与第一电流镜模块、第二电流镜模块的输出端连接的放大器605、606、607，输入端与放大器输出端连接的编码电路608。电流镜模块包括基准电流源610、三个用于电流镜的MOS管M0，M1，M2。
2B2R结构读操作的过程是将一个单元与其互补单元的阻值进行比较，根据比较的结果读出数据。2B2R结构中的两个相变电阻分别在三个阻值中选取，比值存在着四种不同的情况，而读出放大器的输出是二元的，即只有“0”或“1”两种情况，只使用一个读出放大器是无法满足比较结果的多样性的。因此，这里使用了三个读出放大器，每个读出放大器的输入是各不相同的，这样，对于2B2R结构中的两个相变电阻不同阻值的选取，每个读出放大器的输出结果也各不相同。其中第一电流镜模块的第二输出和第二电流镜模块的第一输出连接到第一个读出放大器，第一电流镜模块的第一输出和第二电流镜模块的第一输出连接到第二个读出放大器，第一电流镜模块的第一输出和第二电流镜模块的第二输出连接到第三个读出放大器，三个读出放大器的输出连接到编码电路。
读操作时，第一选通管和第二选通管选通，第一相变存储电阻和第二相变存储电阻两端分别施加相同读操作电信号，因为两根位线上连接的相变电阻的阻值不同，第一位线和第二位线上流过的电流I1和I2也不同。分别通过两个电流复制模块对这两路电流进行复制，复制的倍数分别为1倍和r倍，虚线框内为电流复制模块，采用了标准电流镜进行电流复制，图中MOS管的尺寸为(W/1)1＝(W/1)0，(W/1)2＝r×(W/1)0，读出放大器SA0将“r倍的I1”和“I2”进行比较，SA1将“I1”和“I2”进行比较，SA2将“I1”和“r倍的I2”进行比较，三个读出放大器的比较结果经过编码电路得出2位二进制数据，这个2位二进制数据即反映了这个2B2R存储单元的存储状态。
Claims (14)
1.一种相变存储器单元，包括字线、第一选通管、第一相变存储电阻、第二选通管、第二相变存储电阻、第一位线、第二位线，其特征在于第一相变存储电阻和第二相变存储电阻都具有第一、第二、第三电阻状态。
2.根据权利要求1所述的相变存储器单元，其特征在于所述的相变存储电阻第一电阻状态为相变存储电阻的晶态电阻状态，第三电阻状态为相变存储电阻的非晶态电阻，第二电阻状态为相变存储电阻的中间态电阻。
3.根据权利要求1所述的相变存储器单元，其特征在于相变存储器单元通过第一相变存储电阻与第二相变存储电阻的电阻比值定义数据状态，第一相变存储电阻的第一电阻状态与第二相变存储电阻的第三电阻状态的电阻比值定义为第一数据状态，第一相变存储电阻的第一电阻状态与第二相变存储电阻的第二电阻状态的电阻比值定义为第二数据状态，第一相变存储电阻的第二电阻状态与第二相变存储电阻的第一电阻状态的电阻比值定义为第三数据状态，第一相变存储电阻的第三电阻状态与第二相变存储电阻的第一电阻状态的电阻比值定义为第四数据状态。
4.根据权利要求1所述的相变存储器单元，其特征在于所述的相变存储电阻为掺氮的GeSbTe化合物，第一电阻状态为掺氮的GeSbTe化合物的晶态电阻，第三电阻状态为掺氮的GeSbTe化合物的非晶态电阻，第二电阻状态为掺氮的GeSbTe化合物的中间态电阻。
5.根据权利要求1所述的相变存储器单元，其特征在于所述的选通管为双极型晶体管，选通管的控制端为双极型晶体管的基极。
6.根据权利要求5所述的相变存储器单元，其特征在于所述的相变存储电阻的第一端与双极型晶体管的发射极连接。
7.根据权利要求1所述的相变存储单元，其特征在于其外围电路中包括(1)与第一位线连接的、用于复制流过第一相变存储电阻的电流的第一电流镜模块；(2)与第二位线连接的、用于复制流过第二相变存储电阻的电流的第二电流镜模块；(3)输入端分别与第一电流镜模块、第一电流镜模块的输出端连接的放大器(4)输入端与放大器输出端连接的编码电路。
8.根据权利要求7所述的相变存储器单元，其特征在于所述的放大器的数量为三个。
9.根据权利要求7所述的相变存储器单元，其特征在于所述的电流镜模块包括基准电流源和三个用于电流镜的MOS管。
10.一种如权利要求1所述的相变存储器单元的操作方法，其特征在于写操作的步骤为(1)第一选通管和第二选通管选通，(2)第一相变存储电阻和第一相变存储电阻两端分别施加写操作电信号操作至第一、第二和第三电阻状态中的一种电阻状态；读操作的步骤为(1)第一选通管和第二选通管选通，(2)第一相变存储电阻和第二相变存储电阻两端分别施加相同读操作电信号并分别读出流过第一相变存储电阻和第二相变存储电阻的电流值，(3)对流过第一相变存储电阻的电流值与流过第二相变存储电阻的电流值进行比较，根据比较值读出数据状态。
11.根据权利要求10所述的操作方法，其特征在于写操作过程中的第(1)步骤之后、第(2)步骤之前对第一相变存储电阻和第一相变存储电阻两端分别施加擦除操作电信号，将第一相变存储电阻和第一相变存储电阻操作至第三电阻状态。
12.根据权利要求10所述的操作方法，其特征在于所述的选通管的选通是通过与选通管连接的字线施加电信号实现。
13.根据权利要求10所述的操作方法，其特征在于所述的写操作信号可以为不同脉冲高度的电压脉冲信号，读操作信号可以是电压脉冲信号或电流脉冲信号。
14.根据权利要求10所述的操作方法，其特征在于读操作时，第一相变存储电阻的电流值通过与第一位线连接的第一电流镜模块输出，第二相变存储电阻的电流值通过与第二位线连接的第二电流镜模块输出，比较是通过比较器接收第一电流镜模块和第二电流镜模块的输出信号并输出比较值，数据状态根据比较器输出至编码器的比较值确定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810207691A CN101763891A (zh) | 2008-12-24 | 2008-12-24 | 一种相变存储器单元及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810207691A CN101763891A (zh) | 2008-12-24 | 2008-12-24 | 一种相变存储器单元及其操作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101763891A true CN101763891A (zh) | 2010-06-30 |
Family
ID=42494999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810207691A Pending CN101763891A (zh) | 2008-12-24 | 2008-12-24 | 一种相变存储器单元及其操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101763891A (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102157196A (zh) * | 2010-12-15 | 2011-08-17 | 清华大学 | 基于自参考反相器的itir型阻变存储器及其读写方法 |
| CN102339636A (zh) * | 2010-07-16 | 2012-02-01 | 夏普株式会社 | 半导体存储装置及其驱动方法 |
| WO2016011638A1 (zh) * | 2014-07-24 | 2016-01-28 | 华为技术有限公司 | 相变存储器的数据存储方法及控制装置 |
| US9899084B2 (en) | 2014-07-24 | 2018-02-20 | Huawei Technologies Co., Ltd. | Data storage method and phase change memory |
| CN108899416A (zh) * | 2018-06-21 | 2018-11-27 | 华中科技大学 | 一种相变存储器的擦写方法 |
| CN109524039A (zh) * | 2018-11-21 | 2019-03-26 | 复旦大学 | 一种忆阻器阻态数目扩展的结构及相关方法 |
| CN109584930A (zh) * | 2017-09-07 | 2019-04-05 | 华邦电子股份有限公司 | 数据读取方法以及使用此方法的非易失性存储器装置 |
| CN109841242A (zh) * | 2019-01-08 | 2019-06-04 | 华中科技大学 | 一种基于相变存储器实现二进制并行加法的方法及系统 |
| CN112015367A (zh) * | 2020-08-26 | 2020-12-01 | 上海新氦类脑智能科技有限公司 | 非易失性布尔逻辑操作单元及方法、装置 |
| CN113539327A (zh) * | 2021-07-09 | 2021-10-22 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储单元实现快速逻辑计算装置及数据检索方法 |
-
2008
- 2008-12-24 CN CN200810207691A patent/CN101763891A/zh active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339636A (zh) * | 2010-07-16 | 2012-02-01 | 夏普株式会社 | 半导体存储装置及其驱动方法 |
| CN102339636B (zh) * | 2010-07-16 | 2014-04-30 | 夏普株式会社 | 半导体存储装置及其驱动方法 |
| CN102157196B (zh) * | 2010-12-15 | 2014-07-23 | 清华大学 | 基于自参考反相器的1t1r型阻变存储器及其读写方法 |
| CN102157196A (zh) * | 2010-12-15 | 2011-08-17 | 清华大学 | 基于自参考反相器的itir型阻变存储器及其读写方法 |
| WO2016011638A1 (zh) * | 2014-07-24 | 2016-01-28 | 华为技术有限公司 | 相变存储器的数据存储方法及控制装置 |
| US9899084B2 (en) | 2014-07-24 | 2018-02-20 | Huawei Technologies Co., Ltd. | Data storage method and phase change memory |
| US10083749B2 (en) | 2014-07-24 | 2018-09-25 | Huawei Technologies Co., Ltd | Data storage method and phase change memory |
| CN109584930A (zh) * | 2017-09-07 | 2019-04-05 | 华邦电子股份有限公司 | 数据读取方法以及使用此方法的非易失性存储器装置 |
| WO2019242079A1 (zh) * | 2018-06-21 | 2019-12-26 | 华中科技大学 | 一种相变存储器的擦写方法 |
| CN108899416A (zh) * | 2018-06-21 | 2018-11-27 | 华中科技大学 | 一种相变存储器的擦写方法 |
| CN108899416B (zh) * | 2018-06-21 | 2021-07-27 | 华中科技大学 | 一种相变存储器的擦写方法 |
| CN109524039A (zh) * | 2018-11-21 | 2019-03-26 | 复旦大学 | 一种忆阻器阻态数目扩展的结构及相关方法 |
| CN109841242A (zh) * | 2019-01-08 | 2019-06-04 | 华中科技大学 | 一种基于相变存储器实现二进制并行加法的方法及系统 |
| CN112015367A (zh) * | 2020-08-26 | 2020-12-01 | 上海新氦类脑智能科技有限公司 | 非易失性布尔逻辑操作单元及方法、装置 |
| CN112015367B (zh) * | 2020-08-26 | 2024-05-31 | 上海新氦类脑智能科技有限公司 | 非易失性布尔逻辑操作单元及方法、装置 |
| CN113539327A (zh) * | 2021-07-09 | 2021-10-22 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储单元实现快速逻辑计算装置及数据检索方法 |
| CN113539327B (zh) * | 2021-07-09 | 2024-08-13 | 中国科学院上海微系统与信息技术研究所 | 一种相变存储单元实现快速逻辑计算装置及数据检索方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101763891A (zh) | 一种相变存储器单元及其操作方法 | |
| US7852665B2 (en) | Memory cell with proportional current self-reference sensing | |
| CN101872647B (zh) | 一次编程电阻随机存储单元、阵列、存储器及其操作方法 | |
| US7433253B2 (en) | Integrated circuit, method of operating an integrated circuit, method of manufacturing an integrated circuit, memory module, stackable memory module | |
| US7646633B2 (en) | Method for programming phase-change memory and method for reading date from the same | |
| US7714311B2 (en) | Memory device, memory circuit and semiconductor integrated circuit having variable resistance | |
| CN101548335B (zh) | 非易失性存储装置 | |
| CN104347113B (zh) | 一种相变存储器的读出电路及读出方法 | |
| CN106887246B (zh) | 用于非易失性存储器件的感测放大器及相关方法 | |
| JP2011003241A (ja) | 半導体記憶装置 | |
| CN101271918A (zh) | 相变存储器装置 | |
| CN103839585A (zh) | 一种具有读取自参考功能的 2-1t1r rram 存储单元 | |
| CN105931665B (zh) | 一种相变存储器读出电路及方法 | |
| CN106205684A (zh) | 一种相变存储器读出电路及读出方法 | |
| CN103811059A (zh) | 一种非挥发存储器参考校准电路与方法 | |
| Park et al. | Analysis of resistance variations and variance-aware read circuit for cross-point ReRAM | |
| US20140185372A1 (en) | Memory sensing circuit | |
| CN102034535A (zh) | 带有操控电路的三值型阻变存储单元及其读写实现方法 | |
| CN103943144B (zh) | 参考电阻优化的相变存储器读电路及参考电阻优选方法 | |
| CN219891895U (zh) | 一次性可编程记忆体及半导体装置 | |
| CN101325084B (zh) | 对交叉型存储阵列提供动态电压偏置的方法及其实现电路 | |
| WO2023029539A1 (zh) | 非易失性存储器及其写入方法和读取方法 | |
| US11355191B2 (en) | Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system | |
| Yang et al. | A 2Mb ReRAM with two bits error correction codes circuit for high reliability application | |
| CN115240736A (zh) | 一种阻变存储器的数据读出电路和阻变存储电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100630 |