[go: up one dir, main page]

CN101752252A - CoolMOS结构中纵向P型区的形成方法 - Google Patents

CoolMOS结构中纵向P型区的形成方法 Download PDF

Info

Publication number
CN101752252A
CN101752252A CN200810044107.0A CN200810044107A CN101752252A CN 101752252 A CN101752252 A CN 101752252A CN 200810044107 A CN200810044107 A CN 200810044107A CN 101752252 A CN101752252 A CN 101752252A
Authority
CN
China
Prior art keywords
type
silicon
dioxide film
silicon dioxide
extension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200810044107.0A
Other languages
English (en)
Inventor
王飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200810044107.0A priority Critical patent/CN101752252A/zh
Publication of CN101752252A publication Critical patent/CN101752252A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Thyristors (AREA)

Abstract

本发明公开了一种CoolMOS结构中纵向P型区的形成方法，通过在N型外延上开深沟槽，然后再利用外延工艺在沟槽内生长出P型单晶硅形成在N型外延上的P型区域，然后通过回刻工艺将槽内生长的P型外延单晶刻蚀到与沟槽表面平齐，以形成CoolMOS的纵向P型区域。该方法减少了工艺的复杂度和加工时间。

Description

CoolMOS结构中纵向P型区的形成方法
技术领域
本发明涉及一种半导体集成电路的制造工艺方法，具体涉及一种CoolMOS(一种高压MOS场效应晶体管)的制造方法，尤其涉及一种CoolMOS结构中纵向P型区的形成方法。
背景技术
CoolMOS是一种新型的高压MOSFET(MOS场效应晶体管)结构，其优点在于该器件在耐高压工作的同时可以提供比传统高压MOSFET小一个数量级的导通电阻。
CoolMOS的特征结构是在于在N型外延区引入了很多从外延顶部延伸到沉底区的P型区域，导致MOS管在高压工作状态下除了产生纵向的从漏极到源极的电场外，还有由于横向的PN区出现的横向电场。在不同方向上电场的共同作用下导致电场在横向和纵向上的均匀分布，从而实现在低电阻率外延片上制成高耐压MOS管。
CoolMOS的N型外延上的P型区的形成有多种方法，通常的方法是在外延生长过程中采用多次扩散的方法来实现，包括如下工艺步骤：
步骤1，如图1所示，外延生长后，通过光刻胶定义出P区，然后进行P型注入退火；
步骤2，如图2所示，再一次外延生长，通过光刻胶定义出P区，然后进行P型注入退火；
步骤3，如图3所示，多次重复上述步骤达到所需外延厚度，同时完成纵向P区的形成。
步骤4，如图4所示，栅二氧化硅膜生长，栅极多晶硅(多晶栅)生长，体注入形成体区，源注入形成源区等形成CoolMOS。
CoolMOS作为一种新型高压器件，凭借其特殊结构带来的低导通电阻，低功耗和低开关时间的优势，在高压应用领域有很大的竞争优势。但是，如上所述的传统的多次外延、光刻、注入的加工方式使工艺复杂化，限制了产品的加工成本和生产期。
发明内容
本发明要解决的技术问题是提供一种CoolMOS结构中纵向P型区的形成方法，该方法减少了工艺的复杂度和加工时间。
为解决上述技术问题，本发明提供一种CoolMOS结构中纵向P型区的形成方法，包括如下步骤：
(1)在硅衬底上一次性生长N型外延；
(2)在N型外延上生长一层二氧化硅膜，然后在N型外延上选定要生长P型区的部分开深沟槽；
(3)在保留表面二氧化硅膜的状态下，利用外延方法生长P型外延硅用以填充深沟槽；
(4)用回刻工艺去除在二氧化硅膜表面生长出的外延硅，并将深沟槽内的P型外延刻蚀到接近N型外延表面；
(5)去除二氧化硅膜，露出外延表面，在外延上生长栅二氧化硅膜，在栅二氧化硅膜上生长栅极多晶硅，体注入形成体区，源注入形成源区，最终形成CoolMOS的纵向P型区外延结构。
步骤(3)利用外延方法生长P型外延硅用以填充深沟槽，在深沟槽内部形成P型单晶硅。
步骤(4)利用二氧化硅膜作为刻蚀停止层，对P型外延进行回刻，去除在二氧化硅膜表面生长出的P型外延硅，并控制沟槽区的P型外延被刻蚀到接近N型外延表面，保证硅片表面的平整。
步骤(5)采用湿法腐蚀去除二氧化硅膜。
和现有技术相比，本发明具有以下有益效果：相比传统的多次外延生长，光刻，注入的方法，本发明减少了工艺的复杂度和加工时间。本发明可以在外延一次性生长好的基础上进行P型区域的形成，简化了现有工艺应用的多次外延，光刻，注入的工艺过程。本发明提出在保留沟槽表面二氧化硅膜的情况下在沟槽内生长外延，可以达到只有在沟槽内部形成单晶硅的选择性生长外延的效果，还可以作为下一步回刻工艺掩膜，方便了工艺加工。利用本发明所提出的方法可以大大减少在生产加工上的限制，进一步提高产品的竞争力。
附图说明
图1是现有技术的步骤1完成后晶体管的结构示意图；
图2是现有技术的步骤2完成后晶体管的结构示意图；
图3是现有技术的步骤3完成后晶体管的结构示意图；
图4是现有技术的步骤4完成后晶体管的结构示意图；
图5是本发明的步骤1完成后晶体管的结构示意图；
图6是本发明的步骤2完成后晶体管的结构示意图；
图7是本发明的步骤3完成后晶体管的结构示意图；
图8是本发明的步骤4完成后晶体管的结构示意图；
图9是本发明的步骤5完成后晶体管的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明提出了一种在EPI(外延)上开深沟槽，然后再利用外延工艺在沟槽内生长出P型单晶硅形成在N外延上的P型区域，然后通过回刻工艺将槽内生长的P型外延单晶刻蚀到与沟槽表面平齐，以形成CoolMOS的纵向P型区域。
本发明通过选择性外延加回刻工艺的方式来形成CoolMOS的纵向P区，采用的主要工艺步骤如下(参考图2)：
步骤1.如图5所示，在硅衬底上直接一次性生长N型外延，外延厚度按照器件应用要求来定；
步骤2.如图6所示，在N型外延生长后，在外延区上再生长一层二氧化硅膜，该二氧化硅膜作为刻蚀深沟槽时的表面保护膜和后面步骤4提到的回刻工艺的刻蚀停止层，二氧化硅膜厚度的选择根据需要加工的沟槽深度和沟槽加工时对二氧化硅的刻蚀速度和外延刻蚀速度的比例来设定。例如加工20um深度的深沟槽，在采用外延刻蚀速度对二氧化硅刻蚀速度比是20∶1的条件，建议采用1um以上的二氧化硅膜。然后在N型外延区上选定需要生长P型区的部分，在该部分上开深沟槽，深沟槽深度和宽度与CoolMOS结构中需要的P型区的深度和宽度相同；
步骤3.如图7所示，在保留表面二氧化硅膜的状态下，利用外延方法生长P型外延硅用以填充深沟槽，在沟槽内部形成P型单晶硅，构成CoolMOS的纵向P型区域；
步骤4.如图8所示，利用表面在外延生长前保留的二氧化硅膜作为刻蚀停止层，用回刻工艺去除在二氧化硅膜表面生长出的P型外延硅，并将沟槽内的P型外延刻蚀到与沟槽表面齐平(即刻蚀到接近N型外延表面，亦即刻蚀到N型外延区与二氧化硅膜的交界处)，保证硅片表面的平整；
步骤5.如图9所示，用湿法腐蚀去掉沟槽表面二氧化硅膜，露出外延表面，在外延上生长栅二氧化硅膜，在栅二氧化硅膜上生长栅极多晶硅(多晶栅)，体注入形成体区，源注入形成源区，最终在硅表面和体内都形成N型P型相间的CoolMOS外延结构。

Claims (4)

1.一种CoolMOS结构中纵向P型区的形成方法，其特征在于，包括如下步骤：
(1)在硅衬底上一次性生长N型外延；
(2)在N型外延上生长一层二氧化硅膜，然后在N型外延上选定要生长P型区的部分开深沟槽；
(3)在保留表面二氧化硅膜的状态下，利用外延方法生长P型外延硅用以填充深沟槽；
(4)用回刻工艺去除在二氧化硅膜表面生长出的外延硅，并将深沟槽内的P型外延刻蚀到接近N型外延表面；
(5)去除二氧化硅膜，露出外延表面，在外延上生长栅二氧化硅膜，在栅二氧化硅膜上生长栅极多晶硅，体注入形成体区，源注入形成源区，最终形成CoolMOS的纵向P型区外延结构。
2.如权利要求1所述的CoolMOS结构中纵向P型区的形成方法，其特征在于，步骤(3)利用外延方法生长P型外延硅用以填充深沟槽，在深沟槽内部形成P型单晶硅。
3.如权利要求1所述的CoolMOS结构中纵向P型区的形成方法，其特征在于，步骤(4)利用二氧化硅膜作为刻蚀停止层，对P型外延进行回刻，去除在二氧化硅膜表面生长出的P型外延硅，并控制沟槽区的P型外延被刻蚀到接近N型外延表面，保证硅片表面的平整。
4.如权利要求1所述的CoolMOS结构中纵向P型区的形成方法，其特征在于，步骤(5)采用湿法腐蚀去除二氧化硅膜。
CN200810044107.0A 2008-12-16 2008-12-16 CoolMOS结构中纵向P型区的形成方法 Pending CN101752252A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810044107.0A CN101752252A (zh) 2008-12-16 2008-12-16 CoolMOS结构中纵向P型区的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810044107.0A CN101752252A (zh) 2008-12-16 2008-12-16 CoolMOS结构中纵向P型区的形成方法

Publications (1)

Publication Number Publication Date
CN101752252A true CN101752252A (zh) 2010-06-23

Family

ID=42479000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810044107.0A Pending CN101752252A (zh) 2008-12-16 2008-12-16 CoolMOS结构中纵向P型区的形成方法

Country Status (1)

Country Link
CN (1) CN101752252A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142459A (zh) * 2010-12-23 2011-08-03 上海北京大学微电子研究院 CoolMOS结构
WO2012167715A1 (zh) * 2011-06-08 2012-12-13 无锡华润上华半导体有限公司 一种深沟槽超级pn结的形成方法
CN105510263A (zh) * 2016-01-23 2016-04-20 河北科技大学 一种3-氨基哌啶异构体的hplc分析方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142459A (zh) * 2010-12-23 2011-08-03 上海北京大学微电子研究院 CoolMOS结构
WO2012167715A1 (zh) * 2011-06-08 2012-12-13 无锡华润上华半导体有限公司 一种深沟槽超级pn结的形成方法
EP2709142A1 (en) * 2011-06-08 2014-03-19 CSMC Technologies Fab1 Co., Ltd. Method for forming deep-channel super-pn junction
EP2709142A4 (en) * 2011-06-08 2015-01-07 Csmc Technologies Fab1 Co Ltd METHOD FOR PRODUCING A DEEP-CHANNEL SUPER-PN COMPOUND
CN105510263A (zh) * 2016-01-23 2016-04-20 河北科技大学 一种3-氨基哌啶异构体的hplc分析方法
CN105510263B (zh) * 2016-01-23 2018-08-31 河北科技大学 一种3-氨基哌啶异构体的hplc分析方法

Similar Documents

Publication Publication Date Title
WO2005076795A3 (en) Method for forming a semiconductor device with local semiconductor-on- insulator (soi)
CN101872724A (zh) 超级结mosfet的制作方法
US8557678B2 (en) Method for manufacturing semiconductor substrate of large-power device
KR101315699B1 (ko) 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법
CN101752252A (zh) CoolMOS结构中纵向P型区的形成方法
CN102074478A (zh) 一种沟槽式mos的制造工艺方法
CN110223959B (zh) 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法
CN104409334A (zh) 一种超结器件的制备方法
CN102054701A (zh) 超接面mos纵向p型区的制作方法
CN101989552B (zh) 超级结mos管的纵向区的制造方法
CN103123898B (zh) 超级结双扩散金属氧化物半导体器件的制作方法
CN103065963B (zh) 鳍式晶体管及其形成方法
CN101447432A (zh) 双扩散场效应晶体管制造方法
CN100573906C (zh) 控制应变半导体层中位错行为的结构和方法
CN103094343A (zh) 具有t形外延硅沟道的mosfet结构
CN103187280A (zh) 鳍式场效应晶体管的制作方法
CN103578999A (zh) 一种超级结的制备工艺方法
CN103151292B (zh) 抬高源漏结构CMOS和Bipolar器件的集成方法
CN101771081A (zh) N型超结横向双扩散半导体金属氧化物晶体管
CN103137485B (zh) 平面型超级结制备方法
CN112103185B (zh) 一种沟槽mosfet的制造方法及结构
CN102130003A (zh) 纵向沟槽mos器件的制备方法
CN102208440B (zh) 半导体结构及其形成方法
CN102214681B (zh) 半导体结构及其形成方法
CN201904340U (zh) 绝缘体上硅的n型横向绝缘栅双极晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100623