CN101741364B - 模拟开关电路 - Google Patents

Abstract

本发明提供了一种低阻抗的模拟开关电路，包括两个增强型MOS开关管(P3)和(N1)，并联设置，两者源极共同作为输入端，漏极共同作为输出端；开关管(P3)的衬底并联两个传输管，通过传输管(P1)连接电源电平(VDD)，通过传输管(P2)连接开关管的输入端；在模拟开关导通时，P3的衬底连接输入端也即其源极，使得衬偏电压为零，降低其阈值电压Vth，达到降低阻抗Rds的目的，从而无需扩大器件尺寸情况下，进一步降低整个模拟开关的导通阻抗。

Description

模拟开关电路

【技术领域】

本发明涉及一种CMOS工艺模拟开关，尤其涉及一种低导通阻抗的模拟开关电路。

【背景技术】

在集成电路设计中，模拟开关经常用于信号传输过程中的路径切换。最常用的用法是采用时钟信号控制模拟开关的通断，从而使输入端的输入信号周期性的从输出端导出。一般希望在信号传输过程中，其衰减尽可能的小。反映到模拟开关上，就是输入信号的电压在经过开关后，压降较低，这一般通过尽可能降低模拟开关的导通阻抗来实现。

如图1所示，这是现有的一种标准CMOS工艺模拟开关电路，其基本结构是NMOS与PMOS并联设置，源漏两极分别作为信号输入端和输出端，而栅极共同连接控制信号端。很明显，整个电路的导通阻抗Ron由单个MOS的Rds决定，而Rds的计算公式如下：

$\mathrm{Rds}=\frac{L}{K*W*(V_{\mathrm{gs}}-V_{\mathrm{TH}}-V_{\mathrm{ds}})}$

其中W/L是MOS管的宽长比，与Rds为反比关系，所以只要增大管子的宽长比就可以降低其导通阻抗，而W对应着器件的沟道宽度，直接增大器件的尺寸便可以获得降低Rds的效果，这也是通常的作法。然而扩大MOS器件的尺寸，必然会导致集成度的下降，能耗增加等一系列副作用，所以单纯的增大器件尺寸的作法具有很大局限性。所以需要通过其他方法从电路设计上降低模拟开关导通阻抗，且不影响其它参数性能。

【发明内容】

本发明的技术目的在于提供一种模拟开关的电路设计，具备低导通阻抗的性能，以解决单纯增大器件尺寸在降低阻抗的同时所产生的局限性。

本发明所述的模拟开关电路，包括两个增强型MOS开关管(P3)和(N1)，并联设置，两者源极共同作为输入端，漏极共同作为输出端；开关管(P3)的衬底并联两个传输管，通过传输管(P1)连接电源电平(VDD)，通过传输管(P2)连接开关管的输入端；开关管和传输管的栅极均连接控制端。开关管(P3)和开关管(N1)在接收控制端电平信号时，开闭状态总是相同。而传输管(P1)和传输管(P2)在接收控制端电平信号时，开闭状态总是相反。

开关管(P3)在关闭时，传输管(P1)导通，P3衬底连接电源电平(VDD)，开关管(P3)在导通时，传输管(P2)导通，P3衬底连接开关管的输入端。

本发明所述模拟开关电路在模拟开关导通和关闭状态下，开关管的衬底分别连接其源极以及电源高电平，这样使得模拟开关关闭时，开关管的衬偏电压最高，而导通时，衬偏电压为零降低了开关管的阈值电压Vth，达到降低MOS管的阻抗Rds的目的，从而进一步降低整个模拟开关的导通阻抗Ron。

【附图说明】

图1为现有的一种标准CMOS工艺模拟开关电路；

图2为本发明所述模拟开关电路的电路示意图；

【具体实施方式】

下面结合说明书附图对本发明的一个具体实施例作详细说明。

先看现有技术中模拟开关电路的MOS管阻抗公式：

$\mathrm{Rds}=\frac{L}{K*W*(V_{\mathrm{gs}}-V_{\mathrm{TH}}-V_{\mathrm{ds}})}$

其中，K为固定系数，Vgs和Vds分别为MOS管的栅源电压和漏源电压，均由输入端电压和控制端电压决定，除了通过增大W/L可以达到减少Rds的目的之外，还可以通过降低阈值电压Vth来实现。

MOS管的阈值电压Vth其计算公式如下：

$\mathrm{Vth}=V_{T0}+\mathrm{\γ}(\sqrt{2\left|{\mathrm{\φ}}_F\right|+V_{\mathrm{BS}}}-\sqrt{2\left|{\mathrm{\φ}}_F\right|})$

由公式可见，只有尽可能的消除开关管的衬底偏置电压Vbs，才能在不改变器件使用情况下，降低阈值电压Vth，进一步达到减小导通阻抗的目的。

如图2的一个具体电路，本发明在图1中现有的标准模拟开关电路上，增加了两个与P3管同类型的传输管P1和P2，开关管P3的衬底通过P1、P2分别连接电源VDD以及开关管的输入端PAD2(也即P3的源极)。P1管栅极通过反相器与P2管栅极、P3管栅极并联，并且连接控制端ctrl，这样使得开关管P3的衬底在接收到控制端信号时，传输管P2、P3起到线路切换的作用，使P3衬底只能连接电源VDD或者输入端PAD2，改变其衬底偏置电压。

这样该电路的工作状态如下：

1)当控制端ctrl输入导通信号时，开关管P3和N1均导通，同时传输管P2开启，P1关闭。开关管P3的衬底连接输入端PAD2，其衬偏电压Vbs为零。保持较低的Vth，降低模拟开关导通阻抗。

2)当控制端ctrl输入关闭信号时，开关管P3和N1均关闭，同时传输管P2关闭，P1开启。开关管P3的衬底连接电源VDD，其衬偏电压Vbs最大。抬高Vth，有利于模拟开关关闭时的输出隔离。

以上实施例对模拟开关中的PMOS开关管P1所作改进，同样可以使用于NMOS开关管N1上。然而在N阱工艺模拟开关中，需要保持两个开关管的源漏两端具有一致的开关响应速率，而在PMOS中沟道内的载流子迁移率要比NMOS慢，所以为了保持相同的迁移时间，这样使得CMOS工艺里，PMOS沟道中W/L宽长比是相应NMOS的3倍左右。所以在同样的芯片面积下，对PMOS进行的改进，更容易得到较小的导通阻抗。

传输管P1和P2只起到一个线路选择切换的作用，只要保证P3的衬底在模拟开关不同的开闭状态时，连接不同线路即可。同样为了保持相同的响应节奏，传输管均采用与P3相同的管型。

以上内容作为较佳实施例仅用以说明而非限制本发明的技术方案。不脱离本发明精神和范围的任何修改或局部替换，均应涵盖在本发明的权利要求范围当中。

Claims (5)

1.一种模拟开关电路，其特征在于，包括两个开关管P3和N1，并联设置，两者源极共同作为输入端，漏极共同作为输出端；所述开关管P3的衬底并联两个传输管，通过传输管P1连接电源电平VDD，通过传输管P2连接开关管的输入端；所述开关管和传输管的栅极均连接控制端。

2.如权利要求1所述的模拟开关电路，其特征在于所述两个开关管均为增强型MOS管，且接收控制端电平信号时，开闭状态相同。

3.如权利要求2所述的模拟开关电路，其特征在于所述开关管P3为PMOS管，开关管N1为NMOS管。

4.如权利要求1所述的模拟开关电路，其特征在于所述传输管P1和传输管P2在接收控制端电平信号时，开闭状态相反。

5.如权利要求4所述的模拟开关电路，其特征在于所述开关管P3接收控制端电平信号，当开关管P3关闭时其衬底连接电源电平VDD，导通时其衬底连接开关管的输入端。

Images