[go: up one dir, main page]

CN101740684A - 发光元件 - Google Patents

发光元件 Download PDF

Info

Publication number
CN101740684A
CN101740684A CN200910207646A CN200910207646A CN101740684A CN 101740684 A CN101740684 A CN 101740684A CN 200910207646 A CN200910207646 A CN 200910207646A CN 200910207646 A CN200910207646 A CN 200910207646A CN 101740684 A CN101740684 A CN 101740684A
Authority
CN
China
Prior art keywords
layer
light
emitting element
semiconductor
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910207646A
Other languages
English (en)
Inventor
海野恒弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of CN101740684A publication Critical patent/CN101740684A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials

Landscapes

  • Led Devices (AREA)

Abstract

本发明提供一种高亮度的发光元件。本发明中涉及的发光元件(1)包括半导体层叠结构(10)、多个凸状部和埋入部(150)，其中，所述半导体层叠结构(10)具有第1导电型的第1半导体层、与第1导电型不同的第2导电型的第2半导体层和夹在第1半导体层和第2半导体层之间的活性层(105)，所述多个凸状部设置在半导体层叠结构(10)的一个面上，所述埋入部(150)设置在多个凸状部中的一个凸状部和与该一个凸状部邻接的其它凸状部之间，且透过活性层(105)发出的光，降低在多个凸状部中产生的应力。

Description

发光元件
技术领域
本发明涉及一种发光元件。特别是本发明涉及一种高亮度的发光元件。
背景技术
以往，已知一种发光元件，具有发光层、在光取出面上的含织构化表面的发光层上设置的透光性层和在与透过性层之间设置为不具有空隙的、覆盖织构化表面的、由硅树脂构成的平滑化层，平滑化层的折射率比透光性层的折射率低，平滑化层的露出的表面比织构化表面光滑(例如，参照专利文献1)。
专利文献1所述的发光元件具有透过性层，后者在光取出面上具有织构化表面，由于以由硅树脂组成的平滑化层覆盖该织构化表面，在密封发光元件的密封材料和发光元件之间变得难于关住气泡，从而可以防止在密封时被关住的气泡在密封材料中形成空隙。
专利文献1：日本特开2007-266571号公报
发明内容
但是，专利文献1中所述的发光元件，如果在提高光取出效率的织构化表面，即具有凹凸部的表面上埋入硅树脂，有时会因对发光元件施加热冲击而产生凹凸部的破坏。如果凹凸部被破坏，有降低发光元件的光取出效率的情况。
因此，本发明的目的在于提供一种高亮度的发光元件。
本发明为达到上述目的，提供了一种发光元件，其具有半导体层叠结构、多个凸状部和埋入部，其中，半导体层叠结构具有第1导电型的第1半导体层、与第1导电型不同的第2导电型的第2半导体层和夹在第1半导体层和第2半导体层之间的活性层，多个凸状部设置在半导体层叠结构的一个面上，埋入部设置在多个凸状部中的一个凸状部和与该一个凸状部邻接的其它凸状部之间、且透过活性层发出的光，降低在多个凸状部中产生的应力。
另外，上述发光元件的多个凸状部可以具有沿从活性层向一个面的方向逐渐变窄的截面结构。另外，埋入部可以由这样的材料来形成，即具有的折射率位于多个凸状部的折射率和覆盖发光元件的树脂的折射率之间。进一步，埋入部可以由线膨胀系数为1×10-5/K以下的材料来形成。
另外，上述发光元件的多个凸状部各自在截面上，具有沿着与活性层水平的面的水平部分的长度为沿着与水平面垂直方向的高度部分的长度以下的形状。另外，埋入部可以由线膨胀系数相互不同的多种材料层叠而形成。或者埋入部可以设置成覆盖多个凸状部。
根据本发明涉及的发光元件，可以提供高亮度的发光元件。
附图说明
图1A为第1实施方式涉及的发光元件的示意的截面图。
图1B(a)和(b)为第1实施方式涉及的凸部的立体图，(c)为A-A截面图。
图2A为第1实施方式涉及的发光元件的制造工序图。
图2B为第1实施方式涉及的发光元件的制造工序图。
图2C为第1实施方式涉及的发光元件的制造工序图。
图2D为第1实施方式涉及的发光元件的制造工序图。
图2E为第1实施方式涉及的发光元件的制造工序图。
图2F为第1实施方式涉及的发光元件的制造工序图。
图2G为第1实施方式涉及的发光元件的制造工序图。
图2H为第1实施方式涉及的发光元件的制造工序图。
图2I为第1实施方式涉及的发光元件的制造工序图。
图2J为第1实施方式涉及的发光元件的制造工序图。
图2K为第1实施方式涉及的发光元件的制造工序图。
图2L为第1实施方式涉及的发光元件的制造工序图。
图2M为第1实施方式涉及的发光元件的制造工序图。
图3为搭载第1实施方式涉及的发光元件的发光装置的部分截面图。
图4(a)和(b)为第1实施方式变形例涉及的凸部的立体图，(c)为B-B截面图。
图5为第2实施方式涉及的发光元件的部分截面图。
图6为第3实施方式涉及的发光元件的部分截面图。
图7(a)和(b)为本发明的第3实施方式变形例涉及的发光元件的部分截面图。
图8为第4实施方式涉及的发光元件的截面图。
符号说明
1、2、3  发光元件
1a   半导体层叠结构体
1b、1c、1d、1e、1f、1g、1h、1i、1j、1k、1l  接合结构体
5    发光装置
6    导线
7    管座
8    树脂
9    导电性接合材料
10   半导体层叠结构
10a  侧面
11   半导体层叠结构
20   支撑衬底
20a  支撑结构体
100  n型GaAs衬底
101  n型接触层
102  蚀刻停止层
103  n型包覆层
103a、103c  凸部
103b 凹部
105  活性层
107  p型包覆层
109  p型接触层
110  表面电极
120  接触部
130  反射部
132  反射层
134  合金化阻挡层
136、202  接合层
136a、202a  接合面
140  透明层
140a 开口
150  埋入部
150a、150b、150c、156  埋入层
152  侧壁层
154  反射防止膜
158  涂布层
200  密接层
204  接触电极
210  背面电极
212  背面接触电极
214  管芯焊接用电极
具体实施方式
第1实施方式
图1A表示本发明第1实施方式涉及的发光元件的示意的纵截面。另外，图1B(a)和(b)表示本发明的第1实施方式涉及的凸部的立体图，(c)表示凸部的示意的截面。
发光元件1的结构概要
参照图1A，第1实施方式中涉及的发光元件1包括：具有发出规定波长光的活性层105的半导体层叠结构10，与半导体层叠结构10的一个表面的一部分区域电连接的表面电极110，与半导体层叠结构10的另一表面的一部分欧姆接触的接触部120，设置在除了设置有接触部120区域以外的并与半导体层叠结构10的另一表面相接的透明层140，和设置在接触部120和透明层140的与半导体层叠结构10接触的面的相反侧表面的反射部130。
另外，发光元件1包括：设置在反射部130的与接触部120和透明层140相接面的相反侧的、具有导电性的密接层200，和设置在密接层200的与反射部130相接面的相反侧的支撑衬底20。支撑衬底20在与密接层200相接的面的相反侧的面(即，支撑衬底20的背面)具有背面电极210。
本实施方式涉及的发光元件1的半导体层叠结构10包括：与接触部120和透明层140接触而设置的p型接触层109，作为第2导电型的第2半导体层的、设置在p型接触层109的与透明层140相接的面的相反侧的p型包覆层107，设置在p型包覆层107的与p型接触层109相接的面相反侧的活性层105，作为第1导电型的第1半导体层的、设置在活性层105的与p型包覆层107相接的面的相反侧的n型包覆层103，和设置在n型包覆层103的与活性层105相接的面的相反侧的一部分区域内的n型接触层101。
半导体层叠结构10的与透明层140相接侧的相反侧的表面为本实施方式涉及的发光元件1的光取出面。具体的，n型包覆层103的与活性层105相接面的相反侧的表面的一部分(即，除去表面电极110正下方区域的部分)为光取出面。n型包覆层103的光取出面形成作为多个凸状部的多个凸部103a。在一个凸部103a和与该凸部103a相邻接的其它凸部103a之间形成凹部103b。多个凹部103b中各自形成由透过活性层105发出的光的材料构成的埋入部150。埋入部150与在凹部103b内未形成埋入部150的情况相比，降低了在凸部103a中产生的应力。
进一步，反射部130包括：与接触部120和透明层140相接而设置的反射层132，在反射层132的与接触部120和透明层140相接的面的相反侧且与反射层132相接而设置的合金化阻挡层134，在合金化阻挡层134的与反射层132相接的面的相反侧且与合金化阻挡层134相接而设置的接合层136。而且，密接层200包括：与反射部130的接合层136进行电接合和机械接合的接合层202，和设置在接合层202的与反射部130相接的面的相反侧的接触电极204。背面电极210形成为含有与支撑衬底20的背面欧姆接触的背面接触电极212，和形成在表面接触电极212的与支撑衬底20相接的面的相反侧的管芯焊接用电极214。
本实施方式涉及的发光元件1在俯视图上大致形成为正方形。作为一个例子，发光元件1的平面尺寸，长尺寸和宽尺寸分别为250μm。另外，发光元件1的厚度为200μm左右。另外，本发明实施方式涉及的发光元件1例如平面尺寸为500μm以上，作为一个例子，作为发光元件可以形成具有1mm见方的大型芯片尺寸。
凸部103a、凹部103b和埋入部150
本实施方式涉及的凸部103a沿着从活性层105侧向表面电极110(或，光取出面)侧的方向，形成具有逐渐变窄的截面结构。这时，通过形成多个凸部103a，相应地形成多个凹部103b。或者多个凸部103a分别通过从光取出面侧向活性层105侧的方向，形成具有逐渐变窄的截面形状的凹部103b而相应地形成。
具体的，具有如图1B(a)所示立体图中的圆锥形，或具有如图1B(b)所示的棱锥形的多个凸部103a分别形成在n型包覆层103的表面。凸部103a形状为圆锥或棱锥时，圆锥或棱锥顶点的朝向方向为从发光元件1射出活性层105发出的光的方向。
另外，图1B(c)表示凸部103a的截面图，具体的表示图1B(a)和(b)所示的凸部103a的A-A线的截面图。本实施方式涉及的凸部103a形成为具有这样的形状，即在截面中的沿着与活性层105水平的面的“水平部分”的长度W1为沿着与该水平的面垂直的方向的“高度部分”的长度H1以下的长度。另外，凸部103a具有三棱锥形状时，在三棱锥的底面中，穿过三角形的一个顶点和与该顶点对向的底边中央的面为截面。即，凸部103a的截面形状大致为三角形，但凸部103a形成为该三角形的高与底边的比为1以上。因此，本实施方式涉及的凸部103a在截面显示为锐角的三角形状。作为一个例子，凸部103a的圆锥或棱锥的前端的角度为40°以下。
凹部103b形成在被多个凸部103a包围的区域内。而多个凹部103b各自中设置埋入部150，该埋入部150分别在凹部103b中埋入透过活性层105发出的光的材料而形成的。埋入部150可以通过埋入可以减少在多个凸部103a中产生的应力的材料到凹部103b中而形成。即，减少由形成凸部103a的半导体材料的线膨胀系数和构成埋入部150材料的线膨胀系数的差而起因的、在凸部103a中产生的应力。
具体的，埋入部150由线膨胀系数为接近于构成凸部103a的半导体材料值的材料而形成，由线膨胀系数为1×10-5/K以下的材料而形成。进一步，埋入部150可以由具有比构成凹部103a的半导体材料的折射率小的折射率的材料而形成。
例如，埋入部150可以由氧化硅(SiO2)、氮化硅(Si3N4)、氟化镁(MgF2)等绝缘性材料，氧化锡铟(ITO)、氧化锡(SnO2)、氧化锌(ZnO)等透明导电材料，或ZnS、ZnSe等宽禁带化合物半导体材料而形成。另外，在由ITO形成埋入部150时，优选使用通过在规定的氧气氛下形成的来抑制ITO的氧脱落来控制掺杂物浓度的透明性高的绝缘性的ITO。另外，由宽禁带化合物半导体材料形成埋入部150时，只要可以透过活性层105发出的光，该半导体材料就可以由单晶或多晶中任何一种而形成。如果由具有ITO等导电性的材料形成埋入部150，就会在埋入部150中产生将供给到发光元件1中电流分散的效果。
半导体层叠结构10
本实施方式中涉及的半导体层叠结构10形成为具有IIIA-VA族化合物半导体的AlGaInP系的化合物半导体。例如，半导体层叠结构10具有将形成为含有AlGaInP系的化合物半导体的量子阱结构的活性层105夹在形成为含有n型的AlGaInP的n型包覆层103和形成为含有p型的AlGaInP的p型包覆层107之间的结构。
活性层105如果被供给了由外部来的电流，就发出一定波长的光。例如，活性层105形成为具有发出波长为630nm附近的红光的量子阱结构。另外，量子阱结构可以是由单一量子阱结构、多量子阱结构或应变多量子阱结构中的任何一种结构构成。n型包覆层103含有规定浓度的Si、Se等的n型掺杂物。作为一个例子，n型包覆层103是由掺杂Si的n型AlGaInP层构成。进一步，p型包覆层107含有规定浓度的Zn、Mg等的p型掺杂物。作为一个例子，p型包覆层107是由掺杂Mg的p型AlGaInP层构成。
进一步，作为半导体层叠结构10中具有的p型接触层109的一个例子，可以由掺杂高浓度的Mg的p型GaP层构成。作为n型接触层101的一个例子，可以由掺杂高浓度的Si的GaAs层构成。这里，n型接触层101在n型包覆层103的上面，设置在形成有金属层117的区域内。
接触部120
接触部120设置在p型接触层109表面的一部分。接触部120由和p型接触层109发生欧姆接触的材料构成，作为一个例子，由含有Au和Be或含有Au和Zn的金属合金材料构成。接触部120从俯视图上看的形状为能够将供给的电流从表面电极110供给到活性层105的大致整面的形状，例如，形成为具有梳子形状。另外，本实施方式中涉及的接触部120虽然形成在表面电极110的正下方，但是本实施方式的变形例中，除了表面电极110正下方的区域以外，也可以形成接触部120。
透明层140
透明层140是反射部132的表面(或p型接触层109的表面)，设置在没有设置接触部120的区域。透明层140由透过活性层105发出的波长光的材料构成，作为一个例子，是由SiO2、TiO2、SiNx等透明电介体层构成。透明层140具有在设置有透明层140的部分中，作为不让电流传送的电流阻止层的功能。被供给到发光元件1中的电流在作为电流阻止层的透明层140中不传送，而通过接触部120向半导体层叠结构10和支撑衬底20传送。
反射部130
反射部130的反射层132由相对于活性层105发出的光具有高反射率的导电性材料构成。作为一个例子，反射层132由相对于该光具有80％以上的反射率的导电性材料构成。反射层132将活性层105发出的光中到达反射层132的光向活性层105侧反射。反射层132例如是由Al、Au、Ag等金属材料构成，或由含有由这些金属材料中选择的至少一种金属材料而成的合金形成。作为一个例子，反射层132由规定膜厚的Au形成。进一步，反射层130与接触部120电连接。
另外，反射部130的合金化阻挡层134由Ti、Pt等金属材料形成，作为一个例子是由规定厚度的Ti形成。合金化阻挡层134抑制构成接合层136的材料向反射层132扩散。接合层136是由与密接层200的接合层202电连接且机械连接的材料构成，作为一个例子，形成为规定厚度的Au。
支撑衬底20
支撑衬底20是由具有导电性的材料构成。例如，支撑衬底20可以由p型或n型的导电性Si衬底、Ge衬底、GaAs衬底、GaP衬底等的半导体衬底、或由Cu等的金属材料形成的金属衬底构成。作为一个例子，本实施方式中，可以使用低电阻的导电性Si衬底作为支撑衬底20。
密接层200的接合层202与反射部130的接合层136同样地可以由规定厚度的Au来形成。另外，接触电极204是由与支撑衬底20之间欧姆接合的Ti等金属材料构成。设置在支撑衬底20背面的背面电极包括由与支撑衬底20欧姆接合的Al、Ti等金属材料构成的表面接触电极212和形成在表面接触电极212的与支撑衬底20相接的面的相反侧的、由Au等金属材料形成的管芯焊接用电极214。
另外，使发光元件1的支撑衬底20的背面(即，背面电极210的露出面)向下，使用Ag糊等的导电性的接合材料或AuSn等的共晶材料将其装载在由Cu等金属形成的管座的规定位置上。装载在管座上的发光元件1，通过用Au等的导线连接表面电极110和管座规定区域，同时，由环氧树脂、硅树脂等透明树脂覆盖发光元件1和导线的整体，而作为发光装置来提供。
变形例
本实施方式中的发光元件1虽然发出含有波长为630nm的红光，但是发光元件1发出的光的波长不限定于该波长。通过控制半导体层叠结构10的活性层105的结构，可以形成发出规定波长范围的光的发光元件1。作为活性层105发出的光，可以举出橙色光、黄色光或绿色光等的波长范围的光。另外，发光元件1具有的半导体层叠结构10可以由含有发出紫外区域、紫色区域或蓝色区域的光的活性层105的GaN系化合物半导体来形成。
本实施方式涉及的凸部103a虽然形成为圆锥状或棱锥状，但是本实施方式涉及的变形例中，构成凸部103a的各个面例如可以由相对于活性层105，与水平的面成锐角相交的面而构成，凸部103a的形成不限于圆锥状或棱锥状。另外，变形例涉及的凸部103a可以形成为前端部分尖锐、且截面具有纵横比的凸状。作为一个例子，本实施方式的变形例涉及的凸部103a可以形成为三棱锥状。另外，凸部103a的前端不一定非为尖头形状，可以形成为多多少少具有圆角或微小的平面(相对于活性层105的水平的微小面)。
本实施方式中，埋入部150虽然形成为具有平坦的表面，但是，只要可以尽可能的减少在凸部103a中产生的应力，就可以在表面多多少少形成为具有凹凸。进一步，平坦化埋入部150的表面，同时，埋入部150的底部(凹部103b的底部)，即，在埋入部150的n型包覆层103侧可以形成气泡。这种情况下，由于该气泡的存在，可以进一步降低在凸部103a中产生的应力。
进而，本实施方式中，凸部103a的前端和埋入部150的表面大致在同一平面上，但是，埋入部150的表面也可以比凸部103的前端位于下侧，即，可以接近于活性层105侧。这时，由于凸部103a的前端不与埋入部150相接触，通过埋入部150围住凸部103a的前端附近，可以减少凸部103a中产生的应力。
另外，埋入部150还可以含有分散在能透过活性层105发出的光的材料中的荧光体，该荧光体由活性层105发出的光而激发，发出与该光的波长不同波长的波长变化光。例如，活性层105发出的光为蓝色区域的光时，可以在埋入部150中分散有由蓝色光的激发而发出黄色光的YAG荧光体。
进一步，发光元件1具有的半导体层叠结构10中构成半导体层叠结构10的化合物半导体层的导电型也可以形成为与第1实施方式的相反。例如，可以将n型接触层101和n型包覆层103的导电型设为p型，同时将p型包覆层107和p型接触层109导电型设为n型。另外，在表面电极110的上部表面可以另外设置导线接合用衬垫。例如，表面电极110由圆状部分和细线电极构成时，在圆状部分的正上方可以设置引线接合用衬垫。
半导体层叠结构10在n型接触层101和n型包覆层103之间可以进一步形成具有比n型包覆层103的电阻具有更低电阻的n侧电流分散层。另外，半导体层叠结构10在p型接触层109和p型包覆层107之间可以进一步形成具有比p型包覆层107的电阻具有更低电阻的p侧电流分散层。半导体层叠结构10可以形成为具有n侧电流分散层和p侧电流分散层中的任何一个或两个。由于通过n型电流分散层和/或p侧电流分散层的存在，供给到表面电极110的电流沿发光元件1的面方向分散，可以提高发光元件1的发光效率。另外，通过n型电流分散层和/或p侧电流分散层的存在，可以降低发光元件1的驱动电压。另外，活性层105可以形成为具有块状(bulk)结构。例如，活性层105可以由未掺杂的AlGaInP系化合物半导体层而形成。
发光元件1的制造方法
图2A到图2M表示本发明第1实施方式涉及的发光元件的制造工序的流程。
首先，如图2A(a)所示，在n型GaAs衬底100上例如通过金属有机物化学气相沉积(metal organic chemical vapour deposition：MOVCD法)形成有含多个化合物半导体层的AlGaInP系的半导体层叠结构11。本实施方式中，至少在n型GaAs衬底100上形成包括蚀刻停止层102、n型包覆层103、活性层105和p型包覆层107的半导体层叠结构11。
作为一个例子，在n型GaAs衬底100上用MOVCVD法依次形成具有GaInP的蚀刻停止层102、具有n型GaAs的n型接触层101、具有n型AlGaInP的n型包覆层103、由AlGaInP形成的量子阱结构的活性层105、具有p型的AlGaInP的p型包覆层107和具有p型GaP的p型接触层109。由此，形成在n型GaAs衬底100上形成有半导体层叠结构11的外延片。另外，通过设置n型接触层101和p型接触层109，使表面电极110和n型接触层101之间，以及p型接触层109和接触部120之间获得良好的电接合。
另外，在MOVCD法中使用的原料，可以使用三甲基镓(TMGa)、三乙基镓(TEGa)、三甲基铝(TMAl)、三甲基铟(TMIn)等有机金属化合物，和砷化氢(AsH3)、磷化氢(PH3)等氢化物气体。进一步，n型掺杂物的原料可以使用乙硅烷(Si2H6)。p型掺杂物的原料可以使用二茂镁(Cp2Mg)。
作为n型掺杂物的原料也可以使用硒化氢(H2Se)、硅甲烷(SiH4)、二乙基碲(DETe)或二甲基碲(DMTe)。然后，作为p型掺杂物的原料也可以使用二甲基锌(DMZn)或二乙基锌(DEZn)。
另外，n型GaAs衬底100上的半导体层叠结构11可以用分子束外延(Molecular Beam Epitaxy：MBE)法来形成，或用氢化物气相外延(Halide VaporPhase Epitaxy：HVPE)来形成。
然后，如图2A(b)所示，在图2A(a)中形成的外延片从MOCVD装置中搬出后，在p型接触层109的表面上形成透明层140。具体的，使用等离子化学气相沉积(chemical vapor deposition)装置，在p型接触层109的表面形成作为透明层140的SiO2膜。另外，透明层140也可以通过真空蒸镀法来形成。
如图2B(c)所示，用光刻法和蚀刻法在透明层140中形成开口140a。例如，在透明层140上在应形成开口140a的区域内形成具有沟的光阻图案。开口140a形成为从透明层140的表面贯通到p型接触层109和透明层140的界面。具体的，通过使用用纯水稀释的氟酸系的蚀刻剂，除去没有形成光阻图案的区域的透明层140，在透明层140中形成开口140a。其中，是在设置接触部120的区域形成开口140a。
接下来，如图2B(d)所示，使用真空蒸镀法和剥离法(lift-off)，在开口140a内形成构成接触部120的材料的AuBe合金。例如，通过形成开口140a时使用的光阻图案作为掩模，在开口140a内用真空蒸镀AuBe，形成接触部120。
然后，如图2C(e)所示，使用真空蒸镀法或溅射法，在透明层140和接触部120上形成作为反射层132的Au层、作为合金化阻挡层134的Ti层和作为接合层136的Au层。由此，形成半导体层叠结构体1a。另外，合金化阻挡层134只要能抑制构成接合层136的材料向反射层132的扩散，也可以由Ti层、Pt层等的高熔点材料形成的层相层叠而成。另外，透明层140和反射层132之间，还可以进一步设置相对于透明层140提高反射层132的密接性的密接薄膜。该密接薄膜形成为具有实质上不吸收活性层105发出的光的厚度。另外，反射层132根据活性层105发出的光的波长，可以选择具有高反射率的材料。
然后，如图2D(f)所示，在作为支撑衬底20的Si衬底上使用真空蒸镀法依次形成作为接触电极204的Ti和作为接合层202的Au。由此，形成支撑结构体20a。然后，将半导体层叠结构1a的接合层136表面的接合面136a和支撑结构体20a的接合层202的表面的接合面202a对向的重叠，用由碳等形成的夹具保持这个状态。
然后，将保持半导体层叠结构1a和支撑结构体20a重合状态的夹具放入晶片贴合装置(例如，微机械加工(micromachine)用的晶片贴合装置)内。然后，将晶片贴合装置内减压至规定的压力。接下来，通过夹具对互相重合的半导体层叠结构1a和支撑结构体20a施加大致均一的压力。然后，将夹具以规定的速度加热至规定的温度。
具体的，夹具的温度加热至350℃。然后，夹具的温度到达350℃以后，将夹具在该温度中保持大约1个小时。其后，渐渐冷却夹具。夹具的温度例如充分降低至室温。降低夹具的温度后，打开施加在夹具上的压力。使晶片贴合装置内的压力恢复到大气压时取出夹具。由此，如图2D(g)所示，形成在半导体层叠结构1a和支撑结构体20a在接合层136和接合层202之间有机械接合的接合结构体1b。
另外，本实施方式中，半导体层叠结构1a具有合金化阻挡层134。因此，即使是用接合面136a和接合面202a使半导体层叠结构1a和支撑结构体20a接合时，也可以抑制形成接合层136和接合层202的材料在反射层132中扩散，抑制反射层132的反射特性的劣化。
接下来，用贴合用蜡将接合结构体1b粘贴在研磨装置的夹具中。具体的，将支撑衬底20侧粘贴在该夹具中。然后，将接合结构体1b的n型GaAs衬底100研磨至规定的厚度。作为一个例子，研磨n型GaAs衬底100至n型GaAs衬底100的剩余厚度为30μm左右。然后，从研磨装置的夹具中取出研磨后的接合结构体1b，清洗除去附着在支撑衬底20表面上的蜡。如图2E(h)所示，使用GaAs蚀刻用蚀刻剂，从研磨后的接合结构体1b中选择性地完全除去n型GaAs衬底100，形成露出蚀刻停止层102的接合结构体1c。作为GaAs蚀刻用蚀刻剂，可以举出氨水和过氧化氢水的混合液。另外，也可以通过不研磨n型GaAs衬底100，由蚀刻n型GaAs衬底100的整体而将其除去。
然后，如图2E(i)所示，使用规定的蚀刻剂通过蚀刻从接合结构体1c中除去蚀刻停止层102。由此，形成除去了蚀刻停止层102的接合结构体1d。蚀刻停止层102是由GaInP形成时，作为规定的蚀刻剂可以使用含有盐酸的蚀刻剂。由此，将n型接触层101的表面露出到外部。
然后，使用光刻法和真空蒸镀法，在n型接触层101表面的规定位置上形成表面电极110。具体的，如图2F所示在n型接触层101上形成表面电极110。表面电极110形成为具有直径为100μm的圆形状部分和从圆形状部分向圆形状部分的外侧延伸的多个细线电极。另外，表面电极110通过蒸镀在n型接触层101上依次形成AuGe、Ni、Au。由此，如图2F所示，形成具有表面电极110的接合构造体1e。
然后，如图2G所示将图2F中形成的表面电极110作为掩模，使用硫酸和过氧化氢水的混合液实施蚀刻处理，除去除了与表面电极110正下方对应的n型接触层101以外的n型接触层101。由此，形成接合构造体1f。另外，通过使用该混合液，可以相对于由n型AlGaInP形成的n型包覆层103对由GaAs形成的n型接触层101选择性地进行蚀刻。因此，在层叠结构体1f中，n型包覆层103的表面露出在外部。
然后，如图2H所示在n型包覆层103表面的一部分形成多个凸状部，即，多个凸部103a。该多个凸部103a如图1B说明的那样具有圆锥形或棱锥形。具体的，使用光刻法在n型包覆层103表面形成隔着规定间隔反复凸部103a或凹部103b用图案的掩膜图案。另外，形成的图案例如具有矩阵状或蜂窝状等配置。形成的掩膜图案作为掩膜，使用干蚀刻法在n型包覆层103的表面形成凸部103a或凹部103b。然后，通过除去掩膜，形成具有多个凸部103a和多个凹部103b的接合结构体1g。
然后，通过使用CVD法形成具有与凸部103a的高度具有同样程度厚度的SiO2层，以SiO2掩埋多个凹部103b。由此，如图2I所示以SiO2分别掩埋多个凹部103b的同时，形成在表面电极110上形成有SiO2层的接合结构体1h。另外，SiO2层可以由溶液法或涂布法来形成。通过溶液法或涂布法形成SiO2层时，SiO2层的表面容易变平坦，后述的埋入部150的最外层表面也容易平坦化。以半导体材料掩埋凹部103b时，可以使作为SiO2层替代的半导体层外延片成长而形成。由外延片成长而形成的半导体层由于结晶性好，因此，可以提高相对于活性层105发出的光的透明性。
接下来，形成在与表面电极110对应的区域具有开口的掩模。然后，除去从该开口向外部露出的表面电极110上的SiO2层。接下来，除去该掩模。由此，形成如图2J所示的以SiO2掩埋多个凹部103b的接合结构体1h。然后，在支撑衬底20背面的大致整面上通过真空蒸镀法形成由Al组成的背面接触电极212和由Au组成的管芯焊接用电极214。由此，如图2K所示形成具有背面接触电极212和管芯焊接用电极214的接合结构体1j。然后，在接合结构体1j上，在接触部120和p型接触层109之间、表面电极110和n性接触层101之间分别实施形成有电接合的合金化工序的合金处理。作为一个例子，在作为惰性气氛的氮气氛下，在接合结构体1j上实施400℃左右的合金处理。
然后，使用光刻法在接合结构体1j的表面上形成分离发光元件间的掩模图案。即，在接合结构体1j的n型包覆层103的表面上形成发光元件间分离用的掩模图案。然后，将该掩模图案作为掩模，通过用湿式蚀刻法除去从n型包覆层103的表面侧到p型接触层109，分别分离发光元件。由此，如图2L所示形成多个发光元件间被分离的接合结构体1k。
然后，用具有切割刃的切割装置元件分离接合结构体1k。由此，如图2M所示，形成本实施方式涉及的多个发光元件1。这时，对于接合结构体1k中的含有活性层105的半导体层，由于通过湿式蚀刻法进行元件分离，就可以抑制由用切割装置进行的元件分离时带入到含活性层105的半导体层中的机械的缺陷。
图3表示使用本发明第1实施方式涉及的发光元件的发光装置的示意的截面。
发光元件1搭载到由Cu、Al等金属材料而形成的管座7上。具体的，管座7的元件搭载区域7b上的发光元件1具有导电性的同时，发光元件1和管座7通过机械接合的导电性接合料9被搭载。导电性接合材料9例如为Ag糊等导电性粘结剂、AuSn等共晶材料。接下来，由Au等导线6连接表面电极110和管座7的电流注入部7a。然后，用具有环氧树脂、硅树脂等透明性的树脂8树脂密封发光元件1和导线6。由此，得到使用发光元件1的发光装置5。
本实施方式中，掩埋凹部103b的埋入部150由具有比构成树脂8的材料的线膨胀系数小、接近于构成凸部103a的半导体材料的线膨胀系数的线膨胀系数的材料来构成。即，构成埋入部150的材料，其线膨胀系数与构成凸部103a的半导体材料的线膨胀系数的差，比其线膨胀系数和构成树脂8的材料的线膨胀系数的差小。
例如，构成n型包覆层103的材料的AlGaInP系化合物半导体的线膨胀系数为4×10-6到8×10-6/K左右。而另一方面，作为树脂8使用的硅树脂的线膨胀系数为100×10-6到500×10-6/K左右。因此，本实施方式涉及的埋入部150例如由线膨胀系数为10×10-6以下的材料而构成。由此，可以抑制因温度变化而在凸部103a产生的应力。
另外。构成埋入部150的材料可以由具有比树脂8的折射率大的折射率的材料而构成。这时，构成凸部103a的半导体材料的折射率、构成埋入部150的材料的折射率、构成树脂8的材料的折射率为降低折射率的顺序这样的关系。即，埋入部150由具有构成凸部103a半导体材料的折射率和构成覆盖发光元件1的树脂8材料的折射率之间的折射率材料来构成。
第1实施方式的效果
本实施方式涉及的发光元件1由于将具有接近形成凸部103a的半导体材料的线膨胀系数的线膨胀系数的材料，埋入在光取出面侧形成的凹部103b内，因此，以树脂8密封发光元件1而制造的发光装置5中，即使对发光装置5施加热冲击，也可以降低在凸部103a中产生的应力。由此，可以抑制凸部103a因热应力而引起的破裂、破坏，从而提供一种可靠性高的发光元件1和发光装置5。
本实施方式涉及的发光元件1由于将具有接近构成凸部103a材料的线膨胀系数的材料来掩埋凹部103b，因此，对发光装置5施加热冲击时，即使由树脂8的膨胀收缩在凸部103a中产生应力时，也可以减少在凸部103a中产生的应力。假设，如果由硅树脂掩埋凹部103b，在凸部103b中产生106到109pa的大的应力，破损前端突出的凸部103a，但是本实施方式中，可以抑制该破损。
进一步，由于本实施方式涉及的发光元件1的埋入部150的折射率和树脂8折射率的差比n型包覆层103折射率和树脂8折射率的折射率差小，因此，光取出面的光取出角变大。由此，使用本实施方式涉及的发光元件1的发光装置5，可以大幅度的提高光取出效率。
另外，在由SiO2等材料构成埋入部150时，即使外部的水分或氧透过构成发光装置5的树脂8时，可以抑制因该水分或该氧引起的n型包覆层103表面的变质。由此，透光一种耐湿性和耐氧性优异的发光元件1和发光装置5。
第1实施方式的变形例
图4表示本发明第1实施方式变形例涉及的凸部的例子。
第1实施方式变形例涉及的发光元件，除了凸部形状不同以外，与第1实施方式涉及的发光元件1具有同样的构成。由此，除了不同点，省略详细的说明。
首先，参照图4(a)，凸部103c在立体图中形成为圆锥台形状。另外，参照图4(b)，凸部103d在立体图中形成为棱锥台形状。图4(c)为凸部103c的截面图，具体的，表示图4(a)和(b)显示的凸部103c的B-B的截面图。
凸部103c在截面形成为这样的形状，即，沿着与活性层105水平的面的水平部分的长度W2为沿着该水平的面垂直的方向的高度部分的长度H2以下。即，所形成的凸部103c为，凸部103c的截面形状大致为梯形，该梯形的高与下边的比为1以上。通过凸部103c的截面形状为梯形，可以大幅度的降低凸部103c的破损。
第2实施方式
图5表示本发明的第2实施方式涉及的发光元件的部分截面概要。
本发明的第2实施方式中涉及的发光元件2除了和本发明的第1实施方式涉及的发光元件1中埋入部150的厚度不同之外，具有与发光元件1大致相同的结构。由此，除了不同点，省略详细的说明。
第2实施方式涉及的发光元件2的埋入部150具有不仅覆盖凹部103b内且覆盖凸部103a的前端部分的形状。即，第2实施方式涉及的埋入部150形成为具有比第1实施方式涉及的埋入部150更厚的厚度。即使在第2实施方式涉及的发光元件2中，由于通过埋入部150完全的包围凸部103a，所以可以降低在凸部103a中生产的应力。
第3实施方式
图6表示本发明的第3实施方式涉及的发光元件的部分截面概要。
本发明的第3实施方式中涉及的发光元件3除了和本发明的第1实施方式涉及的发光元件1中埋入部150的结构不同之外，具有与发光元件1大致相同的结构。由此，除了不同点，省略详细的说明。
第3实施方式涉及的发光元件3的埋入部150由层叠多个埋入层而形成。例如，通过在凹部103b中形成第1埋入层150a，在第1埋入层150a上形成第2埋入层150b，进一步，在第2埋入层150b上形成第3埋入层150c，来构成第3实施方式涉及的埋入部150。
用于形成构成第3实施方式涉及的埋入部150的各埋入层的材料可以为各自不同的材料。作为构成埋入部150的材料可以使用折射率高的半导体材料(例如，折射率为2～3左右)、折射率低的半导体材料(例如，折射率为1.3～1.5左右)，例如可以使用MgF2(折射率：1.38)、SiO2(折射率：1.45)、ZnS(折射率：2.37)、Si3N4(折射率：2)等。作为一个例子，可以按照构成第1埋入层150a材料的折射率、构成第2埋入层150b材料的折射率、构成第3埋入层150c材料的折射率依次降低的顺序来分别选择材料。通过从第1埋入部150a向第3埋入部150c逐渐降低折射率，可以逐渐减少和外部空气折射率的折射率差，降低光取出面的反射率。
由第3实施方式涉及的发光元件3，由于埋入部150为多层结构，可以大幅度的通过光取出效率和可靠性。
第3实施方式的变形例
图7(a)和(b)表示本发明的第3实施方式变形例涉及的发光元件的部分截面概要。
本发明的第3实施方式变形例中涉及的发光元件除了和本发明的第1实施方式涉及的发光元件1中埋入部150的结构不同之外，具有与发光元件1大致相同的结构。由此，除了不同点，省略详细的说明。
首先，参照图7(a)。第3实施方式的一个变形例涉及的发光元件的埋入部150由层叠多个埋入层而形成。具体的，在凹部103b的表面形成反射防止膜154，在反射防止膜154上形成埋入层156。例如，反射防止膜154由Si3N4形成。在这里，活性层105发出的光的波长为λ、Si3N4的折射率为n时，以λ/4n的厚度来形成反射防止膜154。然后，通过在反射防止膜154上例如形成由SiO2组成的埋入层156，平坦化埋入层156的表面，可以得到具有高输出且高可靠性的第3实施方式的该变形例涉及的发光元件。
然后，参照图7(b)。第3实施方式的其它变形例涉及的发光元件的埋入部150中，首先，由涂布法，以覆盖凹部103b一部分或凹部103b和凸部103a的厚度来形成涂布层158。涂布层158例如可以由SiO2构成。这里，涂布层158由于由涂布法对应凸部103a的形状而形成，因此，涂布层158的表面为波纹形状。
另外，通过反复实施涂布法，可以逐渐平坦化凹凸状。即，如果在n型包覆层103上涂布形成涂布层158材料的涂布材料，通过在凹部103b上存积涂布材料，在凸部103a的前端部分以很薄的厚度附着涂布材料。通过反复涂布法，由于在凹部103b上进一步存积涂布材料，因而通过反复涂布，可以逐渐平坦化涂布层158的表面。由此，以形成所希望的波纹状的凹凸形状为目的时，可以多次反复涂布法来形成涂布层158。
然后，在涂布层158上例如使用溅射法，形成由结晶性良好的SiO2或Si3N4组成的埋入层156。由此，由埋入层156可以防止在n型包覆层103中侵入来自外部的水分等，可以得到具有高输出且高可靠性的第3实施方式的其它变形例涉及的发光元件。该发光元件中，涂布层158由于具有波纹形状的表面，即曲面，可以提高由透镜效应所产生的光取出效率。
第4实施方式
图8表示本发明的第4实施方式涉及的发光元件的截面概要。
本发明的第4实施方式涉及的发光元件4除了和本发明的第1实施方式涉及的发光元件1中至少在活性层105的侧面形成侧壁层152不同之外，具有与发光元件1大致相同的结构。由此，除了不同点，省略详细的说明。
第4实施方式涉及的发光元件4在n型包覆层103、活性层105、p性包覆层107和p型接触层109的侧面，形成与埋入部150同样材料组成的侧壁部152。另外，侧壁层152由具有绝缘性的材料形成。
侧壁层152例如可以如下的形成。首先，在第1实施方式涉及的发光元件1的制造工序中，形成图2H所示的接合结构体1g后，实施由图2L所示的蚀刻的元件分离工序。分离元件之间后，通过与图2I和图2J所示的同样的工序，形成埋入部150。这时，由于第4实施方式为进行元件间分离后，因此，露出n型包覆层103、活性层105、p型包覆层107和p型接触层109的侧面。因此，在形成埋入部150的同时，在n型包覆层103、活性层105、p型包覆层107和p型接触层109的侧面形成侧壁层152。
由此，第4实施方式涉及的发光元件4由于具有与n型包覆层103、活性层105、p型包覆层107和p型接触层109的各侧面相接的侧壁层152，可以提高耐湿性的同时，降低半导体层叠结构10侧面的泄漏。另外，由于形成侧壁层152后，由切割装置进行元件分离，可以防止在由切割装置进行元件分离时损伤半导体层叠结构10的侧面，同时，防止由在用切割装置进行元件分离时产生的切削屑附着在半导体层叠结构10的侧面而引起发光元件4特性不良。
实施例
基于本发明第1实施方式涉及的发光元件1的结构，来制造实施例中涉及的发光元件。具体的，制造具有以下结构的发光元件。
首先，半导体层叠结构的构成为：由n型AlGaInP形成的n型包覆层103、由量子阱结构形成的活性层105和由p型AlGaInP形成的p型包覆层107。然后，透明层140由SiO2层形成。另外，接触部120由AuBe形成。使用Au层作为反射层132，使用Ti层作为合金化阻挡层134，使用Au层作为接合层136。进一步，使用Au层作为接合层202，使用Al层作为接触电极204。
另外，作为支撑衬底20使用200μm厚的低电阻的导电性Si衬底，作为表面接触电极212使用Al。另外，表面电极110使用AuGe/Ni/Au，直径形成为100μm的圆形状。具有这样构成的实施例涉及的发光元件在俯视图中具有250μm见方的矩形的同时，具有200μm左右的厚度。
将该实施例涉及的发光元件装载到管座上，同时，用导线连接表面电极110和管座的电流注入部。接下来，用硅树脂进行树脂塑模。由此，制造图3所示实施例涉及的发光装置。评价该发光装置的特性，得到以下的结果。
即，作为顺向电流通电20mA时的发光波长为630nm，发光输出为27mW到30mW。顺向电压为1.95V的低值。
比较例
另外，作为实施例涉及的发光装置的比较，制造在凹部103b内不形成埋入部150方式的发光元件(以下，称为“比较例涉及的发光元件”)。在-40℃到150℃之间投入实施例涉及的发光元件和比较例涉及的发光元件，进行300次循环的热冲击试验。其结果，在实施例涉及的发光装置中热冲击试验后与投入热冲击试验前都稳定地显示同样的特性。而另一方面，比较例涉及的发光元件中，在热冲击试验后，发光输出降低到10～20mW的低的输出，同时，每个元件的发光输出不均匀大。比较例涉及的发光装置中降低光输出的同时，发光输出的不均匀大的理由可以考虑为比较例涉及的发光装置中，由热冲击而产生凸部的破损。
以上，虽然说明了本发明实施方式和实施例，但是，上述所记载的实施方式和实施例不限定权利要求范围涉及的发明。另外，还要注意实施方式和实施例中说明的特征组合不一定是为解决发明的课题所必须的手段的全部。

Claims (7)

1.一种发光元件，其特征在于，包括：半导体层叠结构、多个凸状部和埋入部，
其中，所述半导体层叠结构具有第1导电型的第1半导体层、与所述第1导电型不同的第2导电型的第2半导体层和夹在所述第1半导体层和所述第2半导体层之间的活性层，
所述多个凸状部设置在所述半导体层叠结构的一个面上，
所述埋入部设置在所述多个凸状部中的一个凸状部和与该一个凸状部邻接的其它凸状部之间，且透过所述活性层发出的光，降低在所述多个凸状部中产生的应力。
2.根据权利要求1所述的发光元件，其中，所述多个凸状部具有沿着从所述活性层向所述一个面的方向逐渐变窄的截面结构。
3.根据权利要求2所述的发光元件，其中，形成所述埋入部的材料具有所述多个凸状部的折射率和覆盖所述发光元件的树脂的折射率之间的折射率。
4.根据权利要求3所述的发光元件，其中，所述埋入部由线膨胀系数为1×10-5/K以下的材料而形成。
5.根据权利要求4所述的发光元件，其中，所述多个凸状部在截面上各自形成这样的形状，即沿着与所述活性层水平的面的水平部分的长度为沿着与所述水平的面垂直方向的高度部分的长度以下。
6.根据权利要求5所述的发光元件，其中，所述埋入部由线膨胀系数相互不同的多个材料层叠而形成。
7.根据权利要求5所述的发光元件，其中，所述埋入部设置成覆盖所述多个凸状部。
CN200910207646A 2008-11-10 2009-10-28 发光元件 Pending CN101740684A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-287314 2008-11-10
JP2008287314A JP2010114337A (ja) 2008-11-10 2008-11-10 発光素子

Publications (1)

Publication Number Publication Date
CN101740684A true CN101740684A (zh) 2010-06-16

Family

ID=42164377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910207646A Pending CN101740684A (zh) 2008-11-10 2009-10-28 发光元件

Country Status (3)

Country Link
US (1) US20100117109A1 (zh)
JP (1) JP2010114337A (zh)
CN (1) CN101740684A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137813A (zh) * 2011-11-23 2013-06-05 株式会社东芝 半导体发光元件
CN103999246A (zh) * 2011-12-19 2014-08-20 昭和电工株式会社 发光二极管及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508902B2 (en) * 2005-02-21 2016-11-29 Epistar Corporation Optoelectronic semiconductor device
JP5032511B2 (ja) * 2009-01-06 2012-09-26 株式会社東芝 半導体発光装置の製造方法と、それを用いて製造した半導体発光装置
KR20110043282A (ko) * 2009-10-21 2011-04-27 엘지이노텍 주식회사 발광소자 및 그 제조방법
DE102011012928A1 (de) * 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Dünnfilm-Halbleiterkörpers und Dünnfilm-Halbleiterkörper
JP5117596B2 (ja) * 2011-05-16 2013-01-16 株式会社東芝 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
JP5400943B2 (ja) * 2011-05-18 2014-01-29 株式会社東芝 半導体発光素子
JP5501319B2 (ja) * 2011-09-24 2014-05-21 株式会社東芝 半導体発光素子
JP5806608B2 (ja) * 2011-12-12 2015-11-10 株式会社東芝 半導体発光装置
JP2013232477A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 発光モジュール
KR101988405B1 (ko) * 2013-01-30 2019-09-30 엘지이노텍 주식회사 발광소자
JP6198416B2 (ja) * 2013-03-08 2017-09-20 スタンレー電気株式会社 半導体発光素子及びその製造方法
CN105940494A (zh) * 2014-02-28 2016-09-14 松下知识产权经营株式会社 发光器件以及发光装置
JP2018073851A (ja) * 2016-10-24 2018-05-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置、製造方法、及び、固体撮像装置
JP7138517B2 (ja) * 2017-10-18 2022-09-16 ローム株式会社 半導体発光装置
EP3905344A4 (en) * 2018-12-24 2022-08-03 Quanzhou Sanan Semiconductor Technology Co., Ltd. LIGHT EMITTING DIODE AND MANUFACTURING METHOD THEREOF

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338630A (ja) * 1993-05-28 1994-12-06 Omron Corp 半導体発光素子、並びに当該発光素子を用いた光学検知装置、光学的情報処理装置、光結合装置及び発光装置
US6420735B2 (en) * 1997-05-07 2002-07-16 Samsung Electronics Co., Ltd. Surface-emitting light-emitting diode
TW564584B (en) * 2001-06-25 2003-12-01 Toshiba Corp Semiconductor light emitting device
US6847057B1 (en) * 2003-08-01 2005-01-25 Lumileds Lighting U.S., Llc Semiconductor light emitting devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137813A (zh) * 2011-11-23 2013-06-05 株式会社东芝 半导体发光元件
US9224916B2 (en) 2011-11-23 2015-12-29 Kabushiki Kaisha Toshiba Semiconductor light emitting device
CN103137813B (zh) * 2011-11-23 2016-11-23 株式会社东芝 半导体发光元件
CN103999246A (zh) * 2011-12-19 2014-08-20 昭和电工株式会社 发光二极管及其制造方法
US9166110B2 (en) 2011-12-19 2015-10-20 Showa Denko K.K. Light-emitting diode and method of manufacturing the same
CN103999246B (zh) * 2011-12-19 2017-06-13 昭和电工株式会社 发光二极管及其制造方法

Also Published As

Publication number Publication date
US20100117109A1 (en) 2010-05-13
JP2010114337A (ja) 2010-05-20

Similar Documents

Publication Publication Date Title
CN101740684A (zh) 发光元件
CN101673794B (zh) 发光元件
US8368102B2 (en) Light emitting device
US8772805B2 (en) High efficiency light emitting diode and method for fabricating the same
US6838704B2 (en) Light emitting diode and method of making the same
US6746889B1 (en) Optoelectronic device with improved light extraction
JP4091261B2 (ja) 半導体発光素子及びその製造方法
JP5304662B2 (ja) 発光素子
US8120046B2 (en) Light-emitting element
KR101469979B1 (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
CN101853910A (zh) 发光元件
JPWO2011016201A1 (ja) 発光素子および発光装置
JP5075786B2 (ja) 発光装置及びその製造方法
JP5298927B2 (ja) 発光素子
JP5933075B2 (ja) 半導体発光素子
JP5245529B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
JP2012114179A (ja) 発光素子
CN117317098A (zh) 一种发光二极管及发光装置
JP2011129621A (ja) 発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100616