CN101718931B - 像素阵列 - Google Patents

Abstract

一种像素阵列，包括多个像素列及多条数据线。每一像素列包括一第一扫描线、一第二扫描线、多个第一子像素以及多个第二子像素。第一与第二子像素交替排列于第一与第二扫描线之间。数据线与第一及第二扫描线交错，其中与同一条数据线电性连接的部分第一子像素以及部分第二子像素分别位于该条数据线的两对侧。在第n像素列中，每一第一子像素与第一扫描线的耦合电容为C1。每一第一子像素与第二扫描线的耦合电容为C2。每一第二子像素与第二扫描线的耦合电容为C2’。每一第二子像素与第(n+1)像素列中的第一扫描线的耦合电容为C1’，且(C1+C2)实质上等于(C1’+C2’)。

Description

像素阵列

技术领域

本发明涉及一种像素阵列，且尤其涉及一种数据驱动芯片减半(HalfSource Driver，HSD)架构的像素阵列。

背景技术

一般而言，平面显示器中主要是由一显示面板以及多个驱动芯片(DriverIC)所构成，其中显示面板具有像素阵列，而像素阵列的像素是通过对应的扫描线以及对应的数据线所驱动。为了使得平面显示器更为普及，业者都如火如荼地进行降低成本作业，近年来一种数据驱动芯片减半(Half Source Driver，HSD)的架构设计被提出，其主要是利用像素阵列上的布局来降低数据驱动芯片的使用量。详细来说，HSD架构的像素阵列中，两相邻的子像素(sub-pixel)是共享同一条数据线，因而得以使数据线的总数目减半，但扫描线的总数目则增加一倍。由于HSD架构可以使得数据线的总数目减半，因此，所需的源极驱动器(source drivers)的数量也减半，但所需的栅极驱动器(gate drivers)的数量则增加一倍。由于栅极驱动器的造价低于源极驱动器的造价，因此，整体而言，平面显示器的制造成本仍可有效地被降低。在HSD的设计中，由于扫描线的总数目会增加一倍，因此，每个像素的充电时间减半，致使数据写入的时间不足，进而导致平面显示器的显示质量下降。为了改善前述的问题，对扫描线进行预充(pre-charge)是目前现有技术常会采用的作法，然而，此作法仍然面临了诸多问题，兹详述如下。

图1A为现有的像素阵列的示意图，而图1B为用以驱动图1A中的像素阵列的信号时序图。请先参考图1A，现有的像素阵列100包括多个像素列100a、100b以及多条数据线110。每一像素列100a(或像素列100b)包括一第一扫描线120a、一第二扫描线120b、多个第一子像素130a以及多个第二子像素130b。其中，数据线110与第一扫描线120a以及第二扫描线120b交错，与同一条数据线110电性连接的部分第一子像素130a位于数据线110的右侧，而与同一条数据线110电性连接的部分第二子像素130b位于数据线110的左侧。此外，第一子像素130a与第二子像素130b交替排列于第一扫描线120a与第二扫描线120b之间，且第一子像素130a与第一扫描线120a电性连接，而第二子像素130b与第二扫描线120b电性连接。

如图1B所示，G1为输入至像素列100a的第一扫描线120a的扫描信号，G2为输入至像素列100a的第二扫描线120b的扫描信号，G3为输入至像素列100b的第一扫描线120a的扫描信号，而D为输入至数据线110的数据信号，P1为输入至子像素130a的影像信号，P2为输入至子像素130b的影像信号。当对像素阵列100的第一扫描线120a以及第二扫描线120b采用预充(pre-charge)的驱动方式时，第一子像素130a的电压会受到第一扫描线120a以及第二扫描线120b在关闭时所导致的馈通电压(feed through voltage)效应的影响，而产生一(2×ΔH)的压降，请参考图1B中的影像信号P1。第二子像素130b的电压却只会受到第二扫描线120b在关闭时所导致的馈通电压效应的影响，而产生一ΔH的压降，请参考图1B中的影像信号P2。其中，(2×ΔH)的压降明显不等于ΔH的压降。如此一来，第一子像素130a与第二子像素130b在显示时则会出现亮暗线交替的显示缺陷，进而影响平面显示器的显示质量。

发明内容

本发明所要解决的技术问题在于提供一种像素阵列，以大幅改善显示画面中亮暗线的显示缺陷。

本发明提出一种像素阵列，其包括多个像素列与多条数据线。每一像素列包括一第一扫描线、一第二扫描线、多个第一子像素以及多个第二子像素。第一子像素与第二子像素交替排列于第一扫描线与第二扫描线之间。第一子像素与第一扫描线电性连接，而第二子像素与第二扫描线电性连接。数据线与第一扫描线以及第二扫描线交错，其中与同一条数据线电性连接的部分第一子像素以及部分第二子像素分别位于该条数据线的两对侧。在第n像素列中，每一第一子像素与第一扫描线的耦合电容为C1。每一第一子像素与第二扫描线的耦合电容为C2。每一第二子像素与第二扫描线的耦合电容为C2’。每一第二子像素与第(n+1)像素列中的第一扫描线的耦合电容为C1’，且(C1+C2)实质上等于(C1’+C2’)。

在本发明的一实施例中，上述的像素列中的第一扫描线以及第二扫描线交替地排列。

在本发明的一实施例中，上述的每一第一子像素包括一第一主动元件以及一与第一主动元件电性连接的第一像素电极。每一第二子像素包括一第二主动元件以及一与第二主动元件电性连接的第二像素电极。

在本发明的一实施例中，上述在第n像素列中，耦合电容C1由每一第一像素电极与第一扫描线所形成。耦合电容C2由每一第一像素电极与第二扫描线所形成。耦合电容C2’由每一第二像素电极与第二扫描线所形成。耦合电容C1’由每一第二像素电极与第(n+1)像素列中的第一扫描线所形成。

在本发明的一实施例中，上述在第n像素列中，每一第一像素电极与第一扫描线的耦合面积为A1。每一第一像素电极与第二扫描线的耦合面积为A2。每一第二像素电极与第二扫描线的耦合面积为A2’。每一第二像素电极与第(n+1)像素列中的第一扫描线的耦合面积为A1’，且(A1+A2)实质上等于(A1’+A2’)。

在本发明的一实施例中，上述在第n像素列中，其中A1’为0，而(A1+A2)实质上等于A2’。

在本发明的一实施例中，上述的每一第一子像素包括一第一主动元件、一与第一主动元件电性连接的第一像素电极以及一与第一像素电极电性连接的第一耦合电极。每一第二子像素包括一第二主动元件、一与第二主动元件电性连接的第二像素电极以及一与第二像素电极电性连接的第二耦合电极。

在本发明的一实施例中，上述在第n像素列中，耦合电容C1由每一第一耦合电极与第一扫描线所形成。耦合电容C2由每一第一像素电极与第二扫描线所形成。耦合电容C2’由每一第二耦合电极与第二扫描线所形成。耦合电容C1’由每一第二耦合电极与第(n+1)像素列中的第一扫描线所形成。

在本发明的一实施例中，上述在第n像素列中，每一第一耦合电极与第一扫描线的耦合面积为A1。每一第一像素电极与第二扫描线的耦合面积为A2。每一第二耦合电极与第二扫描线的耦合面积为A2’。每一第二耦合电极与第(n+1)像素列中的第一扫描线的耦合面积为A1’，且(A1+A2)实质上等于(A1’+A2’)。

在本发明的一实施例中，上述在第n像素列中，耦合电容C1由每一第一耦合电极与第一扫描线所形成。耦合电容C2由每一第一耦合电极与第二扫描线所形成。耦合电容C2’由每一第二耦合电极与第二扫描线所形成。耦合电容为C1’由每一第二耦合电极与第(n+1)像素列中的第一扫描线所形成。

在本发明的一实施例中，上述的第一耦合电极延伸于第一像素电极的下方。

在本发明的一实施例中，上述与同一条数据线电性连接的第一子像素在行方向上彼此对齐，而与同一条数据线电性连接的第二子像素在行方向上彼此对齐。

在本发明的一实施例中，上述的像素阵列还包括多条共通线。每一共通线分别配置于每一像素列中的第一扫描线以及第二扫描线之间。

本发明还提出一种像素阵列，其包括多个像素列以及多个数据线。每一像素列包括一第一扫描线、一第二扫描线、多个第一子像素以及多个第二子像素。第一子像素与第二子像素交替排列于第一扫描线与第二扫描线之间。第一子像素与第一扫描线电性连接，而第二子像素与第二扫描线电性连接。数据线与第一扫描线以及第二扫描线交错，其中与同一条数据线电性连接的部分第一子像素以部分第二子像素分别位于条数据线的两对侧。在第n像素列中，每一第一子像素与第一扫描线以及第二扫描线重迭(overlapped)，每一第二子像素与第二扫描线重迭。

在本发明的一实施例中，上述第n像素列中的每一第二子像素更与第(n+1)像素列中的第一扫描线重迭。

基于上述，本发明的像素阵列的设计在于使第n像素列中，第一子像素与第一扫描线以及第二扫描线的耦合电容实质上等于第二子像素与第二扫描线以及第(n+1)像素列中的第一扫描线的耦合电容。如此，当对扫描线采用预充的驱动方式时，第一子像素的电压与第二子像素的电压在受到的馈通电压效应的影响下所产生的压降实质上是相同的，因此可有效改善现有的亮暗线的显示缺陷。因此，当本发明的像素阵列应用于显示器时，有助于提高显示器的显示质量。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A为现有的像素阵列的示意图；

图1B为用以驱动图1A中的像素阵列的信号时序图；

图2A为本发明的第一实施例的一种像素阵列的示意图；

图2B为用以驱动图2A中的像素阵列的信号时序图；

图3A为本发明的第二实施例的一种像素阵列的示意图；

图3B为用以驱动图3A中的像素阵列的信号时序图；

图4为本发明的第三实施例的一种像素阵列的示意图；

图5为本发明的第四实施例的一种像素阵列的示意图。

其中，附图标记：

100：像素阵列

100a、100b：像素列

110：数据线

120a、120b：扫描线

130a、130b：子像素

200a～200d：像素阵列

300a、300b：第一像素列

310：第一扫描线

320：第二扫描线

330a～300d：第一子像素

332：第一主动元件

334a～334d：第一像素电极

336c、336d：第一耦合电极

340a～340d：第二子像素

342：第二主动元件

344a～344d：第二像素电极

346c、346d：第二耦合电极

400：数据线

500：共通线

C1、C1’、C2、C2’：耦合电容

A1、A1’、A2、A2’：耦合面积

G1、G1’、G2、G2’、G3、G3’：扫描信号

D、D’：数据信号

P1、P1’、P1”、P2、P2’、P2”：影像信号

具体实施方式

图2A为本发明的第一实施例的一种像素阵列的示意图。请先参考图2A，像素阵列200a包括多个像素列300a、300b与多条数据线400。详细来说，像素列300a(或像素列300b)包括一第一扫描线310、一第二扫描线320、多个第一子像素330a以及多个第二子像素340a。其中，像素列330a中的第一扫描线310以及第二扫描线320与像素列330b中的第一扫描线310以及第二扫描线320呈现交替地排列。第一子像素330a与第二子像素340a交替排列于第一扫描线310与第二扫描线320之间，其中第一子像素330a与第一扫描线310电性连接，而第二子像素340a与第二扫描线320电性连接。

数据线400与第一扫描线310以及第二扫描线320交错，其中与同一条数据线400电性连接的部分第一子像素330a以及部分第二子像素340a分别位于该条数据线400的两对侧。特别是，与数据线400电性连接的第一子像素330a在行方向上彼此对齐，而与此条数据线400电性连接的第二子像素340a在行方向上彼此对齐。从图2A可知，与同一条数据线400电性连接的部分第一子像素330a位于数据线400的右侧，而与同一条数据线400电性连接的部分第二子像素340a则位于数据线400的左侧。此外，本实施例的像素阵列200a还包括多条共通线500，其中共通线500分别配置于像素列300a(或像素列300b)中的第一扫描线310以及第二扫描线320之间，举例而言，多条共通线500大体与第一扫描线310或第二扫描线320平行。

如图2A所示，在第n像素列中，每一第一子像素330a与第一扫描线310以及第二扫描线320重迭，而每一第二子像素340a与第二扫描线320以及第(n+1)像素列中的第一扫描线310重迭。详细来说，在第n像素列中，每一第一子像素330a与第一扫描线310的耦合电容为C1，每一第一子像素330a与第二扫描线320的耦合电容为C2，每一第二子像素340a与第二扫描线320的耦合电容为C2’，而每一第二子像素340a与第(n+1)像素列中之第一扫描线310的耦合电容为C1’，较佳地，则(C1+C2)实质上等于(C1’+C2’)。

具体来说，第一子像素330a包括一第一主动元件332以及一与第一主动元件332电性连接的第一像素电极334a。第二子像素340a包括一第二主动元件342以及一与第二主动元件342电性连接的第二像素电极344a。在第n像素列中，例如是像素列300a中，第一像素电极334a与第一扫描线310的耦合面积为A1，第一像素电极334a与第二扫描线320的耦合面积为A2，第二像素电极344a与第二扫描线320的耦合面积为A2’，而第二像素电极344a与像素列300b中的第一扫描线310的耦合面积为A1’。当第一像素电极334a与第一扫描线310之间的介电层厚度(未绘示)、第一像素电极334a与第二扫描线320之间的介电层厚度(未绘示)、第二像素电极344a与第二扫描线320之间的介电层厚度(未绘示)以及第二像素电极344a与像素列300b中的第一扫描线310之间的介电层厚度(未绘示)维持一定值时，较佳地，则(A1+A2)实质上等于(A1’+A2’)。

另一方面，在像素列300a中，耦合电容C1是由第一像素电极334a与第一扫描线310所形成。耦合电容C2是由第一像素电极334a与第二扫描线320所形成。耦合电容C2’是由第二像素电极344a与第二扫描线320所形成。耦合电容C1’是由第二像素电极320与像素列300b中之第一扫描线310所形成。由于(C1+C2)实质上等于(C1’+C2’)，意即第一子像素330a与第二子像素340a栅极-漏极寄生电容实质上相同，因此，有助于改善现有显示画面中所产生的亮暗线的显示缺陷，使应用像素阵列200a的平面显示器具有较佳的显示质量。

更进一步而言，图2B为用以驱动图2A的像素阵列的信号时序图，请同时参考图2A与图2B。在本实施例中，G1’为输入至像素列300a中的第一扫描线310的扫描信号，G2’为输入至像素列300a中的第二扫描线320的扫描信号，G3’为输入至像素列300b中的第一扫描线310的扫描信号，D’为输入至数据线400的数据信号，P1’为输入至像素列300a中的第一子像素330a的影像信号，而P2’为输入至像素列300a中的第二子像素340a的影像信号。当对像素阵列200a的第一扫描线310与第二扫描线320采用预充(pre-charge)的驱动方式时，请参考图2B中的影像信号P1’与影像信号P2’，第一子像素330a的电压会受到像素列300a中的第一扫描线310以及第二扫描线320在关闭时所导致的馈通电压(feed through voltage)效应的影响，而产生一(2×ΔH)的压降。第二子像素340a的电压会受到像素列300a中的第二扫描线320以及像素列300b中的第一扫描线310在关闭时所导致的馈通电压效应的影响，而产生一(2×ΔH)的压降，其中第一子像素330a与第二子像素340a所受到的压降实质上相同。也就是说，第一子像素330a的电压与第二子像素340a的电压都受到等量值的馈通电压效应的影响，因而于同一共享电压下，第一子像素330a与第二子像素340a具有相同的偏压。如此一来，第一子像素330a与第二子像素340a于画面显示时便不会呈现亮暗线的显示缺陷。换言之，本实施例的像素阵列200a的设计，可以有效改善现有的亮暗线的显示缺陷。因此，当本实施例的像素阵列200a应用于显示器(未绘示)时，有助于提高显示器的显示质量。

以下将以多个不同实施例来说明像素阵列200b～200d的设计。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图3A为本发明的第二实施例的一种像素阵列的示意图，图3B为用以驱动图3A中的像素阵列的信号时序图。请先同时参考图2A与图3A，本实施例的像素阵列200b与图2A的像素阵列200a相似，故部分沿用图2A与图2B的标号，但二者主要差异之处在于：在第n像素列中，第二子像素340b与第(n+1)像素列中的第一扫描线310并未重迭，意即A1’为0，因此，(A1+A2)实质上等于A2’。

如图3A与图3B所示，在本实施例中，G1’为输入至像素列300a中的第一扫描线310的扫描信号，G2’为输入至像素列300a中的第二扫描线320的扫描信号，G3’为输入至像素列300b中的第一扫描线310的扫描信号，D’为输入至数据线400的数据信号，P1”为输入至像素列300a中的第一子像素330b的影像信号，而P2”输入至为像素列300a中的第二子像素340b的影像信号。当对像素阵列200b的第一扫描线310与第二扫描线320采用预充的驱动方式时，请参考图3B中的影像信号P1”与影像信号P2”，第一子像素330b的电压会受到像素列300a中的第一扫描线310以及第二扫描线320在关闭时所导致的馈通电压效应的影响，而产生一(2×ΔH)的压降。第二子像素340b的电压会受到像素列300a中的第二扫描线320在关闭时所导致的馈通电压效应的影响，而产生一ΔH’的压降，其中(2×ΔH)的压降实质上明显等于ΔH’的压降。也就是说，第一子像素330b的电压与第二子像素340b电压虽受到不同馈通电压效应的影响，但实质上所产生的压降是相等的，因而于同一共享电压下，第一子像素330b与第二子像素340b仍具有相同的偏压。如此一来，第一子像素330b与第二子像素340b于显示时便不会呈现亮暗线的显示缺陷。换言之，本实施例的像素阵列200b的设计，也可以有效改善现有的亮暗线的显示缺陷，且应用于显示器(未绘示)时，有助于提高显示器的显示质量。

图4为本发明的第三实施例的一种像素阵列的示意图。请先同时参考图2A与图4，本实施例的像素阵列200c与图2A的像素阵列200a相似，故部分沿用图2A的标号，两者的差异在于：第一子像素330c还包括一第一耦合电极336c，而第二子像素340c还包括一第二耦合电极346c。详细而言，在本实施例的像素阵列200c中，第一子像素330c包括第一主动元件332、与第一主动元件332电性连接的第一像素电极334c以及与第一像素电极334c电性连接的第一耦合电极336c。第二子像素340c包括第二主动元件342、与第二主动元件342电性连接的第二像素电极344c以及与第二像素电极344c电性连接的第二耦合电极346c。

如图4所示，在像素列300a中，耦合电容C1是由第一耦合电极336c与第一扫描线310所形成，耦合电容C2是由第一像素电极334c与第二扫描线320所形成，耦合电容C2’是由第二耦合电极346c与第二扫描线320所形成，而耦合电容C1’是由第二耦合电极346c与像素列300b中的第一扫描线310所形成，较佳地，则(C1+C2)实质上等于(C1’+C2’)。由于(C1+C2)实质上等于(C1’+C2’)，意即第一子像素330c与第二子像素340c的栅极-漏极寄生电容相同，因此，可有助于改善现有的亮暗线的显示缺陷，使像素阵列200c在显示过程中具有较佳的显示质量。

另一方面，在像素列300a中，第一耦合电极336c与第一扫描线310的耦合面积为A1，第一像素电极334c与第二扫描线320的耦合面积为A2，第二耦合电极346c与第二扫描线320的耦合面积为A2’，而第二耦合电极346c与像素列300b中的第一扫描线310的耦合面积为A1’。当第一耦合电极336c与第一扫描线310之间的介电层厚度(未绘示)、第一像素电极334c与第二扫描线320之间的介电层厚度(未绘示)、第二耦合电极346c与第二扫描线320之间的介电层厚度(未绘示)以及第二耦合电极346c与像素列300b中的第一扫描线310之间的介电层厚度(未绘示)维持一定值时，较佳地，则(A1+A2)实质上等于(A1’+A2’)。

在本实施例中，第一耦合电极336c与第一像素电极334c可以由不同膜层形成，第一耦合电极336c举例可以与第一主动元件332的漏极以相同的膜层形成，但由于第一耦合电极336c与第一像素电极334c电性连接，意即第一耦合电极336c与第一像素电极334c等电位，因此可将第一耦合电极336c视为第一像素电极334c的一部份。同理，虽然第二耦合电极346c与第二像素电极344c可以由不同膜层形成，第二耦合电极346c举例可以与第二主动元件342的漏极以相同的膜层形成，但由于第二耦合电极346c与第二像素电极344c电性连接，意即第二耦合电极346c与第二像素电极344c等电位，因此，可将第二耦合电极346c视为第二像素电极344c的一部份。故，当对像素阵列200c的第一扫描线310与第二扫描线320采用预充的驱动方式时，第一子像素330c的电压会受到像素列300a中的第一扫描线310以及第二扫描线320在关闭时所导致的馈通电压效应的影响，而第二子像素340c的电压会受到像素列300a中的第二扫描线320以及像素列300b中的第一扫描线310在关闭时所导致的馈通电压效应的影响。其中，第一子像素330c的电压与第二子像素340c的电压都所受到等量值的馈通电压效应的影响，因而于同一共享电压下，第一子像素330c与第二子像素340c具有相同的偏压，可以有效改善现有的亮暗线的显示缺陷。

图5为本发明的第四实施一种像素阵列的示意图。请先同时参考图4与图5，本实施例的像素阵列200d与图4的像素阵列200c相似，故部分沿用图4的标号，两者的差异在于：耦合电容C2是由第一耦合电极336d与像素列300a的第二扫描线320所形成，且第一耦合电极336d延伸于第一像素电极334d的下方，第一耦合电极336d举例可以与第一主动元件332的漏极以相同的膜层形成。详细来说，在像素列300a中，第一耦合电极336d与第一扫描线310的耦合面积为A1，第一耦合电极336d与第二扫描线320的耦合面积为A2，第二耦合电极346d与第二扫描线320的耦合面积为A2’，而第二耦合电极346d与像素列300b中的第一扫描线310的耦合面积为A1’，较佳地，则(A1+A2)实质上等于(A1’+A2’)。也就是说，第一耦合电极336d与第一扫描线310以及第二扫描线320的耦合面积实质上等于第二耦合电极346d与第二扫描线320以及下一列像素列中的第一扫描线310的耦合面积。

当然，上述所述的多种像素阵列200a～200d仅是作为举例说明的用，本领域的技术人员可参考上述实施例的说明，依据实际需求选用前述构件而自行变化，以达到所需的技术效果。譬如若上述介电层厚度不均一时，本领域的技术人员可依据本发明的精神适当的调整各个元件的相对位置或面积大小等等。只要是在第n像素列中，第一子像素与第一扫描线以及第二扫描线的耦合电容实质上等于第二子像素与第二扫描线以及第(n+1)像素列中的第一扫描线的耦合电容，都属于本发明可采用的技术方案，不脱离本发明所欲保护的范围。

综上所述，本发明的像素阵列的设计在于当对扫描线采用预充的驱动方式时，第一子像素的电压与第二子像素的电压在受到的馈通电压效应的影响下所产生的偏压是相同，因而在同一共享电压下，第一子像素与第二子像素的偏压相同。如此一来，可以有效改善现有的亮暗线的显示缺陷。因此，当本发明的像素阵列应用于显示器时，有助于提高显示器的显示质量。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (12)

1.一种像素阵列，其特征在于，包括：

多个像素列，各该像素列包括：

一第一扫描线；

一第二扫描线；

多个第一子像素；以及

多个第二子像素，该些第一子像素与该些第二子像素交替排列于该第一扫描线与该第二扫描线之间，该些第一子像素与该第一扫描线电性连接，该些第二子像素与该第二扫描线电性连接；以及

多条数据线，与该些第一扫描线以及该些第二扫描线交错，其中与同一条数据线电性连接的部分该些第一子像素以及部分该些第二子像素分别位于该条数据线的两对侧；其中

在第n像素列中，各该第一子像素与该第一扫描线的耦合电容为C1，各该第一子像素与该第二扫描线的耦合电容为C2，各该第二子像素与该第二扫描线的耦合电容为C2’，各该第二子像素与第(n+1)像素列中的该第一扫描线的耦合电容为C1’，且(C1+C2)等于(C1’+C2’)。

2.根据权利要求1所述的像素阵列，其特征在于，该些像素列中的该些第一扫描线以及该些第二扫描线交替地排列。

3.根据权利要求1所述的像素阵列，其特征在于，各该第一子像素包括一第一主动元件以及一与该第一主动元件电性连接的第一像素电极，各该第二子像素包括一第二主动元件以及一与该第二主动元件电性连接的第二像素电极。

4.根据权利要求3所述的像素阵列，其特征在于，在该第n像素列中，该耦合电容C1由各该第一像素电极与该第一扫描线所形成，该耦合电容C2由各该第一像素电极与该第二扫描线所形成，该耦合电容C2’由各该第二像素电极与该第二扫描线所形成，该耦合电容C1’由各该第二像素电极与该第(n+1)像素列中的该第一扫描线所形成。

5.根据权利要求3所述的像素阵列，其特征在于，在该第n像素列中，各该第一像素电极与该第一扫描线的耦合面积为A1，各该第一像素电极与该第二扫描线的耦合面积为A2，各该第二像素电极与该第二扫描线的耦合面积为A2’，各该第二像素电极与该第(n+1)像素列中的该第一扫描线的耦合面积为A1’，且(A1+A2)等于(A1’+A2’)。

6.根据权利要求5所述的像素阵列，其特征在于，在该第n像素列中，其中A1’为0，(A1+A2)等于A2’。

7.根据权利要求1所述的像素阵列，其特征在于，各该第一子像素包括一第一主动元件、一与该第一主动元件电性连接的第一像素电极以及一与该第一像素电极电性连接的第一耦合电极，各该第二子像素包括一第二主动元件、一与该第二主动元件电性连接的第二像素电极以及一与该第二像素电极电性连接的第二耦合电极。

8.根据权利要求7所述的像素阵列，其特征在于，在该第n像素列中，该耦合电容C1由各该第一耦合电极与该第一扫描线所形成，该耦合电容C2由各该第一像素电极与该第二扫描线所形成，该耦合电容C2’由各该第二耦合电极与该第二扫描线所形成，该耦合电容C1’由各该第二耦合电极与第(n+1)像素列中的该第一扫描线所形成。

9.根据权利要求7所述的像素阵列，其特征在于，在该第n像素列中，各该第一耦合电极与该第一扫描线的耦合面积为A1，各该第一像素电极与该第二扫描线的耦合面积为A2，各该第二耦合电极与该第二扫描线的耦合面积为A2’，各该第二耦合电极与该第(n+1)像素列中的该第一扫描线的耦合面积为A1’，且(A1+A2)等于(A1’+A2’)。

10.根据权利要求7所述的像素阵列，其特征在于，在该第n像素列中，该耦合电容C1由各该第一耦合电极与该第一扫描线所形成，该耦合电容C2由各该第一耦合电极与该第二扫描线所形成，该耦合电容C2’由各该第二耦合电极与该第二扫描线所形成，该耦合电容为C1’由各该第二耦合电极与第(n+1)像素列中的该第一扫描线所形成，其中该第一耦合电极延伸于该第一像素电极的下方。

11.根据权利要求1所述的像素阵列，其特征在于，该与同一条数据线电性连接的第一子像素在行方向上彼此对齐，与同一条数据线电性连接的第二子像素在行方向上彼此对齐。

12.根据权利要求1所述的像素阵列，其特征在于，在第n像素列中，各该第一子像素与该第一扫描线以及该第二扫描线重迭，各该第二子像素与该第二扫描线重迭，其中该第n像素列中的各该第二子像素更与第(n+1)像素列中的该第一扫描线重迭。

Images